KR100480281B1 - 버스트 인에이블 핀이 없는 프로세서에서의 버스트 모드인터페이스 방법 - Google Patents

Abstract

버스트 인에이블 핀이 없는 프로세서에서의 버스트 모드 인터페이스 방법에 관하여 개시한다. 본 방법은, 버스트 인에이블 핀이 없는 프로세서가 외부 프로세서의 상태 기계 블록으로는 주소와 데이터를 보내고, 버스트 결정 블록으로는 주소 버스 중에서 최상의 비트에 대한 신호를 보내는 단계, 버스트 결정 블록은 최상의 비트에 대한 신호에 따라 단일 모드를 가리키는 신호인지 버스트 모드를 가리키는 신호인지를 설정하여 상태 기계 블록으로 전송하는 단계, 및 주소와 데이터 및 설정된 버스트 모드 신호를 입력받은 상태 기계 블록에서는 버스트 모드 신호에 따라 해당되는 상태 기계를 동작시키는 단계를 포함한다.

Description

버스트 인에이블 핀이 없는 프로세서에서의 버스트 모드 인터페이스 방법

본 발명은 버스트 인에이블 핀(burst enable pin)이 없는 프로세서에서의 버스트 모드(burst mode) 인터페이스 방법에 관한 것으로서, 특히 외부 프로세서와 별도의 버스트 인에이블 핀 없이도 종래의 주소 버스(address bus) 중에서 1 비트를 할당함으로써 버스트 모드 액세스가 가능한 인터페이스 방법에 관한 것이다.

일반적으로, 버스트 모드란 중앙 처리 장치(Central Processor Unit : CPU)에 대해 읽기(read) 또는 쓰기(Write)를 하기 위하여 해당 주소를 보내게 되면, 그 주소를 받은 장치가 해당 데이터를 순차적으로 여러 개를 처리하는 것을 말한다.

이러한 버스트 모드가 기존 인텔(intel) 계열에서는 버스트 모드를 지원하기 위한 별도의 핀이 할당되어 있어서 외부 마이크로프로세서(microprocessor)가 데이터 전송시 버스트 전송이 가능하였다.

이에 반해 버스트 인에이블 핀이 없는 종래의 범용 중앙 처리 장치는 그러한 별도의 신호가 없기 때문에 하나의 주소에 대해 순차적인 여러 개의 데이터를 처리하는 버스트 전송이 어렵다. 따라서 하나의 주소에 대해 하나의 데이터만을 처리하는 단일 모드(single mode) 전송만을 한다.

도 1은 종래의 단일 모드 전송만 가능한 인터페이스의 실시예를 나타내는 도면이다. 인텔 계열 프로세서에서는 단일 액세스(single access)와 버스트 액세스(burst access)의 구분을 위하여 마지막 버스트 신호(burst last signal)가 존재하여 단일 모드와 버스트 모드가 함께 가능한데 반해, 네트암 프로세서(삼성전자에서 개발한 범용 CPU의 일종)(10)는 도 1에서와 같이 그러한 별도의 신호가 없기 때문에 SECore10+ 프로세서(삼성전자에서 제조한 중앙 처리 장치가 있어야 동작되는 전용 집적 회로(Application Specific Integrated Circuit : ASIC) 칩)(20)에서 데이터 전송시 버스트 전송이 어렵다. 다시 말해 단일 액세스 상태 기계(40)로의 단일 모드만 전송이 가능하다.

또한, 인텔 계열 프로세서와 인터페이스를 사용하던 기존 논리(logic)에서는 네트암을 사용할 경우 버스트 모드가 불가능하다는 문제가 발생한다.

따라서, 본 발명은 상기된 바와 같은 문제점을 해결하기 위하여 창안된 것으로, 버스트 인에이블 핀이 없는 프로세서를 사용할 경우에도 버스트 모드를 가능하게 하여 처리능력(throughput)을 향상시키는, 버스트 인에이블 핀이 없는 프로세서에서의 버스트 모드 인터페이스 방법을 제공하는 것을 목적으로 한다.

본 발명의 다른 목적은 버스트 인에이블 핀이 없는 프로세서에 추가로 핀을 생성하지 않고, 주소 버스 중 최상의 비트를 할당함으로써 버스트 모드가 가능하게 하는, 버스트 인에이블 핀이 없는 프로세서에서의 버스트 모드 인터페이스 방법을 제공하는 것이다.

본 발명의 상기 및 그 밖의 다른 목적과 새로운 특징에 대해서는 아래의 발명의 상세한 설명을 읽고 아래의 도면을 참조하면 보다 명백해질 것이다.

상기와 같은 목적을 달성하기 위하여 창안된 본 발명에 따른 버스트 인에이블 핀이 없는 프로세서에서의 버스트 모드 인터페이스 방법의 바람직한 실시예는, 버스트 인에이블 핀이 없는 프로세서가 외부 프로세서의 상태 기계 블록으로는 주소와 데이터를 보내고, 버스트 결정 블록으로는 상기 주소 버스 중에서 최상의 비트에 대한 신호를 보내는 단계, 상기 버스트 결정 블록은 상기 최상의 비트에 대한 신호에 따라 단일 모드를 가리키는 신호인지 버스트 모드를 가리키는 신호인지를 설정하여 상기 상태 기계 블록으로 전송하는 단계, 및 상기 주소와 데이터 및 설정된 버스트 모드 신호를 입력받은 상기 상태 기계 블록에서는 상기 버스트 모드 신호에 따라 해당되는 상태 기계를 동작시키는 단계를 포함한다.

본 실시예에 있어서, 상기 버스트 결정 블록은 상기 최상의 비트에 대한 신호가 '0'이면 버스트 모드 신호를 '0'으로 하고, 상기 최상의 비트에 대한 신호가 '1'이면 버스트 모드 신호를 '1'로 설정하는 것이 바람직하며, 상기 상태 기계 블록은 버스트 모드 신호가 '0'이면 단일 액세스 상태 기계를 동작시키고, 버스트 모드 신호가 '1'이면 버스트 액세스 상태 기계를 동작시키는 것이 바람직하며, 상기 단일 액세스 상태 기계를 동작시키게 되면 해당 주소에 대한 하나의 데이터를 읽고 쓰는 동작을 수행하고, 상기 버스트 액세스 상태 기계를 동작시키게 되면 해당 주소에 대한 다수 개의 데이터를 읽고 쓰는 동작을 수행하는 것이 바람직하다.

또한 본 실시예에 있어서, 상기 버스트 인에이블 핀이 없는 프로세서는 네트암 프로세서를 사용하는 것이 바람직하며, 상기 외부 프로세서는 SECore10+ 프로세서를 사용하는 것이 바람직하다.

본 발명에서는 주소 버스 중 최상의 비트를 사용함으로써 버스트 모드를 가능하게 한다. 최상의 비트가 '0'으로 되어 들어올 경우에는 단일 액세스 운영(single access operation)으로 간주하여 단일 액세스를 위한 상태 기계가 동작을 하고, 최상의 비트가 '1'로 되어 들어올 경우에는 버스트 액세스 운영으로 간주하여 버스트 액세스를 위한 상태 기계(status machine)가 동작하게 된다.

이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 데이터의 읽기, 쓰기 운영이 수행될 때 주소 사이클(address cycle)과 데이터 사이클(data cycle)로 나누어지는데, 이 중 주소 사이클에서 주소를 래치(latch)하여 그 중 최상의 비트를 체크하여 '1'이 들어올 경우에는 버스트 모드를 가리키는 신호를 설정(setting)함으로써 내부 상태 기계 중 해당되는 상태 기계를 동작하게끔 되어 있다.

그 구성은 도 2에 도시되어 있으며, 다음과 같다. 버스트 결정 블록(130)은 네트암 프로세서(100)에서 주소 버스를 래치하여 비트 21을 체크하여 버스트 모드 인에이블 신호(enable signal)를 생성한다. 상기 비트 21이란 네트암 프로세서(100)에서는 주소 버스를 총 22비트를 사용하기 때문에 그 중 최상의 비트인 비트 21을 말한다.

상태 기계 블록(140)은 단일 액세스 상태 기계(150)와 버스트 액세스 상태 기계(160)를 가진다.

단일 액세스(150)는 하나의 주소를 받아서 하나의 데이터만 읽기 또는 쓰기를 하는 상태 기계이다.

버스트 액세스(160)는 하나의 주소를 받아서 4개의 데이터를 연속적으로 읽기 또는 쓰기를 하는 상태 기계이다.

상기와 같이 구성되는 본 발명은 다음과 같이 동작한다. 먼저, 네트암 프로세서(100)가 SECore10+(110) 프로세서의 버스트 결정 블록(130)으로 주소 버스 중에서 비트 21에 대한 신호를 보낸다.

버스트 결정 블록(130)은 입력 신호가 '0'이면 출력 신호를 '0'으로 하여 상태 기계 블록(140)으로 전송하고, 입력 신호가 '1'이면 출력 신호를 '1'로 하여 상태 기계 블록(140)으로 전송한다.

버스트 모드 신호와 주소, 그리고 데이터를 입력으로 받아들인 상태 기계 블록(140)에서는 버스트 모드 신호가 '0'이면 단일 액세스 상태 기계(150)를 동작시키고, 버스트 모드 신호가 '1'이면 버스트 액세스 상태 기계(160)를 동작시킨다.

여기서, 단일 액세스 상태 기계(150)를 동작시키게 되면 해당 주소에 대한 데이터의 읽기/쓰기 동작을 수행하게 되고, 버스트 액세스 상태 기계(160)를 동작시키게 되면 해당 주소에 대한 4개의 데이터를 읽고 쓰는 동작을 수행한다.

본 발명은 다양하게 변형될 수 있고, 여러 가지 형태를 취할 수 있지만, 상기 발명의 상세한 설명에서는 그에 따라 특별한 실시예에 대해서만 기술하였다. 하지만, 본 발명은 명세서에서 언급된 특별한 형태로 한정되는 것이 아닌 것으로 이해되어야 하며, 오히려 본 발명은 첨부된 청구범위에 의해 정의된, 본 발명의 정신과 범위 내에 있는 모든 변형물, 균등물 및 대체물을 포함하는 것으로 이해되어야 한다.

상기와 같이 동작하는 본 출원에 있어서, 개시되는 발명중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다. 즉 버스트 인에이블 핀이 없는 프로세서와 인터페이스할 경우에도 버스트 전송을 위한 별도의 핀 없이 인터페이스가 가능하다. 또한, 데이터 처리능력이 향상된다.

도 1 은 종래의 단일 모드 전송만 가능한 인터페이스의 실시예를 나타내는 도면.

도 2 는 본 발명에 따른 버스트 모드 전송이 가능한 인터페이스의 실시예를 나타내는 도면.

도 3 은 본 발명에 따른 실시예인 네트암 프로세서에서의 주소 비트 21을 나타내는 도면.

<도면의 주요부분에 대한 부호의 설명>

10, 100 : 네트암 프로세서

20, 110 : SECore10+ 프로세서

30, 120 : 호스트 인터페이스

40, 150 : 단일 액세스 상태 기계

130 : 버스트 결정 블록

140 : 상태 기계 블록

160 : 버스트 액세스 상태 기계

Claims (6)

1. 버스트 인에이블 핀이 없는 프로세서가 외부 프로세서의 상태 기계 블록으로는 주소와 데이터를 보내고, 버스트 결정 블록으로는 상기 주소 버스 중에서 최상의 비트에 대한 신호를 보내는 단계;

   상기 버스트 결정 블록은 상기 최상의 비트에 대한 신호에 따라 단일 모드를 가리키는 신호인지 버스트 모드를 가리키는 신호인지를 설정하여 상기 상태 기계 블록으로 전송하는 단계; 및

   상기 주소와 데이터 및 설정된 버스트 모드 신호를 입력받은 상기 상태 기계 블록에서는 상기 버스트 모드 신호에 따라 해당되는 상태 기계를 동작시키는 단계를 포함하는, 버스트 인에이블 핀이 없는 프로세서에서의 버스트 모드 인터페이스 방법.
2. 제 1 항에 있어서, 상기 버스트 결정 블록은 상기 최상의 비트에 대한 신호가 '0'이면 버스트 모드 신호를 '0'으로 하고, 상기 최상의 비트에 대한 신호가 '1'이면 버스트 모드 신호를 '1'로 설정하는, 버스트 인에이블 핀이 없는 프로세서에서의 버스트 모드 인터페이스 방법.
3. 제 1 항에 있어서, 상기 상태 기계 블록은 버스트 모드 신호가 '0'이면 단일 액세스 상태 기계를 동작시키고, 버스트 모드 신호가 '1'이면 버스트 액세스 상태 기계를 동작시키는, 버스트 인에이블 핀이 없는 프로세서에서의 버스트 모드 인터페이스 방법.
4. 제 3 항에 있어서, 상기 단일 액세스 상태 기계를 동작시키게 되면, 해당 주소에 대한 하나의 데이터를 읽고 쓰는 동작을 수행하고, 상기 버스트 액세스 상태 기계를 동작시키게 되면, 해당 주소에 대한 다수 개의 데이터를 읽고 쓰는 동작을 수행하는, 버스트 인에이블 핀이 없는 프로세서에서의 버스트 모드 인터페이스 방법.
5. 제 1 항에 있어서, 상기 버스트 인에이블 핀이 없는 프로세서는 네트암 프로세서를 사용하는, 버스트 인에이블 핀이 없는 프로세서에서의 버스트 모드 인터페이스 방법.
6. 제 1 항에 있어서, 상기 외부 프로세서는 SECore10+ 프로세서를 사용하는, 버스트 인에이블 핀이 없는 프로세서에서의 버스트 모드 인터페이스 방법.