KR100480157B1 - Driving method of plasma display panel - Google Patents

Driving method of plasma display panel Download PDF

Info

Publication number
KR100480157B1
KR100480157B1 KR10-2002-0028391A KR20020028391A KR100480157B1 KR 100480157 B1 KR100480157 B1 KR 100480157B1 KR 20020028391 A KR20020028391 A KR 20020028391A KR 100480157 B1 KR100480157 B1 KR 100480157B1
Authority
KR
South Korea
Prior art keywords
discharge
brightness
luminance weight
address
pdp
Prior art date
Application number
KR10-2002-0028391A
Other languages
Korean (ko)
Other versions
KR20030090811A (en
Inventor
박성희
홍기상
박중서
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0028391A priority Critical patent/KR100480157B1/en
Priority to US10/442,277 priority patent/US7164396B2/en
Publication of KR20030090811A publication Critical patent/KR20030090811A/en
Application granted granted Critical
Publication of KR100480157B1 publication Critical patent/KR100480157B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0271Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 계조의 역전현상을 방지하여 선형적인 계조를 표현할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.The present invention relates to a method of driving a plasma display panel which can prevent linear reversal of gray scales and express linear gray scales.

본 발명의 플라즈마 디스플레이 패널의 구동방법은 다수의 서브필드에 1차 휘도 가중치가 할당되는 단계와, 상기 1차 휘도 가중치에서 상기 어드레스기간에 발생되는 빛의 양을 감하여 2차 휘도 가중치가 설정되는 단계를 포함한다.In the method of driving a plasma display panel according to the present invention, a first luminance weight is assigned to a plurality of subfields, and a second luminance weight is set by subtracting an amount of light generated in the address period from the first luminance weight. It includes.

Description

플라즈마 디스플레이 패널의 구동방법{DRIVING METHOD OF PLASMA DISPLAY PANEL} Driving method of plasma display panel {DRIVING METHOD OF PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로 특히, 계조의 역전현상을 방지하여 선형적인 계조를 표현할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.The present invention relates to a method of driving a plasma display panel, and more particularly, to a method of driving a plasma display panel to prevent linear inversion and to express linear gray scales.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 진공 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다. Plasma Display Panel (hereinafter referred to as "PDP") is a display device using visible light generated from a phosphor when vacuum ultraviolet rays generated by gas discharge excite the phosphor. PDP is thinner and lighter than Cathode Ray Tube (CRT), which has been the mainstay of display means, and has the advantage of being able to realize high definition large screen. PDP is composed of a plurality of discharge cells arranged in a matrix form, one discharge cell constitutes a pixel of the screen.

도 1은 종래의 3 전극 교류 면방전형 PDP의 방전셀 구조를 도시한 사시도이다.1 is a perspective view showing a discharge cell structure of a conventional three-electrode AC surface discharge type PDP.

도 1을 참조하면, 종래의 3 전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 제 1전극(12Y) 및 제 2전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스 전극(20X)을 구비한다. Referring to FIG. 1, a discharge cell of a conventional three-electrode AC surface discharge type PDP is formed on a first electrode 12Y and a second electrode 12Z formed on an upper substrate 10, and on a lower substrate 18. The address electrode 20X is provided.

제 1전극(12Y)과 제 2전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 having the first electrode 12Y and the second electrode 12Z side by side. In the upper dielectric layer 14, wall charges generated during plasma discharge are accumulated. The protective layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used.

어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 제 1전극(12Y) 및 제 2전극(12Z)과 교차되는 방향으로 형성된다. The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode 20X is formed, and the phosphor layer 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24. The address electrode 20X is formed in the direction crossing the first electrode 12Y and the second electrode 12Z.

격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(10), 하부기판(18)과 격벽(24) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다. The partition wall 24 is formed in parallel with the address electrode 20X to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert gas for gas discharge is injected into the discharge space provided between the upper substrate 10, the lower substrate 18, and the partition wall 24.

이와 같은 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 표현하는 서스테인 기간으로 나뉘어진다. Such a PDP is driven by dividing one frame into several subfields having different discharge times in order to express gray levels of an image. Each subfield is further divided into a reset period for uniformly discharging the discharge, an address period for selecting the discharge cells, and a sustain period for expressing the gray scale according to the number of discharges.

예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67㎳)은 도 2와 같이 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 아울러, 8개의 서브 필드별(SF1내지SF8) 각각은 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋 기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.For example, when the image is to be displayed with 256 gray levels, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8 as shown in FIG. In addition, each of the eight subfields SF1 to SF8 is divided into an address period and a sustain period. Here, the reset period and the address period of each subfield are the same for each subfield, while the sustain period is 2 n (n = 0,1,2,3,4,5,6,7) in each subfield. Is increased.

도 3은 종래의 3전극 교류 면방전형 PDP의 구동방법을 나타내는 파형도이다.3 is a waveform diagram showing a driving method of a conventional three-electrode alternating surface discharge type PDP.

도 3을 참조하면, 하나의 서브필드는 전 화면을 초기화하는 리셋 기간, 전 화면을 선순차 방식으로 스캔하면서 데이터를 기입하는 어드레스 기간 및 데이터가 기입된 셀들의 발광상태를 유지시키는 서스테인 기간으로 나뉘어진다.Referring to FIG. 3, one subfield is divided into a reset period for initializing the entire screen, an address period for writing data while scanning the entire screen in a linear order manner, and a sustain period for maintaining the light emission state of the cells in which the data is written. Lose.

먼저 리셋 기간에는 제 1전극라인들(Y1내지Ym)에 리셋 파형(RP)이 공급된다. 제 1전극라인들(Y1내지Ym)에 리셋 파형(RP)이 공급되면 제 1전극라인들(Y1내지Ym)과 제 2전극라인들(Z1내지Zm) 간에 리셋 방전이 발생되어 방전셀이 초기화된다.First, in the reset period, the reset waveform RP is supplied to the first electrode lines Y1 to Ym. When the reset waveform RP is supplied to the first electrode lines Y1 to Ym, a reset discharge is generated between the first electrode lines Y1 to Ym and the second electrode lines Z1 to Zm to initialize the discharge cell. do.

어드레스 기간에는 제 1전극라인들(Y1내지Ym)에 스캔펄스(SP)가 순차적으로 인가된다. 어드레스전극라인들(X1내지Xn)에는 스캔펄스(SP)에 동기되는 데이터펄스(Dp)가 인가된다. 이때, 데이터펄스(Dp) 및 스캔펄스(SP)가 인가된 방전셀들에서는 어드레스 방전이 일어난다.In the address period, the scan pulse SP is sequentially applied to the first electrode lines Y1 to Ym. The data pulse Dp synchronized with the scan pulse SP is applied to the address electrode lines X1 to Xn. At this time, address discharge occurs in the discharge cells to which the data pulse Dp and the scan pulse SP are applied.

서스테인 기간에는 제 1전극라인들(Y1내지Ym) 및 제 2전극라인들(Z1내지Zm)에 제 1 및 제 2서스테인펄스(SUSPy,SUSPz)가 공급된다. 이때, 어드레스 방전이 발생된 방전셀들에서는 서스테인 방전이 발생된다. In the sustain period, the first and second sustain pulses SUSPy and SUSPz are supplied to the first electrode lines Y1 to Ym and the second electrode lines Z1 to Zm. At this time, sustain discharge is generated in the discharge cells in which the address discharge is generated.

이와 같은 PDP에서 밝기는 수학식 1에 의하여 결정된다. In such a PDP, the brightness is determined by Equation 1.

여기서, B는 밝기, A는 서브필드 맵핑정보, k는 서브필드 수, N은 서브필드 가중치 및 s는 서스테인펄스의 1회방전 밝기를 나타낸다. Where B is brightness, A is subfield mapping information, k is the number of subfields, N is the subfield weight, and s is the one-discharge brightness of the sustain pulse.

게인(gain)은 계조수에 대한 서스테인 수의 비를 이용하여 구해진다. 다시 말하여, 게인(gain) = 전체 서스테인 수/(계조레벨 -1)이 된다. 예를 들어, 총 서스테인 수가 255개이고, 전체계조수가 256인 경우에 게인은 "1"로 설정된다. Gain is obtained using the ratio of the number of sustains to the number of tones. In other words, gain = total sustain number / (gradation level -1). For example, when the total number of sustain is 255 and the total number of gray is 256, the gain is set to "1".

서브필드 맵핑정보는 어드레스 기간의 선택정보를 나타낸다. 예를 들어, 어드레스 기간에 방전셀이 선택되었다면 "1"로 설정되고, 어드레스 기간에 선택되지 않았다면 "0"으로 설정된다. N은 현재 서브필드 수(k)에 대응하는 서브필드의 가중치를 나타낸다. s는 1회 서스테인 방전에 의하여 발생되는 밝기를 나타낸다.The subfield mapping information indicates selection information of the address period. For example, it is set to "1" if the discharge cell is selected in the address period, and to "0" if not selected in the address period. N represents a weight of the subfield corresponding to the current subfield number k. s represents the brightness generated by one sustain discharge.

예를 들어, 플라즈마 디스플레이 패널에서 게인이 1로 설정됨과 아울러 12개의 서브필드를 포함하고, 그 서브필드의 가중치가 1, 2, 4, 8, 16, 32, 32, 32, 32, 32, 32 ,32로 설정된다면 PDP의 밝기는 표1과 같이 설정된다. For example, in a plasma display panel, the gain is set to 1 and includes 12 subfields, and the weight of the subfields is 1, 2, 4, 8, 16, 32, 32, 32, 32, 32, 32, 32 If set to 32, the brightness of the PDP is set as shown in Table 1.

계조Gradation 서브필드 가중치Subfield weights 밝기brightness 1One 22 44 88 1616 3232 3232 3232 3232 3232 3232 3232 00 ×× ×× ×× ×× ×× ×× ×× ×× ×× ×× ×× ×× 0S0S 1One OO ×× ×× ×× ×× ×× ×× ×× ×× ×× ×× ×× 1S1S 22 ×× OO ×× ×× ×× ×× ×× ×× ×× ×× ×× ×× 2S2S ...... ...... ...... 3131 OO OO OO OO OO ×× ×× ×× ×× ×× ×× ×× 31S31S 3232 ×× ×× ×× ×× ×× OO ×× ×× ×× ×× ×× ×× 32S32S ...... ...... ...... 255255 OO OO OO OO OO OO OO OO OO OO OO OO 255S255S

여기서, "×"는 계조가 표현되지 않음을 나타내고, "O"는 계조가 표현됨을 나타낸다. 표 1에서 알수 있는 바와 같이 PDP는 12개의 서브필드를 포함하고, 1, 2, 4, 8, 16, 32, 32, 32, 32, 32, 32, 32의 휘도 가중치를 이용하여 256의 계조를 표현하게 된다. Here, "x" indicates that gradation is not expressed, and "O" indicates that gradation is expressed. As can be seen from Table 1, the PDP includes 12 subfields, and 256 gray levels are obtained using luminance weights of 1, 2, 4, 8, 16, 32, 32, 32, 32, 32, 32, and 32. Will be represented.

표 1은 서스테인 방전에 의하여 발생되는 빛만을 고려하여 PDP의 밝기를 나타낸다. 하지만, 실제로 구동되는 PDP는 서스테인 방전뿐만 아니라 리셋방전 및 어드레스방전에 의해서도 빛이 발생되게 된다. 이와 같이, 리셋방전, 어드레스방전 및 서스테인방전을 포함하여 계조를 표현하게 되면 도 4와 같이 계조의 역전현상이 발생된다. 다시 말하여, n(n은 자연수)의 계조에서 표현되는 PDP의 밝기보다 n-1의 계조에서 표현되는 PDP의 밝기가 더 밝게 설정되는 경우가 발생된다. Table 1 shows the brightness of the PDP considering only the light generated by the sustain discharge. However, the PDP that is actually driven generates light not only by sustain discharge but also by reset discharge and address discharge. As such, when gray scales are represented including reset discharges, address discharges, and sustain discharges, gray level reverse phenomenon occurs as shown in FIG. 4. In other words, there is a case where the brightness of the PDP expressed in the gray level of n-1 is set brighter than the brightness of the PDP expressed in the gray level of n (n is a natural number).

이를 상세히 설명하면, 표 1에 도시된 바와 같이 31계조를 표현하기 위해서는 1, 2, 4, 8, 16의 휘도 가중치를 가지는 서브필드가 선택되어야 한다. 따라서, 31계조를 표현하기 위해서는 5개의 서브필드에서 어드레스 방전이 일어난다. 이에 반하여, 32계조를 표현하기 위해서는 32의 휘도가중치를 가지는 서브필드가 선택되어야 한다. 따라서, 32계조를 표현하기 위해서는 하나의 서브필드에서 어드레스 방전이 일어난다. 이때, 어드레스 방전에 의해 빛이 발생되는 빛에 의하여 31계조와 32계조 간의 휘도 역전현상이 발생되게 된다. 다시 말하여, 31계조가 32계조보다 밝은 빛을 발생하게 된다. In detail, as shown in Table 1, subfields having luminance weights of 1, 2, 4, 8, and 16 should be selected to represent 31 gray levels. Thus, in order to express 31 gray levels, address discharge occurs in five subfields. In contrast, in order to express 32 gray levels, a subfield having a luminance weight of 32 should be selected. Therefore, in order to express 32 gradations, address discharge occurs in one subfield. At this time, the luminance inversion between 31 and 32 gradations is generated by the light generated by the address discharge. In other words, 31 gradations generate light that is brighter than 32 gradations.

실제 리셋방전 및 어드레스 방전에서 발생되는 빛을 포함한 PDP의 밝기는 수학식 2에 의하여 결정된다. The brightness of the PDP including the light generated in the actual reset discharge and the address discharge is determined by Equation 2.

여기서, L은 초기에 리셋되는 서브필드의 수, r은 리셋펄스의 1회 방전 밝기 및 a는 어드레스펄스의 1회 방전 밝기를 나타낸다. Where L is the number of subfields that are initially reset, r is the one discharge brightness of the reset pulse, and a is the one discharge brightness of the address pulse.

L은 리셋방전이 일어나는 서브필드의 수를 나타낸다. 예를 들어, PDP에서 12개의 서브필드를 포함하고 이 12개의 서브필드에서 리셋방전이 일어난다면 L은 12로 설정되게 된다. L represents the number of subfields in which reset discharge occurs. For example, if the PDP includes 12 subfields and a reset discharge occurs in these 12 subfields, L is set to 12.

수학식 2에서는 수학식 3과 같은 매트릭스가 유도될 수 있다.In Equation 2, a matrix such as Equation 3 may be derived.

한편, 종래의 PDP에서는 서스테인 기간에 서스테인 방전을 안정화시켜주기 위하여 서스테인펄스 쌍이 각 서브필드마다 추가로 공급되게 된다. 이와 같은 서스테인펄스 쌍에서 발생되는 빛을 포함한 PDP의 밝기는 수학식 4에 의하여 결정된다. On the other hand, in the conventional PDP, in order to stabilize the sustain discharge in the sustain period, a sustain pulse pair is additionally supplied for each subfield. The brightness of the PDP including light generated in the sustain pulse pair is determined by Equation 4.

이와 같은 수학식 4에서 수학식 3과 같은 매트릭스가 유도되고, 이를 이용하여 r, a, s의 값을 구할 수 있다. 실제로 r(리셋펄스의 1회 방전 밝기)의 값은 0.208815[cd/㎡], a(어드레스펄스의 1회 방전 밝기)의 값은 0.413396[cd/㎡], s(서스테인펄스의 1회 방전 밝기)의 값은 0.44553[cd/㎡]으로 나타난다. 여기서, r, a 및 s의 값은 실제 밝기가 아니라 수식으로부터 계산된 값으로, 이 r, a 및 s의 값을 대입하면 실제 밝기와 유사한 밝기를 얻을 수 있다. In Equation 4, a matrix like Equation 3 is derived, and values of r, a, and s can be obtained using the matrix. In fact, the value of r (single discharge brightness of reset pulse) is 0.208815 [cd / m2], and the value of a (single discharge brightness of address pulse) is 0.413396 [cd / m2], s (single discharge brightness of sustain pulse). ) Is represented by 0.44553 [cd / m 2]. Here, the values of r, a, and s are values calculated from equations, not actual brightness, and the values of r, a, and s can be substituted to obtain brightness similar to the actual brightness.

이와 같은 리셋펄스의 방전밝기, 어드레스펄스의 방전밝기 및 서스테인펄스의 방전밝기를 포함한 PDP의 밝기, 즉 수학식 4에 의한 PDP의 밝기는 표 2와 같이 나타날 수 있다. The brightness of the PDP including the discharge brightness of the reset pulse, the discharge brightness of the address pulse, and the brightness of the sustain pulse, that is, the brightness of the PDP according to Equation 4 may be expressed as shown in Table 2.

계조Gradation 서브필드 가중치Subfield weights 밝기brightness 1One 22 44 88 1616 3232 3232 3232 3232 3232 3232 3232 00 ×× ×× ×× ×× ×× ×× ×× ×× ×× ×× ×× ×× 12r+0a+0s+0s12r + 0a + 0s + 0s 1One OO ×× ×× ×× ×× ×× ×× ×× ×× ×× ×× ×× 12r+1a+1s+1s12r + 1a + 1s + 1s 22 ×× OO ×× ×× ×× ×× ×× ×× ×× ×× ×× ×× 12r+1a+2s+1s12r + 1a + 2s + 1s ...... ...... ...... 3131 OO OO OO OO OO ×× ×× ×× ×× ×× ×× ×× 12r+5a+31s+5s12r + 5a + 31s + 5s 3232 ×× ×× ×× ×× ×× OO ×× ×× ×× ×× ×× ×× 12r+1a+32s+1s12r + 1a + 32s + 1s ...... ...... ...... 255255 OO OO OO OO OO OO OO OO OO OO OO OO 12r+12a+255s+12s12r + 12a + 255s + 12s

표 2에서 "0"의 계조에서는 12개의 서브필에서 발생되는 리셋펄스의 밝기만이 나타난다. "1"의 계조에서는 1의 휘도 가중치에 해당하는 서스테인 밝기, 하나의 서스테인펄스 쌍에 의한 밝기, 12개의 리셋펄스에 의한 밝기 및 하나의 어드레스 방전에 의한 밝기가 나타난다. 또한, "31"의 계조에서는 31의 휘도 가중치에 해당하는 서스테인 밝기, 5개의 서스테인펄스 쌍에 의한 밝기, 12개의 리셋펄스에 의한 밝기 및 5개의 어드레스 방전에 의한 밝기가 나타난다. 그리고, "32"의 계조에서는 32의 휘도 가중치에 해당하는 서스테인 밝기, 하나의 서스테인펄스 쌍에 의한 밝기, 12개의 리셋펄스에 의한 밝기 및 하나의 어드레스 방전에 의한 밝기가 나타난다. In the gradation of "0" in Table 2, only the brightness of the reset pulse generated in the 12 subfills is shown. In gray scale of " 1 ", the sustain brightness corresponding to the luminance weight of 1, the brightness by one sustain pulse pair, the brightness by 12 reset pulses, and the brightness by one address discharge appear. Further, in the gradation of "31", the sustain brightness corresponding to the luminance weight of 31, the brightness by five sustain pulse pairs, the brightness by twelve reset pulses, and the brightness by five address discharges are displayed. In the gray level of " 32 ", the sustain brightness corresponding to the brightness weight of 32, the brightness by one sustain pulse pair, the brightness by 12 reset pulses, and the brightness by one address discharge appear.

여기서, 31의 계조에 r, a, s의 값을 대입하면 PDP에서는 "20.61184"의 밝기가 표현된다. 또한, 32의 계조에 r, a, s의 값을 대입하면 PDP에서는 "17.62166"의 밝기가 표현된다. 즉, 종래의 PDP에서는 계조의 역적현상이 발생되고, 이에 따라 선형적인 밝기를 가지는 영상을 표현하지 못했다. Here, when r, a, and s values are substituted for 31 gray levels, the brightness of " 20.61184 " is expressed in the PDP. In addition, when r, a, and s values are substituted for 32 gray levels, the brightness of "17.62166" is expressed in the PDP. That is, in the conventional PDP, gray level reverse phenomenon occurs, and thus, an image having linear brightness cannot be represented.

따라서, 본 발명의 목적은 계조의 역전현상을 방지하여 선형적인 계조를 표현할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법을 제공하는 것이다. Accordingly, it is an object of the present invention to provide a method of driving a plasma display panel which can prevent linear inversion and express linear gray scale.

상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널의 구동방법은 다수의 서브필드에 1차 휘도 가중치가 할당되는 단계와, 상기 1차 휘도 가중치에서 상기 어드레스기간에 발생되는 빛의 양을 감하여 2차 휘도 가중치가 설정되는 단계를 포함한다. In order to achieve the above object, the method of driving the plasma display panel according to the present invention includes the steps of assigning primary luminance weights to a plurality of subfields, and subtracting the amount of light generated in the address period from the primary luminance weights. And setting a luminance weight.

상기 2차 휘도 가중치가 실제로 표현되는 계조이다. The second luminance weight is actually a gradation expressed.

상기 1차 휘도 가중치에 의해 구동될 서브필드가 설정된다.The subfield to be driven by the primary luminance weight is set.

삭제delete

상기 2차 휘도 가중치는 각 서브필드마다 추가로 공급되는 서스테인펄스 쌍에 의하여 발생되는 빛을 추가로 감하여 설정된다.상기 2차 휘도 가중치는 상기 1차 휘도 가중치에서 "2"의 휘도 가중치를 감한 것을 특징으로 한다.The secondary luminance weight is set by further subtracting light generated by a sustain pulse pair additionally supplied to each subfield. The secondary luminance weight is obtained by subtracting a luminance weight of "2" from the primary luminance weight. It features.

삭제delete

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하 도 5를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to FIG. 5.

표 3은 본 발명의 실시예에 의한 플라즈마 디스플레이 패널의 계조를 나타낸다. Table 3 shows the gradations of the plasma display panel according to the embodiment of the present invention.

계조Gradation 서브필드 가중치Subfield weights 밝기brightness 00 00 22 66 1414 3030 3030 3030 3030 3030 3030 3030 00 ×× ×× ×× ×× ×× ×× ×× ×× ×× ×× ×× ×× 12r+0a+0s+0s12r + 0a + 0s + 0s 1One OO ×× ×× ×× ×× ×× ×× ×× ×× ×× ×× ×× 12r+1a+0s+1s12r + 1a + 0s + 1s 22 ×× OO ×× ×× ×× ×× ×× ×× ×× ×× ×× ×× 12r+1a+0s+1s12r + 1a + 0s + 1s ...... ...... ...... 3131 OO OO OO OO OO ×× ×× ×× ×× ×× ×× ×× 12r+5a+22s+5s12r + 5a + 22s + 5s 3232 ×× ×× ×× ×× ×× OO ×× ×× ×× ×× ×× ×× 12r+1a+30s+1s12r + 1a + 30s + 1s ...... ...... ...... 255255 OO OO OO OO OO OO OO OO OO OO OO OO 12r+12a+232s+12s12r + 12a + 232s + 12s

여기서, "×"는 계조가 표현되지 않음을 나타내고, "O"은 계조가 표현됨을 나타낸다. 또한, 표 3에서 게인은 "1"로 설정된다. Here, "x" indicates that gradation is not expressed, and "O" indicates that gradation is expressed. In Table 3, the gain is set to "1".

표 3에 나타난 바와 같이 본 발명의 PDP는 12개의 서브필드를 포함한다. 또한, PDP의 1차 휘도가중치는 종래와 동일하게 1, 2, 4, 8, 16, 32, 32, 32, 32, 32, 32 ,32로 설정된다. 여기서, 본 발명의 PDP에서 실제 표현되는 계조는 PDP의 1차 휘도가중치에서 어드레스방전 및/또는 서스테인기간에 오방전을 방지하기 위하여 추가되는 서스테인펄스 쌍에서 발생되는 빛을 감하여 표현된다. As shown in Table 3, the PDP of the present invention includes 12 subfields. In addition, the primary luminance weighting value of the PDP is set to 1, 2, 4, 8, 16, 32, 32, 32, 32, 32, 32, 32 as in the prior art. Here, the gradation actually expressed in the PDP of the present invention is expressed by subtracting light generated from a pair of sustain pulses added in order to prevent erroneous discharge during address discharge and / or sustain period at the primary luminance weighting value of the PDP.

이를 상세히 설명하면 다음과 같다. 전술한 종래기술에서 설명한 바와 같이 휘도의 역전현상은 어드레스방전, 리셋방전 및 서스테인펄스의 1회방전에 의하여 생성되는 빛에 의하여 발생된다. 따라서, 휘도의 역전현상을 방지하기 위해서는 어드레스방전, 리셋방전 및 서스테인펄스의 1회방전에 의하여 생성되는 빛을 각각의 서브필드에서 감하여 주면 된다. This will be described in detail as follows. As described in the above-mentioned prior art, the inversion of luminance is generated by light generated by the address discharge, the reset discharge, and the single discharge of the sustain pulse. Therefore, in order to prevent the reverse inversion of luminance, the light generated by the address discharge, the reset discharge, and the one time discharge of the sustain pulse may be subtracted from each subfield.

수학식 4에서 설명된 바와 같이 어드레스펄스의 1회방전 밝기(a) 및 서스테인펄스의 1회방전 밝기(s)는 거의 유사한 값을 갖는다. 또한, 리셋펄스의 1회방전 밝기는 어드레스펄스의 1회방전 밝기 및 서스테인펄스의 1회방전 밝기에 비하여 낮은 밝기의 빛을 발생한다. 아울러, 리셋펄스는 어드레스 방전 유무에 관계없이 모든 서브필드에 포함된다. 따라서, 어드레스방전 밝기 및 서스테인펄스의 1회방전 밝기를 모든 서브필드에서 감하여 주면 휘도의 역전현상을 방지할 수 있다. As described in Equation 4, the one-discharge brightness (a) of the address pulse and the one-discharge brightness (s) of the sustain pulse have almost similar values. In addition, the one-time discharge brightness of the reset pulse generates light having a lower brightness than the one-time discharge brightness of the address pulse and the one-time discharge brightness of the sustain pulse. In addition, the reset pulse is included in all subfields regardless of the address discharge. Therefore, if the brightness of the address discharge and the one-time discharge brightness of the sustain pulse are subtracted from all the subfields, the reverse phenomenon of the luminance can be prevented.

따라서, 본 발명의 실시예에 의한 표 3에서는 1차 휘도가중치는 1, 2, 4, 8, 16, 32, 32, 32, 32, 32, 32 ,32의 값에 어드레스방전 밝기 및 1회 서스테인펄스의 방전밝기를 고려하여 "2"의 서브필드 가중치 값을 감하여 실제표현되는 휘도가중치가 설정된다. 즉, 표 3에 도시된 바와 같은 본 발명의 PDP에는 0, 0, 2, 6, 14, 30, 30, 30, 30, 30, 30, 30의 휘도 가중치를 갖는다. Therefore, in Table 3 according to an embodiment of the present invention, the primary luminance weighting values are 1, 2, 4, 8, 16, 32, 32, 32, 32, 32, 32, 32, and address discharge brightness and one time sustain. The luminance weight value actually expressed is set by subtracting the subfield weight value of "2" in consideration of the discharge brightness of the pulse. That is, the PDP of the present invention as shown in Table 3 has a luminance weight of 0, 0, 2, 6, 14, 30, 30, 30, 30, 30, 30, 30.

한편, 표 4에 도시된 바와 같이 "31"의 계조를 표현하기 위해서는 게인이 1일 경우에 제 1 내지 제 5서브필드를 구동한다. 이때, PDP에서는 실제로 "22"의 계조가 표현되게 된다. 즉, 본 발명에서는 1차 휘도 가중치를 이용하여 구동될 서브필드를 설정한다. 이때, 실제로 계조는 1차 휘도가중치에서 어드레스방전 및 1회 서스테인펄스 방전에 의하여 발생되는 빛을 감하여 표현된다. Meanwhile, as shown in Table 4, in order to express the gray scale of "31", when the gain is 1, the first to fifth subfields are driven. At this time, the gray scale of "22" is actually expressed in the PDP. That is, in the present invention, the subfield to be driven is set using the primary luminance weight. At this time, the gray scale is actually expressed by subtracting the light generated by the address discharge and the one time sustain pulse discharge at the first luminance weighting value.

실제로, 표 4와 같이 구동되는 PDP에서는 도 5와 같이 계조의 역전현상없이 선형적인 계조가 표현된다. 상세히 설명하면, "31"의 계조에 r, a, s의 값을 대입하면 PDP에서는 "16.60207"의 밝기가 표현된다. 또한, "32"의 계조에 r, a, s의 값을 대입하면 PDP에서는 "16.730606"의 밝기가 표현된다. 즉, 본 발명의 PDP에서는 계조의 역전현상이 발생되지 않고, 이에 따라 선형적인 밝기를 가지는 영상이 표현되게 된다. In fact, in the PDP driven as shown in Table 4, linear gray scales are represented without reversal of gray scales as shown in FIG. In detail, when the values of r, a, and s are substituted in the gray scale of "31", the brightness of "16.60207" is expressed in the PDP. In addition, when r, a, and s values are substituted in the gray level of "32", the brightness of "16.730606" is expressed in the PDP. That is, in the PDP of the present invention, the gray level reversal phenomenon does not occur, and thus an image having linear brightness is represented.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법에 의하면 모든 서브필드에서 어드레스 방전에 의한 밝기 및 추가로 삽입되는 하나의 서스테인 펄스쌍의 방전에 의한 밝기를 감하여 계조를 설정함으로써 계조의 역전현상을 방지할 수 있다. 따라서, 본 발명의 플라즈마 디스플레이 패널에서는 선형적인 밝기를 가지는 영상을 표현할 수 있다. As described above, according to the driving method of the plasma display panel according to the present invention, the gray scale is reversed by setting the gray scale by subtracting the brightness caused by the address discharge and the brightness of one additional sustain pulse pair inserted in all subfields. The phenomenon can be prevented. Accordingly, the plasma display panel of the present invention can express an image having linear brightness.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다. Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도. 1 is a perspective view showing a discharge cell structure of a conventional three-electrode AC surface discharge type plasma display panel.

도 2는 종래의 플라즈마 디스플레이 패널의 한 프레임에 포함되는 다수의 서브필드를 나타내는 도면. 2 illustrates a plurality of subfields included in one frame of a conventional plasma display panel.

도 3은 종래의 플라즈마 디스플레이 패널에 공급되는 구동파형을 나타내는 파형도. 3 is a waveform diagram showing driving waveforms supplied to a conventional plasma display panel.

도 4는 종래의 플라즈마 디스플레이 패널에서 표시되는 계조에 따른 휘도를 나타내는 그래프. 4 is a graph showing luminance according to gray scales displayed in a conventional plasma display panel.

도 5는 본 발명의 실시예에 의한 플라즈마 디스플레이 패널에서 표시되는 계조에 따른 휘도를 나타내는 그래프. 5 is a graph showing luminance according to gray scales displayed in a plasma display panel according to an exemplary embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10 : 상부기판 12Y : 제 1전극10: upper substrate 12Y: first electrode

12Z : 제 2전극 14,22 : 유전체층12Z: second electrode 14,22: dielectric layer

16 : 보호막 18 : 하부기판16: protective film 18: lower substrate

20X : 어드레스전극 24 : 격벽20X: address electrode 24: partition wall

26 : 형광체층26: phosphor layer

Claims (7)

한 프레임이 다수의 서브필드로 나뉘고, 다수의 서브필드 각각이 어드레스기간 및 서스테인기간을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,In a driving method of a plasma display panel in which one frame is divided into a plurality of subfields, and each of the plurality of subfields includes an address period and a sustain period. 상기 다수의 서브필드에 1차 휘도 가중치가 할당되는 단계와,Assigning primary luminance weights to the plurality of subfields; 상기 1차 휘도 가중치에서 상기 어드레스기간에 발생되는 빛의 양을 감하여 2차 휘도 가중치가 설정되는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And subtracting an amount of light generated in the address period from the primary luminance weight to set a secondary luminance weight. 제 1항에 있어서,The method of claim 1, 상기 2차 휘도 가중치가 실제로 표현되는 계조인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And a gradation in which the second luminance weight is actually expressed. 제 1항에 있어서,The method of claim 1, 상기 1차 휘도 가중치에 의해 구동될 서브필드가 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And a subfield to be driven by the primary luminance weight. 삭제delete 제 1항에 있어서, The method of claim 1, 상기 2차 휘도 가중치는 각 서브필드마다 추가로 공급되는 서스테인펄스 쌍에 의하여 발생되는 빛을 추가로 감하여 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And the second luminance weight is set by subtracting light generated by a pair of sustain pulses additionally supplied to each subfield. 삭제delete 제 5 항에 있어서,The method of claim 5, wherein 상기 2차 휘도 가중치는 상기 1차 휘도 가중치에서 "2"의 휘도 가중치를 감한 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the secondary luminance weight is obtained by subtracting a luminance weight of "2" from the primary luminance weight.
KR10-2002-0028391A 2002-05-22 2002-05-22 Driving method of plasma display panel KR100480157B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0028391A KR100480157B1 (en) 2002-05-22 2002-05-22 Driving method of plasma display panel
US10/442,277 US7164396B2 (en) 2002-05-22 2003-05-21 Method and apparatus of driving plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0028391A KR100480157B1 (en) 2002-05-22 2002-05-22 Driving method of plasma display panel

Publications (2)

Publication Number Publication Date
KR20030090811A KR20030090811A (en) 2003-12-01
KR100480157B1 true KR100480157B1 (en) 2005-04-06

Family

ID=32383940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0028391A KR100480157B1 (en) 2002-05-22 2002-05-22 Driving method of plasma display panel

Country Status (1)

Country Link
KR (1) KR100480157B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11282415A (en) * 1998-03-30 1999-10-15 Mitsubishi Electric Corp Driving method and driving circuit for ac surface discharge type plasma display panel and ac surface discharge type plasma display panel device
JP2000098973A (en) * 1998-09-18 2000-04-07 Fujitsu Ltd Driving method of pdp
KR20010029072A (en) * 1999-09-29 2001-04-06 구자홍 Driving method of plasma display panel
WO2002037461A2 (en) * 2000-10-31 2002-05-10 Koninklijke Philips Electronics N.V. Sub-field driven display device and method
KR20030020210A (en) * 2001-09-03 2003-03-08 주식회사 유피디 Error Diffusion Method for display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11282415A (en) * 1998-03-30 1999-10-15 Mitsubishi Electric Corp Driving method and driving circuit for ac surface discharge type plasma display panel and ac surface discharge type plasma display panel device
JP2000098973A (en) * 1998-09-18 2000-04-07 Fujitsu Ltd Driving method of pdp
KR20010029072A (en) * 1999-09-29 2001-04-06 구자홍 Driving method of plasma display panel
WO2002037461A2 (en) * 2000-10-31 2002-05-10 Koninklijke Philips Electronics N.V. Sub-field driven display device and method
KR20030020210A (en) * 2001-09-03 2003-03-08 주식회사 유피디 Error Diffusion Method for display device

Also Published As

Publication number Publication date
KR20030090811A (en) 2003-12-01

Similar Documents

Publication Publication Date Title
KR100499102B1 (en) Apparatus and Method of Driving Plasma Display Panel
KR100381270B1 (en) Method of Driving Plasma Display Panel
JP4484416B2 (en) Gray scale expression method and apparatus for plasma display panel
KR100452688B1 (en) Driving method for plasma display panel
JP2008203906A (en) Method for expressing gray scale in plasma display panel
KR100846258B1 (en) Plasma display and its driving method
JP4754192B2 (en) Display panel driving method and driving apparatus
US8395645B2 (en) Plasma display device and drive method of plasma display panel
KR100480157B1 (en) Driving method of plasma display panel
JP4719463B2 (en) Driving method of plasma display panel
KR100352979B1 (en) Method of Driving Plasma Display Panel in High Speed
KR100453165B1 (en) Plasma display panel
KR100746569B1 (en) Method for driving plasma display panel
KR100486910B1 (en) Plasma display panel and driving method thereof
KR100481215B1 (en) Plasma display panel and driving method thereof
US20050110812A1 (en) Plasma display panel and driver providing gray scale representation
KR100764760B1 (en) Plasma Display Panel and Driving Method Thereof
KR20050033197A (en) Method of driving plasma display panel
US20030218582A1 (en) Method and apparatus of driving plasma display panel
KR100370492B1 (en) Driving Method of Plasma Display Panel
KR100547980B1 (en) Method and Apparatus For Driving Plasma Display Panel
KR100373532B1 (en) Driving Method of Plasma Display Panel
KR20030014884A (en) Plasma display panel and driving method thereof
KR20040038312A (en) Apparatus and method for driving plasma display panel
KR20020066272A (en) Driving Method of Plasma Display Panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091230

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee