KR100480042B1 - Atm cell receiving apparatus of atm switching system - Google Patents

Atm cell receiving apparatus of atm switching system Download PDF

Info

Publication number
KR100480042B1
KR100480042B1 KR10-2000-0061859A KR20000061859A KR100480042B1 KR 100480042 B1 KR100480042 B1 KR 100480042B1 KR 20000061859 A KR20000061859 A KR 20000061859A KR 100480042 B1 KR100480042 B1 KR 100480042B1
Authority
KR
South Korea
Prior art keywords
atm
output
atm cell
cps packet
buffer
Prior art date
Application number
KR10-2000-0061859A
Other languages
Korean (ko)
Other versions
KR20020031625A (en
Inventor
최명순
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2000-0061859A priority Critical patent/KR100480042B1/en
Priority to US09/745,345 priority patent/US6996109B2/en
Publication of KR20020031625A publication Critical patent/KR20020031625A/en
Application granted granted Critical
Publication of KR100480042B1 publication Critical patent/KR100480042B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/60—Software-defined switches
    • H04L49/608—ATM switches adapted to switch variable length packets, e.g. IP packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5675—Timeslot assignment, e.g. TDMA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 AAL2 (ATM Adaptation Layer 2)를 이용하여 ATM셀을 복수의 타임슬롯으로 역 다중화할 수 있는 ATM교환 시스템의 ATM셀 수신장치에 관한 것이다. 이를 위하여 본 발명에 따른 ATM셀 수신장치는 수신된 ATM셀로부터 CPS패킷을 추출하여 ATM버퍼번호에 따라 저장하는 ATM셀 수신부와, 추출된 CPS패킷의 헤더정보와 ATM셀 수신부에서 출력된 ATM버퍼번호를 타임슬롯번호로 변환하고, 그 변환된 타임슬롯번호에 따라 CPS패킷의 페이로드를 저장하는 패킷 처리부와, 패킷 처리부에서 출력된 CPS패킷 페이로드를 복수의 타임슬롯으로 역 다중화하여 출력하는 타임슬롯 출력부로 구성된다.The present invention relates to an ATM cell receiver of an ATM switching system capable of demultiplexing an ATM cell into a plurality of timeslots using ATM Adaptation Layer 2 (AAL2). To this end, the ATM cell receiving apparatus according to the present invention extracts the CPS packet from the received ATM cell and stores the ATM cell according to the ATM buffer number, and the ATM buffer number output from the header information and the ATM cell receiver of the extracted CPS packet. Is a time slot number, and a packet processing section for storing the payload of the CPS packet according to the converted time slot number, and a time slot for demultiplexing the CPS packet payload output from the packet processing section into a plurality of time slots and outputting the same. It consists of an output part.

Description

ＡＴＭ 교환시스템의 ＡＴＭ셀 수신장치{ATM CELL RECEIVING APPARATUS OF ATM SWITCHING SYSTEM}ATM CELL RECEIVING APPARATUS OF ATM SWITCHING SYSTEM

본 발명은 ATM(Asynchronous Transfer Mode) 교환 시스템에 관한 것으로서, 특히 AAL2(ATM Adaptation Layer 2)를 이용한 ATM셀 수신장치에 관한 것이다. The present invention relates to an Asynchronous Transfer Mode (ATM) exchange system, and more particularly, to an ATM cell receiver using ATM Adaptation Layer 2 (AAL2).

도1은 AAL1을 이용한 종래 ATM 교환 시스템의 ATM셀 수신장치의 블록도이다. 1 is a block diagram of an ATM cell receiver of a conventional ATM switching system using AAL1.

도1에 도시된 바와같이, 입력 버퍼부(10)는 ATM망으로부터 수신된 ATM셀을 저장하며, 제어로직(11)은 입력 버퍼부(10), 출력 버퍼부(14) 및 CAM(12)의 억세스에 필요한 신호를 만드는 역할을 수행한다. As shown in FIG. 1, the input buffer unit 10 stores ATM cells received from the ATM network, and the control logic 11 includes the input buffer unit 10, the output buffer unit 14, and the CAM 12. It creates a signal for accessing

CAM(12)은 VPI(Virtual Path Identifier/VCI(Virtual Channel Identifier)에 대응되는 타임슬롯번호를 룩-업(Look-up) 테이블형태로 저장하며, SAR(Segmentation And Reassembly) 컨트롤러(15)는 출력 버퍼부(14)에 저장된 ATM셀을 256개의 타임슬롯으로 분해하는 역할을 수행한다. The CAM 12 stores timeslot numbers corresponding to the Virtual Path Identifier / VCI (Virtual Channel Identifier) in the form of a look-up table, and the segmentation and reassembly (SAR) controller 15 outputs them. The ATM cell stored in the buffer unit 14 is decomposed into 256 timeslots.

버퍼(16)는 SAR컨트롤러(15)와 제어부(13)들의 CPU가 SRAM(17)을 억세스할 때 서로 경합(Contention)하지 않도록 하는 역할을 수행하며, SRAM(17)은 SAR컨트롤러(15)에서 분해된 타임슬롯 데이터와 제어부(13)에서 제공된 제어 데이타를 저장한다. 또한, 제어부(13)는 호 연결 및 해제시 SAR컨트롤러(15)의 제어 데이타를 SRAM(17)에 라이트하고 CAM(12)의 입출력 정보를 삽입 및 제거한다. The buffer 16 serves to prevent contention between the CPUs of the SAR controller 15 and the control unit 13 when the SRAM 17 accesses the SRAM 17, and the SRAM 17 is controlled by the SAR controller 15. The decomposed timeslot data and the control data provided from the control unit 13 are stored. In addition, the control unit 13 writes control data of the SAR controller 15 to the SRAM 17 and inserts and removes input / output information of the CAM 12 at the time of call connection and disconnection.

이와같이 구성된 종래 ATM 교환 시스템의 ATM셀 수신장치의 동작을 첨부된 도면을 참조하여 설명하면 다음과 같다. The operation of the ATM cell receiver of the conventional ATM switching system configured as described above will be described with reference to the accompanying drawings.

입력 버퍼부(10)에는 ATM망을 통하여 전송된 ATM셀이 순차적으로 저장된다. 53바이트의 ATM셀이 모두 저장되면 제어로직(11)은 입력 버퍼부(10)로부터 ATM셀 헤더의 VPI/VCI를 리드하여 CAM(12)으로 출력하고, CAM(12)으로부터 해당 VPI/VCI에 매칭되는 타임슬롯번호를 입력받는다. 상기 CAM(12)에는 호 연결시 제어부(13)에서 제공된 VPI/VCI정보 및 타임슬롯번호가 저장되어 있다. The input buffer unit 10 sequentially stores ATM cells transmitted through the ATM network. When all 53 bytes of ATM cells are stored, the control logic 11 reads the VPI / VCI of the ATM cell header from the input buffer unit 10 and outputs the VPI / VCI to the CAM 12, and from the CAM 12 to the corresponding VPI / VCI. Receive a matching timeslot number. The CAM 12 stores VPI / VCI information and timeslot numbers provided from the controller 13 when a call is connected.

따라서, 제어로직(11)은 VPI/VCI를 CAM(12)에서 리드된 타임슬롯번호로 대체한 후 입력버퍼부(10)로부터 ATM셀의 페이로드를 리드하여 출력버퍼부(14)에 저장한다. 출력버퍼부(14)에 ATM셀이 저장되면 SAR컨트롤러(15)는 AAL1프로토콜을 이용하여 페이로드를 타임슬롯 데이터로 분해한 후 SRAM(17)에 순차적으로 저장한다. 이후 256개의 타임슬롯 데이터가 SRAM(17)에 저장되면 SAR컨트롤러(15)는 SRAM(17)로부터 타임슬롯 데이터를 리드하여 타임스위치(18)로 출력한다. Accordingly, the control logic 11 replaces the VPI / VCI with the timeslot number read from the CAM 12 and then reads the payload of the ATM cell from the input buffer unit 10 and stores it in the output buffer unit 14. . When the ATM cell is stored in the output buffer unit 14, the SAR controller 15 decomposes the payload into timeslot data using the AAL1 protocol, and stores them in the SRAM 17 sequentially. Thereafter, when 256 timeslot data are stored in the SRAM 17, the SAR controller 15 reads the timeslot data from the SRAM 17 and outputs the timeslot data to the time switch 18.

이와같이 종래 ATM 교환 시스템의 데이터 변환장치는 AAL1프로토콜을 이용하여 ATM셀을 다수의 타임슬롯 데이터로 변환시킨다. 그런데, AAL1프로토콜은 하나의 VPI/VCI에 하나의 타임슬롯번호를 할당하며, 유휴(Idle)한 데이터인 경우에도 항상 채널을 점유한다. 따라서, AAL1프로토콜을 사용하는 종래의 ATM셀 수신장치의 경우는 ATM망의 대역폭(Bandwidth) 효율이 떨어지는 단점이 있었다. As described above, the data conversion apparatus of the conventional ATM switching system converts an ATM cell into a plurality of timeslot data using the AAL1 protocol. However, the AAL1 protocol allocates one timeslot number to one VPI / VCI, and always occupies a channel even in the case of idle data. Therefore, the conventional ATM cell receiver using the AAL1 protocol has a disadvantage in that the bandwidth efficiency of the ATM network is low.

따라서, 본 발명의 목적은 AAL2프로토콜을 이용하여 ATM셀을 다수의 타임슬롯으로 용이하게 변환할 수 있는 ATM교환 시스템의 ATM셀 수신장치를 제공하는데 있다. Accordingly, an object of the present invention is to provide an ATM cell receiver of an ATM switching system that can easily convert an ATM cell into a plurality of timeslots using the AAL2 protocol.

본 발명의 다른 목적은 하나의 ATM셀에서 상이한 채널식별자를 갖는 CPS패킷을 복수의 타임슬롯으로 역 다중화할 수 있는 ATM교환 시스템의 ATM셀 수신장치를 제공하는데 있다. Another object of the present invention is to provide an ATM cell receiver of an ATM switching system capable of demultiplexing a CPS packet having a different channel identifier in one ATM cell into a plurality of timeslots.

본 발명의 또 다른 목적은 랜덤한 VPI/VCI를 갖는 다수의 ATM셀을 타임슬롯으로 변환함으로써 ATM망의 대역폭 효율을 향상시킬 수 있는 ATM교환 시스템의 ATM셀 송신장치를 제공하는데 있다. It is still another object of the present invention to provide an ATM cell transmitter of an ATM switching system capable of improving bandwidth efficiency of an ATM network by converting a plurality of ATM cells having a random VPI / VCI into a time slot.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 ATM교환 시스템의 ATM셀 수신장치는 수신된 ATM셀로부터 CPS패킷을 추출하여 ATM버퍼번호에 따라 저장하는 ATM셀 수신부와, 추출된 CPS패킷의 헤더정보와 상기 ATM셀 수신부에서 출력된 ATM버퍼번호를 타임슬롯번호로 변환하여, 그 변환된 타임슬롯번호에 따라 상기 CPS패킷의 페이로드를 저장하는 패킷 처리부와, 패킷 처리부에서 출력된 CPS패킷 페이로드를 복수의 타임슬롯으로 역 다중화하여 출력하는 타임슬롯 출력부로 구성된다.In order to achieve the above object, an ATM cell receiving apparatus of an ATM switching system according to the present invention extracts a CPS packet from a received ATM cell and stores the ATM cell according to an ATM buffer number, and header information of the extracted CPS packet. And a packet processing unit for converting the ATM buffer number outputted from the ATM cell receiving unit into a time slot number, storing the payload of the CPS packet according to the converted time slot number, and a CPS packet payload outputted from the packet processing unit. It is composed of a time slot output unit for demultiplexing and outputting to a plurality of time slots.

이하, 본 발명의 바람직한 실시예를 도면을 참조하여 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

도2는 본 발명에 따른 ATM교환 시스템의 ATM셀 수신장치의 블록도이다. 2 is a block diagram of an ATM cell receiver of an ATM switching system according to the present invention.

도2에 도시된 바와같이 본 발명에 따른 ATM교환 시스템의 ATM셀 수신장치는 호 연결 및 해제시 제어 데이타를 출력하는 제어부(100)와, 수신된 ATM셀로부터 CPS(Common Part Sublayer)패킷을 분리하는 ATM셀 수신부(200)와, ATM셀 수신부(200)에서 추출된 CPS패킷의 헤더정보를 타임슬롯번호로 변환하여, 변환된 타임슬롯번호에 따라 상기 CPS패킷의 페이로드를 저장하는 패킷 처리부(300)와; 패킷 처리부(300)에서 출력된 CPS패킷 페이로드를 복수의 타임슬롯으로 역 다중화하여 출력하는 타임슬롯 출력부(400)로 구성된다. As shown in FIG. 2, the ATM cell receiving apparatus of the ATM switching system according to the present invention separates a CPS (Common Part Sublayer) packet from a control unit 100 that outputs control data when a call is connected and released, and a received ATM cell. Packet processing unit for converting the header information of the CPS packet extracted by the ATM cell receiver 200 and the ATM cell receiver 200 into a time slot number, and stores the payload of the CPS packet according to the converted time slot number ( 300); The CPS packet payload output from the packet processing unit 300 is demultiplexed into a plurality of time slots and is configured as a time slot output unit 400.

ATM셀 수신부(200)는 ATM망을 통하여 수신된 ATM셀을 저장하는 수신버퍼(21)와, 수신버퍼(21)에 저장된 ATM셀로부터 VPI/VCI정보와 CPS패킷을 분해하는 셀 분해부(22)와, 셀 분해부(22)에서 출력된 입력 VPI/VCI에 대응되어 ATM 버퍼번호(ATM ID)를 출력하는 제1CAM(23)과, 소용량의 ATM버퍼(ATM버퍼0-ATM버퍼N)들로 구성되어, ATM ID에 따라 셀 분해부(22)에서 출력된 CPS패킷을 저장하는 ATM버퍼부(24)로 구성된다. The ATM cell receiver 200 includes a reception buffer 21 for storing ATM cells received through an ATM network, and a cell decomposition unit 22 for decomposing VPI / VCI information and CPS packets from ATM cells stored in the reception buffer 21. ), A first CAM 23 for outputting an ATM buffer number (ATM ID) corresponding to the input VPI / VCI output from the cell decomposition unit 22, and a small amount of ATM buffers (ATM buffers 0-ATM buffers N). It is composed of an ATM buffer unit 24 for storing the CPS packet output from the cell decomposition unit 22 according to the ATM ID.

패킷 처리부(300)는 ATM버퍼부(24)로부터 ATM ID 및 CPS패킷의 헤더정보를 입력받아 타임슬롯번호를 출력하는 제2CAM(31)과, 제2CAM(31)에서 출력된 타임슬롯번호에 따라 상기 ATM버퍼부(24)에서 출력된 CPS패킷 페이로드를 저장하는 CPS패킷 버퍼부(32)로 구성된다. The packet processing unit 300 receives the ATM ID and header information of the CPS packet from the ATM buffer unit 24 and outputs a time slot number according to the second CAM 31 and the time slot number output from the second CAM 31. The CPS packet buffer unit 32 stores the CPS packet payload output from the ATM buffer unit 24.

타임슬롯 출력부(400)는 CPS패킷 버퍼부(32)로부터 CPS패킷 페이로드를 입력받아 복수의 타임슬롯으로 역다중화하는 역다중화기(DEMUX)(41)와, N개의 소용량 버퍼(버퍼0-버퍼N)로 구성되어, 역다중화기(41)에서 출력된 타임슬롯 데이타를 저장하는 출력 버퍼부(42)와, 출력 버퍼부(42)에 저장된 복수의 타임슬롯을 64Kbps로 스위칭하는 타임스위치(43)로 구성된다. The timeslot output unit 400 receives a CPS packet payload from the CPS packet buffer unit 32 and demultiplexes (DEMUX) 41 for demultiplexing into a plurality of timeslots, and N small buffers (buffers 0-buffers). N), an output buffer section 42 for storing time slot data output from the demultiplexer 41, and a time switch 43 for switching a plurality of timeslots stored in the output buffer section 42 to 64 Kbps; It consists of.

이와같이 구성된 본 발명에 따른 ATM교환 시스템의 ATM셀 수신장치의 동작을 첨부된 도면을 참조하여 설명하면 다음과 같다. The operation of the ATM cell receiving apparatus of the ATM switching system according to the present invention configured as described above will be described with reference to the accompanying drawings.

본 발명은 1개의 ATM셀을 입력받아 AAL2프로토콜을 이용하여 다수의 64Kbps의 타임슬롯으로 변환시킬 때 사용되는 구조이다. 일반적으로 AAL2프로토콜의 경우 전송된 ATM셀은 랜덤한 VPI/VCI를 가지며, 통상 1개의 VPI/VCI에는 다수의 타임슬롯이 다중화되어 있다. The present invention is a structure used when receiving one ATM cell and converting it into a plurality of timeslots of 64 Kbps using the AAL2 protocol. In general, in the case of the AAL2 protocol, a transmitted ATM cell has a random VPI / VCI, and a plurality of timeslots are multiplexed in one VPI / VCI.

먼저, 수신버퍼(21)는 ATM망을 통하여 전송된 ATM셀을 저장한다. 이때, 수신된 하나의 ATM셀은 도4에 도시된 바와같이 5바이트의 ATM셀 헤더와 48바이트의 CPS-PDU(Protocol Data Unit)로 구성되어 있다. 또한, 상기 CPS-PDU는 스타트필드와 CPS-PDU페이로드로 구성되며, 스타트필드는 옵셋필드(Offest Field : OSF), 일련번호(Sequence Number : SN) 및 패리티(Parity : P)로 구성된다. First, the reception buffer 21 stores the ATM cell transmitted through the ATM network. At this time, the received one ATM cell is composed of a 5-byte ATM cell header and a 48-byte CPS-PDU (Protocol Data Unit) as shown in FIG. In addition, the CPS-PDU includes a start field and a CPS-PDU payload, and the start field includes an offset field (OSF), a sequence number (SN), and a parity (P).

수신버퍼(21)에 53바이트의 ATM셀이 모두 저장되면, 셀 분해부(22)는 ATM셀을 리드하여 ATM셀 헤더의 VPI/VCI와 CPS-PDU 페이로드를 추출한 후 VPI/VCI를 제1CAM(23)으로 출력한다. 제1CAM(23)에는 호 연결시 제어부(100)에서 출력된 VPI/VCI와 ATM 버퍼번호(ATM ID)가 룩-업 테이블 형태로 저장되어 있는데, VPI/VCI가 입력되면 제1CAM(23)은 입력 VPI/VCI에 매칭되는 ATM ID를 셀 분해부(22)로 출력한다. When all 53 bytes of ATM cells are stored in the reception buffer 21, the cell decomposition unit 22 reads the ATM cells, extracts the VPI / VCI and CPS-PDU payloads from the ATM cell header, and then stores the VPI / VCI in the first CAM. Output to (23). When the call is connected, the VPI / VCI and ATM buffer number (ATM ID) output from the control unit 100 are stored in the form of a look-up table. When the VPI / VCI is input, the first CAM 23 is stored. The ATM ID matching the input VPI / VCI is outputted to the cell breaker 22.

따라서, 셀 분해부(22)는 입력된 ATM 버퍼번호(ATM ID)에 따라 상기 CPS-PDU페이로드(CPS패킷)를 ATM버퍼부(24)에 저장한다. 이때, 셀 분해부(22)는 CPS패킷 헤더의 HEC(Header Error Correction)필드를 체크하여 정상적인 CPS패킷만을 ATM버퍼부(24)에 저장한다. Therefore, the cell decomposition unit 22 stores the CPS-PDU payload (CPS packet) in the ATM buffer unit 24 according to the input ATM buffer number (ATM ID). At this time, the cell decomposition unit 22 checks the HEC (Header Error Correction) field of the CPS packet header and stores only the normal CPS packet in the ATM buffer unit 24.

따라서, CPS-PDU페이로드는 도3에 도시된 CPS패킷이 된다. Therefore, the CPS-PDU payload becomes the CPS packet shown in FIG.

즉, CPS-PDU페이로드 즉, CPS패킷은 CPS-패킷헤더와 CPS패킷 페이로드로 구성된다. 그리고, CPS-패킷 헤더는 하나의 가상채널(Virtual Channel : VC)에서 다수의 사용자를 구별하기 위한 채널 식별자(Channel Identifier : CID)필드와, CPS패킷의 유효부하의 크기를 나타내는 길이 식별자(Length Identifier : LI)필드와, CPS사용자 및 망 관리자를 구분하기 위한 사용자 식별자(User-to-User Indication)필드 및 CPS패킷 헤더의 오류를 정정하기 위한 HEC(Header Error Control)필드로 구성된다. That is, the CPS-PDU payload, that is, the CPS packet is composed of a CPS-packet header and a CPS packet payload. In addition, the CPS-packet header includes a channel identifier (CID) field for distinguishing a plurality of users in one virtual channel (VC), and a length identifier (Length Identifier) indicating the size of the effective load of the CPS packet. : LI) field, a User-to-User Indication field for distinguishing a CPS user and a network manager, and a HEC (Header Error Control) field for correcting an error in a CPS packet header.

따라서, 채널 식별자필드(CID)가 8비트이기 때문에 가상채널(Virtual Channel)은 256개의 채널 식별자(CID)를 수용할 수 있으며, 특히 하나의 ATM셀에는 256개의 CID를 갖는 CPS패킷이 존재할 수 있다. 그리고, CPS패킷이 모두 완성되면 ATM버퍼부(24)는 CPS패킷으로부터 CID(Channel Indentifier)를 리드한 후 ATM ID와 함께 제2CAM(31)으로 출력한다. Therefore, since the channel identifier field (CID) is 8 bits, the virtual channel can accommodate 256 channel identifiers (CIDs), and in particular, one ATM cell may have a CPS packet having 256 CIDs. . When all of the CPS packets are completed, the ATM buffer unit 24 reads a CID (Channel Indentifier) from the CPS packet and outputs the same to the second CAM 31 along with the ATM ID.

제1CAM(23)에는 호 연결시 제어부(100)에서 제공되는 ATM ID/CID와 타임슬롯번호가 look-up테이블 형태로 저장되어 있다. ATM버퍼부(24)로부터 ATM ID/CID가 입력되면 제2CAM(31)은 입력 ATM ID/CID에 매칭되는 타임슬롯번호를 CPS패킷 버퍼부(32)로 출력하고, ATM버퍼부(24)는 제2CAM(31)에서 출력된 타임슬롯번호에 따라 CPS패킷 페이로드를 CPS패킷 버퍼부(32)에 저장한다. The first CAM 23 stores ATM ID / CID and timeslot number provided by the controller 100 in the form of a look-up table. When the ATM ID / CID is input from the ATM buffer unit 24, the second CAM 31 outputs the timeslot number matching the input ATM ID / CID to the CPS packet buffer unit 32, and the ATM buffer unit 24 The CPS packet payload is stored in the CPS packet buffer unit 32 according to the timeslot number output from the second CAM 31.

따라서, 역다중화기(41)는 CPS패킷 버퍼부(32)에 유효한 CPS패킷 페이로드가 존재할 때 타임슬롯번호에 따라 CPS패킷 페이로드를 출력 버퍼부(42)의 버퍼(Buffer 0∼Buffer 1023)들에 순차 저장하며, 그 저장된 1024개의 타임슬롯 데이터는 타임스위치(43)를 통하여 출력된다. Accordingly, the demultiplexer 41 outputs the CPS packet payload according to the timeslot number when the valid CPS packet payload exists in the CPS packet buffer unit 32. Are stored sequentially, and the stored 1024 timeslot data are outputted through the time switch 43.

그리고, 본 발명은 1024개의 타임슬롯을 예로들어 설명하였지만 시스템 스펙에 따라 다양한 용량의 타임슬롯을 수용할 수 있다. 그리고, 본 발명에서 선행된 실시 예들은 단지 한 예로서 청구범위를 한정하지 않으며, 여러가지 대안, 수정 및 변경들이 통상의 지식을 갖춘 자에게 자명한 것이 될 것이다. In addition, although the present invention has been described using 1024 timeslots as an example, it is possible to accommodate timeslots of various capacities according to system specifications. And, the preceding embodiments in the present invention are not limited to the claims by way of example only, various alternatives, modifications and changes will be apparent to those skilled in the art.

상술한 바와같이 본 발명은 AAL2프로토콜을 이용하여 하나의 ATM셀에 다수의 채널(타임슬롯) 데이터를 수용함으로써 ATM망의 밴드폭 효율을 높일 수 있는 효과가 있다. As described above, the present invention has an effect of increasing the bandwidth efficiency of an ATM network by accommodating a plurality of channel (timeslot) data in one ATM cell using the AAL2 protocol.

또한, 본 발명은 랜덤한 VPI/VCI를 갖는 다수의 ATM셀을 타임슬롯으로 변환할 수 있으며, 특히 여러개의 다른 채널 식별자(CID)를 갖는 CPS패킷을 복수의 타임슬롯으로 용이하게 역다중화할 수 있는 효과가 있다. In addition, the present invention can convert a plurality of ATM cells with random VPI / VCI into timeslots, and in particular, can easily demultiplex CPS packets having several different channel identifiers (CIDs) into a plurality of timeslots. It has an effect.

도1은 AAL1을 이용한 종래 ATM교환 시스템의 ATM셀 수신장치의 블록도.1 is a block diagram of an ATM cell receiver of a conventional ATM switching system using AAL1.

도2는 AAL2을 이용한 본 발명에 따른 ATM교환 시스템의 ATM셀 수신장치의 블록도.2 is a block diagram of an ATM cell receiver of an ATM switching system according to the present invention using AAL2.

도3은 도2에 있어서 AAL2 CPS 패킷의 구조를 나타낸 도면.3 is a diagram showing the structure of an AAL2 CPS packet in FIG.

도4는 도2에 있어서 ATM 셀 구조를 나타낸 도면.4 is a diagram showing an ATM cell structure in FIG.

*** 도면의 주요 부분에 대한 부호의 설명 ****** Explanation of symbols for the main parts of the drawing ***

21 : 수신버퍼 22 : 셀 분해부21: receiving buffer 22: cell decomposition unit

23 : 제1CAM 24 : ATM버퍼부23: 1CAM 24: ATM buffer unit

31 : 제2CAM 32 : CPS패킷 버퍼부 31: 2CAM 32: CPS packet buffer unit

41 : 역다중화부 42 : 출력 버퍼부41: demultiplexer 42: output buffer

43 : 타임 스위치 100 : 제어부43: time switch 100: control unit

200 : ATM셀 수신부 300 : 패킷 처리부200: ATM cell receiving unit 300: packet processing unit

400 : 타임슬롯 출력부400: timeslot output

Claims (7)

수신된 ATM셀로부터 CPS패킷을 추출하여 ATM버퍼번호에 따라 저장하는 ATM셀 수신부와;An ATM cell receiver for extracting the CPS packet from the received ATM cell and storing the CPS packet according to the ATM buffer number; 추출된 CPS패킷의 헤더정보와 상기 ATM셀 수신부에서 출력된 ATM버퍼번호를 타임슬롯번호로 변환하여, 그 변환된 타임슬롯번호에 따라 상기 CPS패킷의 페이로드를 저장하는 패킷 처리부와;A packet processor for converting the header information of the extracted CPS packet and the ATM buffer number output from the ATM cell receiver into a time slot number, and storing the payload of the CPS packet according to the converted time slot number; 패킷 처리부에서 출력된 CPS패킷 페이로드를 복수의 타임슬롯으로 역 다중화하여 출력하는 타임슬롯 출력부로 구성된 것을 특징으로 하는 ATM교환시스템의 ATM셀 수신장치.An ATM cell receiver of an ATM switching system, comprising: a time slot output unit configured to demultiplex and output a CPS packet payload output from a packet processing unit into a plurality of time slots; 제1항에 있어서, 상기 CPS패킷의 헤더정보는 The method of claim 1, wherein the header information of the CPS packet is 채널 식별자(CID)인 것을 특징으로 하는 ATM교환시스템의 ATM셀 수신장치.ATM cell receiving apparatus of the ATM switching system, characterized in that the channel identifier (CID). 제1항에 있어서, 상기 ATM버퍼번호는 The method of claim 1, wherein the ATM buffer number is ATM셀의 헤더에 포함된 VPI/VCI에 의해 결정되는 것을 특징으로 하는 ATM교환 시스템의 ATM셀 수신장치.ATM cell receiver of an ATM switching system, characterized in that determined by the VPI / VCI included in the header of the ATM cell. 제1항에 있어서, 상기 ATM셀 수신부는 The method of claim 1, wherein the ATM cell receiving unit ATM망을 통해 수신된 ATM셀을 저장하는 수신버퍼와;A receiving buffer for storing the ATM cell received through the ATM network; 수신버퍼로부터 ATM셀을 리드하여 CPS패킷을 추출하고, ATM셀 헤더의 VPI/VCI정보를 출력하는 셀 분해부와;A cell decomposing unit which reads an ATM cell from a receiving buffer, extracts a CPS packet, and outputs VPI / VCI information of an ATM cell header; 셀 분해부의 출력 VPI/VCI에 대응되어 ATM버퍼번호를 출력하는 제1CAM과;A first CAM for outputting an ATM buffer number corresponding to the output VPI / VCI of the cell decomposition unit; 제1CAM에서 출력된 ATM 버퍼번호에 따라 상기 셀 분해부에서 출력된 CPS패킷을 저장하는 ATM버퍼부로 구성된 것을 특징으로 하는 ATM교환시스템의 ATM셀 수신장치.An ATM cell receiver of an ATM switching system, comprising: an ATM buffer unit for storing a CPS packet output from the cell decomposition unit according to an ATM buffer number output from a first CAM. 제4항에 있어서, 상기 ATM버퍼부는 The method of claim 4, wherein the ATM buffer unit 소용량의 N개의 ATM버퍼로 구성되며, CPS 패킷이 모두 완성되면 ATM버퍼번호와 CPS패킷 헤더의 채널식별자를 패킷 처리부로 출력하는 것을 특징으로 하는 ATM교환시스템의 ATM셀 수신장치.An ATM cell receiver of an ATM switching system comprising a small number of ATM buffers and outputting the ATM buffer number and the channel identifiers of the CPS packet header to the packet processing unit when all CPS packets are completed. 제1항에 있어서, 상기 패킷 처리부는 The method of claim 1, wherein the packet processing unit ATM수신부로부터 입력된 ATM 버퍼번호 및 CPS 패킷의 헤더정보에 대응되는 타임슬롯번호를 출력하는 제2CAM)과;A second CAM for outputting an ATM buffer number inputted from the ATM receiver and a timeslot number corresponding to header information of the CPS packet; 제2CAM에서 출력된 타임슬롯번호에 따라 ATM수신부에서 출력된 CPS패킷 페이로드를 저장하는 CPS패킷 버퍼부로 구성된 것을 특징으로 하는 ATM교환시스템의 ATM셀 수신장치.An ATM cell receiver of an ATM switching system, comprising: a CPS packet buffer unit configured to store a CPS packet payload output from an ATM receiver according to a time slot number output from a second CAM. 제1항에 있어서, 상기 타임슬롯 출력부는 The method of claim 1, wherein the time slot output unit CPS패킷 버퍼부로부터 CPS패킷 페이로드를 입력받아 복수의 타임슬롯으로 역다중화하는 디멀티플렉서와;A demultiplexer receiving the CPS packet payload from the CPS packet buffer unit and demultiplexing the plurality of timeslots into a plurality of timeslots; N개의 소용량 버퍼로 구성되어, 디멀티플렉서에서 역다중화된 타임슬롯 데이타를 저장하는 출력 버퍼부와;An output buffer unit comprising N small buffers and storing demultiplexed timeslot data in the demultiplexer; 출력 버퍼부에 저장된 복수의 타임슬롯을 스위칭하는 타임스위치로 구성된 것을 특징으로 하는 ATM교환시스템의 ATM셀 수신장치.An ATM cell receiver of an ATM switching system, comprising: a time switch for switching a plurality of timeslots stored in an output buffer unit;
KR10-2000-0061859A 1999-12-27 2000-10-20 Atm cell receiving apparatus of atm switching system KR100480042B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0061859A KR100480042B1 (en) 2000-10-20 2000-10-20 Atm cell receiving apparatus of atm switching system
US09/745,345 US6996109B2 (en) 1999-12-27 2000-12-26 ATM cell transmitting/receiving device of ATM switching system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0061859A KR100480042B1 (en) 2000-10-20 2000-10-20 Atm cell receiving apparatus of atm switching system

Publications (2)

Publication Number Publication Date
KR20020031625A KR20020031625A (en) 2002-05-03
KR100480042B1 true KR100480042B1 (en) 2005-03-30

Family

ID=19694529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0061859A KR100480042B1 (en) 1999-12-27 2000-10-20 Atm cell receiving apparatus of atm switching system

Country Status (1)

Country Link
KR (1) KR100480042B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065681A (en) * 1996-08-19 1998-03-06 Hitachi Ltd Multiplex device
KR19990061593A (en) * 1997-12-31 1999-07-26 전주범 Data transmission device according to AAL2 protocol
JP2000041044A (en) * 1998-07-22 2000-02-08 Oki Electric Ind Co Ltd Multiplex transmission equipment
KR20010048183A (en) * 1999-11-25 2001-06-15 박종섭 Apparatus for converting ATM cell of AAL2 type to AAL2' type
KR20020013223A (en) * 2000-08-12 2002-02-20 서평원 AA2 Asynchronous Transfer Mode Swithch and Cell Switching Method for the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065681A (en) * 1996-08-19 1998-03-06 Hitachi Ltd Multiplex device
KR19990061593A (en) * 1997-12-31 1999-07-26 전주범 Data transmission device according to AAL2 protocol
JP2000041044A (en) * 1998-07-22 2000-02-08 Oki Electric Ind Co Ltd Multiplex transmission equipment
KR20010048183A (en) * 1999-11-25 2001-06-15 박종섭 Apparatus for converting ATM cell of AAL2 type to AAL2' type
KR20020013223A (en) * 2000-08-12 2002-02-20 서평원 AA2 Asynchronous Transfer Mode Swithch and Cell Switching Method for the same

Also Published As

Publication number Publication date
KR20020031625A (en) 2002-05-03

Similar Documents

Publication Publication Date Title
US5948067A (en) Converting between an internal cell and multiple standard asynchronous transfer mode cells
EP0909108B1 (en) Method and apparatus for interworking ATM adaptation layer formats
US6996109B2 (en) ATM cell transmitting/receiving device of ATM switching system
GB2305084A (en) Control of simultaneously-occurring messages in communications systems.
US6597697B1 (en) Extended AAL2 connection identifier
US6430197B1 (en) Asynchronous transfer mode (ATM) cell multiplexing/demultiplexing apparatus
KR100314219B1 (en) Apparatus for demultiplexing ATM cell of AAL5 type and converting ATM cell of AAL2' type to AAL2 type
KR100364745B1 (en) Method for switch having input, output and time queue in ATM Adaptation Layer 2 and system for the same
US6628659B1 (en) ATM cell switching system
KR100480042B1 (en) Atm cell receiving apparatus of atm switching system
KR100359914B1 (en) Device for converting of aal5 atm cell to aal2 atm cell
KR100314217B1 (en) Apparatus interfacing line for routing ATM cell of AAL2 type in ATM switch
KR100419413B1 (en) Apparatus and method for atm adaptation layer 2 switching
US7068665B2 (en) System and method for switching cells in a communications network
KR100354163B1 (en) A AAL2 protocol realization Apparatus and its method in Mobile communication system, a multiple virtual channel is supported by the AAL2 protocol
KR100414656B1 (en) Method and Apparatus for ATM Adaptation Layer 2/5 Conversion in Mobile Communication System
KR100215568B1 (en) Atm cell demultiplexer
KR100221330B1 (en) Method using effectively the residual bandwidth by excluding the idle cell at sar sublayer in aal layer
KR100326566B1 (en) Multiple and reverse multiple apparatus of atm cell
KR100251743B1 (en) Apparatus and method for implementing interworking between synchronous and asynchronous exchanges
KR100259718B1 (en) Line Agent Service System of ATM Switch
KR100236038B1 (en) Multiplexer and demultiplexer for directly interfacing external image signals in an atm card
KR100456115B1 (en) Apparatus for matching UTOPIA level 2 of multiple cell in exchange
KR19980017783A (en) Structured Data Transfer Method in Fixed Bit Rate Data Processing Apparatus in AAL Type 1
KR19990004964A (en) Frame Relay Subscriber Matching Device in ATM Switching System

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110303

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee