KR100477740B1 - Method for fabricating a front substrate structure of a plasma display panel - Google Patents
Method for fabricating a front substrate structure of a plasma display panel Download PDFInfo
- Publication number
- KR100477740B1 KR100477740B1 KR10-2000-0005958A KR20000005958A KR100477740B1 KR 100477740 B1 KR100477740 B1 KR 100477740B1 KR 20000005958 A KR20000005958 A KR 20000005958A KR 100477740 B1 KR100477740 B1 KR 100477740B1
- Authority
- KR
- South Korea
- Prior art keywords
- front substrate
- transparent electrode
- electrode
- display panel
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/24—Sustain electrodes or scan electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
- H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Manufacturing & Machinery (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
본 발명은 플라즈마 표시 패널의 제작 방법에 관한 것으로, 특히 박막 만으로 제작하는 플라즈마 표시 패널의 전면 기판 구조체 제작 방법{Method for fabricating a front substrate structure of a plasma display panel}을 기재한다. 본 발명에 따른 플라즈마 표시 패널의 전면 기판 구조체는 그 제작을 위한 전공정을 박막공정으로 진행함으로써, 대량생산시 전력 및 설치면적 등의 문제가 되고 있는 소성로를 이용하지 않고 형성할 수 있다. 특히, 버스 전극을 Cr/Cu/Cr 이 아닌 Cr/Cu 만을 이용하여 블랙매트릭스와 동시에 제작한다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a plasma display panel, and more particularly to a method for fabricating a front substrate structure of a plasma display panel. The front substrate structure of the plasma display panel according to the present invention can be formed without the use of a kiln, which is a problem such as power and installation area in mass production, by carrying out the entire process for fabrication in a thin film process. In particular, the bus electrodes are manufactured simultaneously with the black matrix using only Cr / Cu, not Cr / Cu / Cr.
Description
본 발명은 플라즈마 표시 패널의 제작 방법에 관한 것으로, 특히 박막 만으로 제작하는 플라즈마 표시 패널의 전면 기판 구조체 제작 방법{Method for fabricating a front substrate structure of a plasma display panel}에 관한 것이다.The present invention relates to a method for manufacturing a plasma display panel, and more particularly, to a method for fabricating a front substrate structure of a plasma display panel fabricated using only a thin film.
20세기 정보 혁명 수단 중의 하나인 디스플레이(DISPLAY)는 크게 브라운관과 평면 디스플레이 소자(FLAT PANEL DISPLAY)로 나눌 수 있는데, 기존의 브라운관에 비해 평면 디스플레이 소자는 두께가 얇고 휴대성이 좋으며, 저소모전력화로 기존의 브라운관의 단점을 보완하면서 새로운 영역의 시장을 형성하고 있다.DISPLAY, one of the means of information revolution in the 20th century, can be divided into CRT and FLAT PANEL DISPLAY. Flat display elements are thinner, more portable, and have lower power consumption than conventional CRTs. Complementing the shortcomings of existing CRTs, they are forming a new market.
도 1은 현재 대표적으로 사용되고 있는 3극 면방전형 플라즈마 표시 패널의 개략적 구조를 보여주는 사시도이고, 도 2a 및 도 2b는 각각 도 1의 3극 면방전형 플라즈마 표시 패널을 가로 및 세로 방향으로 절개한 단면을 나타내는 수직 단면도이다. 도시된 바와 같이, 3극 면방전형 플라즈마 표시 패널은 기본적으로 일정한 간격을 두고 서로 대향하는 전면 유리 기판(20) 및 배면 유리 기판(10) 사이에 공간을 형성하고, 이들 공간을 격벽(13)으로 분할하여 각 화소에 대응하는 방전 공간(21)을 갖는 셀들을 구성한 다음, 각 방전셀(21)에서 방전을 일으키기 위한 어드레스 전극(11) 및 주사전극(14)과 공통전극(15)을 구비하고 있다. 동일평면에 배치된 주사전극(14)과 공통전극(15)은 어드레스 전극(11)과 교차하는 방향으로 나란하게 배치되어 있어서 면방전을 일으켜 화상을 표시하게 된다. 여기서, 언급되지 않은 부재번호 12는 유전체층이고, 부재번호 17은 형광체이며, 부재번호 16은 버스전극이며, 부재번호 18은 유전체층이며, 그리고 부재번호 19는 MgO 보호막이다.FIG. 1 is a perspective view showing a schematic structure of a three-pole surface discharge plasma display panel which is typically used. FIGS. 2a and 2b are cross-sectional views of the three-pole surface discharge plasma display panel of FIG. It is a vertical sectional drawing. As shown, a three-pole surface discharge type plasma display panel basically forms a space between the front glass substrate 20 and the back glass substrate 10 facing each other at regular intervals, and the spaces are formed as the partition wall 13. The cells are divided into cells having discharge spaces 21 corresponding to each pixel, and then each of the discharge cells 21 includes an address electrode 11, a scan electrode 14, and a common electrode 15 for generating a discharge. have. The scan electrodes 14 and the common electrodes 15 arranged on the same plane are arranged side by side in the direction crossing the address electrodes 11 to cause surface discharge to display an image. Here, reference numeral 12, which is not mentioned, is a dielectric layer, member 17 is a phosphor, member 16 is a bus electrode, member 18 is a dielectric layer, and member 19 is an MgO protective film.
이와 같은 구조의 플라즈마 표시 패널에 있어서, 전면 기판은 방전에 영향을 미치는 중요한 인자들이 모여 있으므로 조그마한 결함에 의해서도 방전셀이 방전되지 않거나 다른 방전셀들 보다 먼저 방전되는 등 특이한 불량 요인이 다수 존재한다. In the plasma display panel having such a structure, since the front substrate has important factors affecting the discharge, there are a number of peculiar defect factors such as the discharge cell is not discharged even by a small defect or discharged earlier than the other discharge cells.
즉, PDP를 제작함에 있어서, 오리온 전기에서 출원한 국내 공개 특허 공보 제 97-30096호는 전면 기판의 유전체층을 증착법으로 형성하는 것에 관한 특허로 인쇄에 의한 불균일성을 제거하여 균일한 품질을 얻는 것을 목적으로 한다.That is, in manufacturing a PDP, Korean Laid-open Patent Publication No. 97-30096, filed by Orion Electric, is a patent for forming a dielectric layer of a front substrate by vapor deposition. It is done.
또한, 일본 후지쯔사에서 출원한 미국특허 US 5,876,884호 및 US 5,860,843호는 PDP의 제조 기술에 관한 것으로 전극을 투명전극, 버스전극 및 보호막을 증착하여 사용하는 방법을 기재하고 있다. 버스 전극으로는 Cr/Cu/Cr층을 이용하고 있다. In addition, US Pat. Nos. 5,876,884 and 5,860,843, which are filed by Fujitsu, Japan, are related to the manufacturing technology of PDP, and describe a method of depositing a transparent electrode, a bus electrode, and a protective film. As the bus electrode, a Cr / Cu / Cr layer is used.
이와 같이, 종래에는 전면기판 구조체를 제작하기 위하여 투명전극 및 보호막 혹은 투명전극, 버스 전극 및 보호막 만을 박막으로 제조하는 등 전면 기판 구조체의 일부분 만을 박막으로 제작하였으며, 나머지 부분은 인쇄법이나 기타 방법으로 제작하였다. 여기서, 인쇄법을 사용하게 되면 불량 방전셀의 제거가 용이하지 않게 되고, 이는 또한 대량 생산에 있어서 전력 및 설치 면적 등의 문제가 되고 있는 소성로를 이용하지 않을 수 없다. 또한, 버스전극은 Cr/Cu/Cr의 다중층으로 제조하였으므로 증착 공정이 복잡하였다. As such, in the related art, only a part of the front substrate structure is manufactured in a thin film, such as a transparent electrode and a protective film or a transparent electrode, a bus electrode, and a protective film, in order to manufacture the front substrate structure. Produced. Here, when the printing method is used, it is not easy to remove the defective discharge cells, which also requires the use of the kiln, which is a problem such as power and installation area in mass production. In addition, since the bus electrode is made of a multilayer of Cr / Cu / Cr, the deposition process is complicated.
본 발명은 상기와 같은 문제점을 개선하고자 창안한 것으로, 전면 기판 구조체를 박막 공정 만으로 제작하는 전면 기판 구조체의 제작 방법을 제공하는데 그 목적이 있다.The present invention has been made to improve the above problems, and an object thereof is to provide a method for manufacturing a front substrate structure for manufacturing the front substrate structure only by a thin film process.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 전면 기판 구조체의 제작 방법은, (가) 전면 기판 상에 투명전극 재료를 전면적으로 도포하고 이를 패터닝하여 스트라이프 상의 투명전극 패턴을 형성하는 단계; (나) 상기 투명 전극 패턴 및 상기 전면 기판 상에 전극 재료를 전면적으로 증착하여 전극막을 형성하는 단계; (다) 상기 전면적으로 증착된 전극막을 동시에 패터닝하여 상기 투명 전극 패턴 상에는 버스 전극을 형성하고 상기 투명 전극 패턴 사이에는 블랙매트릭스를 형성하는 단계; (라) 상기 투명전극, 버스 전극 및 블랙매트릭스가 형성된 전면 기판 상에 전면적으로 유전체층을 증착하는 단계; 및 (마) 상기 유전체층 상에 보호막을 형성하는 단계;를 포함하는 것을 특징으로 한다.In order to achieve the above object, the manufacturing method of the front substrate structure according to the present invention includes the steps of: (a) forming a transparent electrode pattern on a stripe by applying the entire surface of the transparent electrode material on the front substrate and patterning it; (B) depositing an electrode material on the transparent electrode pattern and the front substrate to form an electrode film; (C) simultaneously patterning the entirely deposited electrode film to form a bus electrode on the transparent electrode pattern and forming a black matrix between the transparent electrode patterns; (D) depositing a dielectric layer on the entire surface of the front substrate on which the transparent electrode, the bus electrode, and the black matrix are formed; And (e) forming a protective film on the dielectric layer.
본 발명에 있어서, 상기 (가) 단계에서 상기 투명전극 패턴은 ITO막 혹은 SnO막으로 형성하고, 상기 (나) 단계에서 상기 전극막은 Cr 및 Cu를 순차로 증착하여 형성하며, 상기 (라) 단계에서 상기 유전체층은 SiO2 혹은 SiO2를 주성분으로 하는 복합 산화물을 3~10μm 두께로 증착하여 형성하며, 상기 (마) 단계에서 상기 보호막은 MgO를 5000Å의 두께로 증착하여 형성하는 것이 바람직하다.In the present invention, in the step (a), the transparent electrode pattern is formed of an ITO film or a SnO film, and in the step (b), the electrode film is formed by sequentially depositing Cr and Cu, and the step (d). In the dielectric layer is formed by depositing SiO 2 or a composite oxide containing SiO 2 as a main component to a thickness of 3 ~ 10μm, in the step (e) it is preferable that the protective film is formed by depositing MgO with a thickness of 5000 kPa.
이하 도면을 참조하면서 본 발명에 따른 플라즈마 표시 패널의 전면 기판 제작 방법을 상세하게 설명한다.Hereinafter, a method of manufacturing a front substrate of a plasma display panel according to the present invention will be described in detail with reference to the drawings.
본 발명에 따른 플라즈마 표시 패널의 전면 기판 제작 방법은 다음과 같은 순서로 진행된다. 도면에서는 3전극 면방전형 플라즈마 표시 패널의 전면 기판의 제작 방법을 실시예로서 도시한다. The manufacturing method of the front substrate of the plasma display panel according to the present invention is performed in the following order. In the drawings, a method of manufacturing a front substrate of a three-electrode surface discharge plasma display panel is shown as an embodiment.
먼저, 도 3a 내지 도 3f에 도시된 바와 같이, 전면 기판(200) 상에 투명전극 재료를 전면적으로 도포하고 이를 패터닝하여 스트라이프 상의 투명전극 패턴을 형성한다. 이 때, 투명전극 패턴은 ITO막 혹은 SnO막으로 형성한다. First, as shown in FIGS. 3A to 3F, the transparent electrode material is entirely coated on the front substrate 200 and patterned to form a transparent electrode pattern on the stripe. At this time, the transparent electrode pattern is formed of an ITO film or a SnO film.
그 구체적인 형성 방법은 먼저, 도 3a에 도시된 바와 같이, 전면 기판(200) 상에 ITO막(210)을 전면적으로 증착한 다음, 도 3b에 도시된 바와 같이, ITO막(210) 위에 포토레지스트(220)를 도포한다. 다음에, 도 3c에 도시된 바와 같이, 포토레지스트(220)에 노광을 실시하고 90℃ 전후의 온도로 프리베이킹(pre-baking)을 실시한다. 다음에, 도 3d에 도시된 바와 같이, 알칼리 현상액으로 포토레지스트(220)를 현상하여 마스크 패턴(230)을 형성한 다음, 120℃ 전후의 온도로 포스트 베이킹(post-baking)을 실시한다. 다음에, 3e에 도시된 바와 같이, 마스크 패턴(230)을 이용하여 ITO막(210; 도 3a 참조)을 선택적으로 에칭하여 투명전극 패턴(240)을 형성한 다음, 도 3f에 도시된 바와 같이, 마스크 패턴(230)을 제거하여 ITO 투명 전극 패턴(240)을 완성한다.The specific formation method is first, as shown in Figure 3a, the entire surface of the ITO film 210 is deposited on the front substrate 200, and then, as shown in Figure 3b, a photoresist on the ITO film 210 Apply 220. Next, as shown in FIG. 3C, the photoresist 220 is exposed to light and prebaked at a temperature of about 90 ° C. Next, as shown in FIG. 3D, the photoresist 220 is developed with an alkaline developer to form a mask pattern 230, and then post-baking is performed at a temperature of about 120 ° C. Next, as shown in 3e, the ITO film 210 (see FIG. 3a) is selectively etched using the mask pattern 230 to form the transparent electrode pattern 240, and then as shown in FIG. 3f. The ITO transparent electrode pattern 240 is completed by removing the mask pattern 230.
다음에, 도 4a 및 도 4b에 도시된 바와 같이, 투명 전극 패턴(240)이 형성된 전면 기판(200) 상에 전극 재료를 전면적으로 증착하여 전극막(250)을 형성한다. 실시예에서는 전극막(250)으로 Cr 및 Cu를 순차로 증착한 Cr/Cu층을 형성한다. Next, as shown in FIGS. 4A and 4B, the electrode material 250 is formed by depositing the electrode material on the entire surface of the front substrate 200 on which the transparent electrode pattern 240 is formed. In the embodiment, a Cr / Cu layer in which Cr and Cu are sequentially deposited is formed as the electrode film 250.
다음에, 전면 도포된 전극막(250)을 패터닝하여, 도 5a 및 도 5b에 도시된 바와 같이, 투명 전극 패턴(240) 상에는 버스 전극(260)을 형성하고, 방전이 일어나지 않는 인접하는 투명 전극 패턴 사이에는 블랙매트릭스(270)를 형성한다.Next, the front-coated electrode film 250 is patterned to form a bus electrode 260 on the transparent electrode pattern 240, as shown in FIGS. 5A and 5B, and adjacent transparent electrodes where no discharge occurs. The black matrix 270 is formed between the patterns.
다음에, 도 6a 및 도 6b에 도시된 바와 같이, 투명전극(240), 버스 전극(260) 및 블랙매트릭스(270)가 형성된 전면 기판(200) 상에 전면적으로 유전체층(280)을 증착한다. 실시예에서, 유전체층(280)으로 SiO2를 사용한다. 유전체층으로는 SiO2를 주성분으로 하는 복합 산화물을 이용하기도 한다. 유전체층의 두께는 3~10μm 가 되도록 증착한다. 두께가 3μm 이하가 되면 절연파괴의 위험이 있으며, 두께가 10μm 이상으로 하면 증착시간이 너무 많이 걸린다. 유전체를 인쇄법으로 형성하는 경우 저유전율의 유전체층 형성이 매우 어려우나 이러한 증착방법으로 형성하는 경우 저유전율에서부터 고유전율의 유전체 형성이 용이하다. 또한, 증착하는 경우 유전체의 밀도가 높고 열변형이 적기 때문에 MgO 보호막과의 크랙이 일어나지 않으며, 인쇄법에 비해 평면으로 성장되기 때문에 MgO 보호막의 두께를 더욱더 ??게 형성할 수 있다.Next, as illustrated in FIGS. 6A and 6B, the dielectric layer 280 is deposited on the entire surface of the front substrate 200 on which the transparent electrode 240, the bus electrode 260, and the black matrix 270 are formed. In an embodiment, SiO 2 is used as the dielectric layer 280. As the dielectric layer, a composite oxide containing SiO 2 as a main component may be used. The thickness of the dielectric layer is deposited to be 3-10 μm. If the thickness is 3 μm or less, there is a risk of dielectric breakdown. If the thickness is 10 μm or more, the deposition time is too long. When the dielectric is formed by a printing method, it is very difficult to form a low dielectric constant dielectric layer. However, when the dielectric is formed by such a deposition method, it is easy to form a dielectric having a low dielectric constant and a high dielectric constant. In addition, since the dielectric density is high and the thermal deformation is small, the crack does not occur with the MgO protective film, and the thickness of the MgO protective film can be further increased because it is grown in a plane compared to the printing method.
다음에, 도 7a 및 도 7b에 도시된 바와 같이, 유전체층(280) 상에 보호막(290)을 형성하여 전면기판 구조체를 완성한다. 실시예에서, 보호막으로는 MgO를 사용하는데, 5000Å의 두께로 증착하는 것이 바람직하다.Next, as shown in FIGS. 7A and 7B, a protective film 290 is formed on the dielectric layer 280 to complete the front substrate structure. In the embodiment, MgO is used as the protective film, and it is preferable to deposit at a thickness of 5000 kPa.
이와 같이 박막 공정 만으로 제작된 전면 기판 구조체는 배변 기판 구조체와 결합하면 플라즈마 표시 패널이 형성된다. As such, when the front substrate structure manufactured only by the thin film process is combined with the defecation substrate structure, a plasma display panel is formed.
이상 설명한 바와 같이, 본 발명에 따른 플라즈마 표시 패널의 전면 기판 구조체는 그 제작을 위한 전공정을 박막공정으로 진행함으로써, 대량생산시 전력 및 설치면적 등의 문제가 되고 있는 소성로를 이용하지 않고 형성할 수 있다는 장점이 있다. 특히, 버스 전극을 Cr/Cu/Cr 이 아닌 Cr/Cu 만을 이용하여 블랙매트릭스와 동시에 제작함으로써 제작 공정을 단순화한 장점도 있다. 또한, 유전체를 인쇄법으로 형성하는 경우 저유전율의 유전체층 형성이 매우 어려우나 이러한 증착방법으로 형성하는 경우 저유전율에서부터 고유전율의 유전체 형성이 용이하다. 그리고 증착법의 경우 유전체의 밀도가 높고 열변형이 적기 때문에 MgO 보호막과의 크랙이 일어나지 않으며, 인쇄법에 비해 평면으로 성장되기 때문에 MgO 보호막의 두께를 더욱더 ??게 형성할 수 있다. 따라서, 전반적으로 인쇄 공정이 필요없기 때문에 소성 공정이 필요없고, 환경친화적이며, 인쇄 공정에 비해 불량율이 적고 공정 관리가 용이하며, 만들어진 셀의 방전 특성 분포가 작기 때문에 인쇄공정을 사용하여 제작된 플라즈마 표시 패널 보다 구동하기가 쉽다. As described above, the front substrate structure of the plasma display panel according to the present invention can be formed without using a firing furnace, which is a problem such as power and installation area in mass production, by performing a preliminary step for manufacturing the thin film process. There is an advantage that it can. In particular, the bus electrode can be manufactured simultaneously with the black matrix using only Cr / Cu, not Cr / Cu / Cr, thereby simplifying the manufacturing process. In addition, when the dielectric is formed by a printing method, it is very difficult to form a low dielectric constant dielectric layer, but when formed by such a deposition method, it is easy to form a dielectric having a low dielectric constant and a high dielectric constant. In the deposition method, since the dielectric density is high and thermal deformation is small, no cracking with the MgO protective film occurs, and since the growth is performed in a plane compared to the printing method, the thickness of the MgO protective film can be further increased. Therefore, there is no need for the printing process as a whole, so no firing process, environmentally friendly, less defect rate and easier process management than the printing process, and the discharge characteristics of the produced cells are small, so the plasma produced using the printing process is It is easier to drive than the display panel.
도 1은 기존 3전극 면방전형 플라즈마 표시 패널의 개략적 구조를 나타내는 사시도,1 is a perspective view illustrating a schematic structure of a conventional 3-electrode surface discharge plasma display panel;
도 2a 및 도 2b는 도 1의 플라즈마 표시 패널을 가로 방향 및 세로 방향으로 절개하여 본 단면도,2A and 2B are cross-sectional views of the plasma display panel of FIG. 1 cut in a horizontal direction and a vertical direction;
도 3a 내지 도 3f는 본 발명에 따른 전면 기판 구조체 제작 공정 중 투명전극 패턴을 제작 공정을 단계별로 보여주는 단면도들,3A to 3F are cross-sectional views illustrating a step of manufacturing a transparent electrode pattern during a front substrate structure manufacturing process according to the present invention;
도 4a 및 도 4b는 각각 본 발명에 따른 전면 기판 구조체 제작 공정 중 버스전극 및 블랙매트릭스 형성용 전극막을 증착한 모습을 보여주는 평면도 및 단면도,4A and 4B are a plan view and a cross-sectional view showing a state of depositing a bus electrode and an electrode film for forming a black matrix during a front substrate structure manufacturing process according to the present invention, respectively;
도 5a 및 도 5b는 각각 본 발명에 따른 전면 기판 구조체 제작 공정 중 버스전극 및 블랙매트릭스 형성용 전극막을 패터닝하여 버스전극 및 블랙매트릭스를 형성한 모습을 보여주는 평면도 및 단면도,5A and 5B are a plan view and a cross-sectional view showing the formation of a bus electrode and a black matrix by patterning an electrode film for forming a bus electrode and a black matrix during a front substrate structure fabrication process according to the present invention;
도 6a 및 도 6b는 각각 본 발명에 따른 전면 기판 구조체 제작 공정 중 유전체층을 증착한 모습을 보여주는 평면도 및 단면도,6a and 6b are a plan view and a cross-sectional view showing the deposition of the dielectric layer during the front substrate structure manufacturing process according to the present invention, respectively;
그리고 도 7a 및 도 7b는 각각 본 발명에 따른 전면 기판 구조체 제작 공정 중 보혹막을 증착한 모습을 보여주는 평면도 및 단면도이다.7A and 7B are a plan view and a cross-sectional view showing a state of depositing a thermal film during the manufacturing process of the front substrate structure according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
10. 배면 유리 기판 11. 어드레스 전극10. Back glass substrate 11. Address electrode
12. 유전체층 13. 격벽12. Dielectric layer 13. Partition wall
14. 주사전극 15. 공통전극14. Scanning electrode 15. Common electrode
16. 버스전극 17. 형광체16.Bus electrode 17.Phosphor
18. 유전체층 19. MgO 보호막18. Dielectric layer 19. MgO protective film
20. 전면 유리 기판 21. 방전 공간20. Front glass substrate 21. Discharge space
200. 전면 기판 240. 투명전극200. Front substrate 240. Transparent electrode
260. 버스 전극 270. 블랙매트릭스260. Bus Electrode 270. Black Matrix
280. 유전체층 290. 보호막280. Dielectric layer 290. Protective film
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0005958A KR100477740B1 (en) | 2000-02-09 | 2000-02-09 | Method for fabricating a front substrate structure of a plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0005958A KR100477740B1 (en) | 2000-02-09 | 2000-02-09 | Method for fabricating a front substrate structure of a plasma display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010086614A KR20010086614A (en) | 2001-09-15 |
| KR100477740B1 true KR100477740B1 (en) | 2005-03-18 |
Family
ID=19644909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0005958A KR100477740B1 (en) | 2000-02-09 | 2000-02-09 | Method for fabricating a front substrate structure of a plasma display panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100477740B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08115656A (en) * | 1994-10-17 | 1996-05-07 | Dainippon Printing Co Ltd | Method for forming electrode on gas-discharge display panel |
| JPH0935642A (en) * | 1995-07-14 | 1997-02-07 | Nec Corp | Color plasma display and its manufacture |
| KR19990039427A (en) * | 1997-11-12 | 1999-06-05 | 구자홍 | Substrate Structure and Forming Method of Plasma Display Panel |
-
2000
- 2000-02-09 KR KR10-2000-0005958A patent/KR100477740B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08115656A (en) * | 1994-10-17 | 1996-05-07 | Dainippon Printing Co Ltd | Method for forming electrode on gas-discharge display panel |
| JPH0935642A (en) * | 1995-07-14 | 1997-02-07 | Nec Corp | Color plasma display and its manufacture |
| KR19990039427A (en) * | 1997-11-12 | 1999-06-05 | 구자홍 | Substrate Structure and Forming Method of Plasma Display Panel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010086614A (en) | 2001-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6321571B1 (en) | Method of making glass structures for flat panel displays | |
| KR20010078093A (en) | Surface discharge type display for improving the control of the consumption power | |
| KR100899256B1 (en) | Plasma display panel and method for manufacturing the same | |
| JP2003151449A (en) | Plasma display panel and its manufacturing method | |
| US20080079347A1 (en) | Plasma display panel and method of manufacturing the same | |
| KR100477741B1 (en) | Method for fabricating a front substrate structure of a plasma display panel | |
| KR100477740B1 (en) | Method for fabricating a front substrate structure of a plasma display panel | |
| US7489079B2 (en) | Plasma display having a recessed part in a discharge cell | |
| KR100197130B1 (en) | Plasma display panel and manufacturing method thereof | |
| KR20030029697A (en) | Align mark and plasma display panel using the same | |
| KR100542318B1 (en) | Field emission display device and method for manufacturing the same | |
| JPH1055755A (en) | Plasma display panel and its manufacture | |
| JPH10241576A (en) | Color plasma display panel | |
| JP4179345B2 (en) | Method for manufacturing plasma display panel | |
| JP2005332599A (en) | Plasma display panel and its manufacturing method | |
| KR100726643B1 (en) | Plasma Display Panel and Manufacturing Method Thereof | |
| JP2003338247A (en) | Plasma display device and its manufacturing method | |
| JP2005116528A (en) | Plasma display panel and its manufacturing method | |
| US7187127B2 (en) | Plasma display panel having exothermal inhibition layer | |
| JPH11195375A (en) | Manufacture of plasma display panel | |
| KR20040107063A (en) | Plasma display panel and method of fabricating the same | |
| KR100578866B1 (en) | Plasma display panel and manufacturing method of the same | |
| US20020043935A1 (en) | Plasma display panel and manufacturing method thereof | |
| JPH10172441A (en) | Plasma display panel and manufacture thereof | |
| KR20030073678A (en) | A Plasma Display Panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090226 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |