KR100476226B1

KR100476226B1 - Variable force solenoid valve drive apparatus of automatic transmission

Info

Publication number: KR100476226B1
Application number: KR10-2002-0078398A
Authority: KR
Inventors: 김한일
Original assignee: 현대자동차주식회사
Priority date: 2002-12-10
Filing date: 2002-12-10
Publication date: 2005-03-10
Also published as: KR20040050545A

Abstract

자동 변속기에서 VFS(Variable Force Solenoid) 밸브를 피드백(Feed Back) 제어함에 있어 출력 전압의 변동이나 듀티의 변동에 관계없이 의사 평균 전류와 구동 전류간의 편차 발생을 배제시킨 것으로, In the feedback control of VFS (Variable Force Solenoid) valve in the automatic transmission, the deviation between the pseudo mean current and the driving current is excluded regardless of the variation of the output voltage or the duty.

변속제어장치에서 출력되는 듀티 신호 위상을 반전시키는 제1반전수단과, 위상 반전된 듀티 신호의 위상을 재반전시켜 원래의 위상으로 복원하는 제2반전수단과, 제2반전수단의 출력신호에 의해 스위칭 되는 제1스위칭 수단과, 제1스위칭 수단의 스위칭에 따라 연동하여 스위칭 되어 VFS 밸브 구동 전압의 공급 여부를 제어하는 제2스위칭 수단과, 제2스위칭 수단의 출력단자에 연결되어 VFS 밸브의 구동 전류를 검출하는 전류 검출수단과, 전류 검출수단의 양측 단자를 반전 단자 및 비반전 단자에 접속하여 검출되는 전류를 설정된 소정의 레벨로 증폭시켜 출력하는 차동 증폭수단을 포함하며, 듀티 신호의 라이징 에지에 스위칭 온 되어 상기 차동 증폭수단의 출력을 홀드시키는 제3스위칭 수단과, 듀티 신호의 폴링 에지에 스위칭 온 되어 상기 차동 증폭수단의 출력을 홀드시키는 제4스위칭 수단과, 제3스위칭 수단이 오프되는 듀티 신호의 폴링 에지에서 출력되는 제1샘플/홀드 신호와 제4스위칭 수단이 오프되는 듀티 신호의 라이징 에지에서 출력되는 제2샘플/홀드 신호를 가산하여 평균화한 다음 변속제어수단측에 VFS 밸브 구동 전류에 대한 신호로 피드백 인가하는 가산 증폭수단을 포함한다.The first inverting means for inverting the duty signal phase output from the shift control apparatus, the second inverting means for reversing the phase of the phase inverted duty signal to restore the original phase, and the output signal of the second inverting means. A first switching means to be switched, a second switching means for controlling whether or not a VFS valve driving voltage is supplied by being interlocked according to the switching of the first switching means, and connected to an output terminal of the second switching means to drive the VFS valve A current amplifying means for detecting a current, and differential amplifying means for amplifying and outputting a detected current to a predetermined predetermined level by connecting both terminals of the current detecting means to an inverting terminal and a non-inverting terminal, the rising edge of the duty signal Third switching means for switching on to hold the output of the differential amplifying means, and switching on at the falling edge of the duty signal for the differential amplification; A fourth switching means for holding the output of the means, and a first sample / hold signal output at the falling edge of the duty signal with the third switching means off and a rising edge of the duty signal with the fourth switching means off. And an amplifying means for adding and averaging the two sample / hold signals and then applying feedback to the shift control means side as a signal for the VFS valve driving current.

Description

VARIABLE FORCE SOLENOID VALVE DRIVE APPARATUS OF AUTOMATIC TRANSMISSION}

본 발명은 자동 변속기에 관한 것으로, 더 상세하게는 VFS(Variable Force Solenoid) 밸브를 피드백(Feed Back) 제어함에 있어 출력 전압의 변동이나 듀티의 변동에 관계없이 의사 평균 전류와 구동 전류간의 편차 발생을 배제시킨 자동 변속기의 브이 에프 에스 밸브 구동장치에 관한 것이다.The present invention relates to an automatic transmission, and more particularly, in the feedback control of a variable force solenoid (VFS) valve, a deviation between a pseudo average current and a driving current is generated regardless of a variation in an output voltage or a duty. It relates to a V S valve drive of the automatic transmission excluded.

자동 변속기에서 선간 전압 강하 및 전압 변동 등에 무관하게 VFS 밸브를 제어하기 위해서는 반드시 전류 제어가 필요하며, 이를 위하여 VFS 밸브에 공급되는 전류를 검출하여 그 양을 제어하는 전류 피드백 제어가 적용된다.In order to control the VFS valve regardless of the line voltage drop and voltage fluctuation in the automatic transmission, current control is necessary. For this purpose, current feedback control is applied to detect the current supplied to the VFS valve and control the amount thereof.

따라서, VFS 밸브의 전류 구동을 위한 방법으로 일정 주파수 가변 듀티(Duty) 제어를 사용하고, 전류 검출을 위해서는 VFS 밸브의 구동을 위해 공급되는 피크 전류를 샘플(Sample)/홀드(Hold)를 통해 피드백 검출하고 있다.Therefore, a constant frequency variable duty control is used as a method for driving the current of the VFS valve, and the peak current supplied for driving the VFS valve is fed back through the sample / hold for current detection. It is detecting.

종래의 자동 변속기에서 VFS 밸브 구동장치는 첨부된 도 3에서 알 수 있는 바와 같이, 변속제어장치(A)에서 VFS 밸브(VFS V/V)의 전류 제어를 위해 출력되는 가변 듀티 일정 주파수의 신호 위상을 반전시키는 제1인버터(U1)와, 상기 제1인버터(U1)에서 반전된 신호의 위상을 원래의 위상으로 재 반전시키는 제2인버터(U2)와, 이미터 단자가 그라운드로 연결되고, 상기 제2인버터(U2)에서 출력되어 베이스 단자에 인가되는 신호에 따라 온/오프 스위칭 되는 트랜지스터(Q1)와, 상기 트랜지스터(Q1)의 컬렉터 단자가 게이트 단자에 연결되며, 상기 트랜지스터(Q1)의 온/오프 스위칭에 따라 연동 스위칭 되어, 다이오드(D1)를 통해 공급되는 전원(VIG)을 드레인 단자로 출력하여 VFS 밸브(VFS V/V)를 구동시키는 n-채널 방식의 FET(Q2)와, 상기 FET(Q2)의 드레인 단자와 VFS 밸브(VFS V/V)의 양단간에 접속되어, 상기 FET(Q2)를 통해 인가되는 VFS 밸브(VFS V/V)의 구동 전류를 검출하는 센싱 저항(RS1)과, 상기 센싱 저항(RS)의 양단간 전압으로부터 VFS 밸브(VFS V/V)의 구동 전류를 검출하기 위하여, 저항(R3)을 통해 공급되는 FET(Q2)의 드레인 단자 전압과 다이오드(D2)와 저항(R6)을 통해 공급되는 마이너스 전원을 증폭 출력하는 증폭기(U3)와, 상기 증폭기(U3)의 출력단이 이미터 단자에 연결되고, 상기 제1,제2 인버터(U1,U2)의 사이에 접속되어 제1인버터(U1)의 출력 신호를 베이스 단자의 신호로 입력받아 VFS 밸브(VFS V/V) 구동에 대한 피드백 전류를 저항(R7)과 콘덴서(C1)를 통해 샘플/홀드시켜 변속제어장치에 인가하는 트랜지스터(Q3)로 구성된다.In the conventional automatic transmission, the VFS valve driving device has a variable duty constant frequency signal phase output for the current control of the VFS valve VFS V / V in the shift control device A, as shown in FIG. A first inverter U1 for inverting the second inverter, a second inverter U2 for reinverting the phase of the signal inverted in the first inverter U1 to the original phase, and an emitter terminal connected to ground; A transistor Q1 output from the second inverter U2 and switched on / off according to a signal applied to the base terminal and a collector terminal of the transistor Q1 are connected to a gate terminal, and the transistor Q1 is turned on. N-channel FET Q2 which is interlocked according to on / off switching and outputs power VIG supplied through diode D1 to a drain terminal to drive a VFS valve VFS V / V; Drain terminal of FET (Q2) and VFS valve (VFS V / V) A sensing resistor RS1 connected between both ends and detecting a drive current of the VFS valve VFS V / V applied through the FET Q2, and a VFS valve VFS V from a voltage between both ends of the sensing resistor RS. Amplifier U3 which amplifies and outputs the drain terminal voltage of the FET Q2 supplied through the resistor R3 and the negative power supplied through the diode D2 and the resistor R6 in order to detect the driving current of / V). ) And an output terminal of the amplifier U3 are connected to an emitter terminal, and are connected between the first and second inverters U1 and U2 to convert the output signal of the first inverter U1 into a signal of the base terminal. It consists of a transistor (Q3) that receives the input and the feedback current for driving the VFS (VFS V / V) through the resistor (R7) and the capacitor (C1) to apply to the shift control device.

전술한 구조를 갖는 종래의 자동 변속기 구동장치에 대한 동작은 다음과 같이 이루어진다.Operation of the conventional automatic transmission drive device having the above-described structure is performed as follows.

주행중에 검출되는 각종 차량 상태정보와 운전자의 주행 의지에 따라 변속제어장치에서 도 4의 (가)와 같이 VFS 밸브(VFS-V/V)의 구동 전류 제어를 위하여 가변 듀티의 일정 주파수 신호를 출력하게 되면 '하이' 상태의 신호는 제1,제2인버터(U1)(U2)에 의한 위상의 반전 및 재반전을 통해 트랜지스터(Q1)를 스위칭 온 시킨다.According to various vehicle status information detected while driving and driving intention of the driver, the shift control device outputs a constant frequency signal of a variable duty to control the driving current of the VFS valve (VFS-V / V) as shown in FIG. In this case, the signal of the 'high' state switches the transistor Q1 through the inversion and reversal of the phase by the first and second inverters U1 and U2.

따라서, n-채널 방식인 FET(Q2)가 스위칭 온 되어 다이오드(D1)를 통해 소오TM 단자에 연결되는 전원(VIG)이 드레인 단자를 통해 출력되어, 센싱 저항(RS1)을 통해 VFS 밸브(VFS-V/V)측에 구동 전류로 공급된다.Accordingly, the n-channel FET Q2 is switched on and the power VIG connected to the SOTM terminal through the diode D1 is output through the drain terminal, and the VFS valve VFS is provided through the sensing resistor RS1. -V / V) is supplied as the drive current.

또한, 상기 도 4의 (가)와 같은 가변 듀티의 일정 주파수 신호에서 '로우' 상태의 신호를 제1,제2인버터(U1)(U2)에 의한 위상의 반전 및 재반전을 통해 트랜지스터(Q1)를 스위칭 오프 시킨다.In addition, the transistor Q1 is inverted and reinverted by the first and second inverters U1 and U2 in a 'low' state signal in a constant frequency signal having a variable duty as shown in FIG. 4A. Switch off).

따라서, n-채널 방식인 FET(Q2)가 스위칭 오프 되어 다이오드(D1)를 통해 VFS 밸브(VFS-V/V)에 공급되는 전류가 차단되며, 이로 인하여 VFS 밸브(VFS V/V)에 흐르던 전류는 다이오드(D2)를 통해 서서히 감소하게 된다.Accordingly, the n-channel FET Q2 is switched off to cut off the current supplied to the VFS valve VFS-V / V through the diode D1, thereby flowing through the VFS valve VFS V / V. The current gradually decreases through the diode D2.

이때, 도 4와 같이 출력되는 가변 듀티의 일정 주파수 신호에 대한 출력 전류는 (나)와 같이 피크(Peak)파로 형성된다.At this time, the output current for the constant frequency signal of the variable duty output as shown in Figure 4 is formed as a peak (Peak) wave as shown in (b).

상기와 같이 VFS 밸브(VFS V/V)에 공급되는 구동 전류는 센싱 저항(RS1)에 의해 검출되며, 이 센싱 저항(RS1)의 양단간 전류는 전압의 형식으로 나타나 저항(R3)과 저항(R5)을 통해 증폭기(U3)의 반전 및 비반전 단자에 입력된다.As described above, the driving current supplied to the VFS valve VFS V / V is detected by the sensing resistor RS1, and the current between both ends of the sensing resistor RS1 is expressed in the form of a voltage, so that the resistor R3 and the resistor R5 are present. ) Is input to the inverting and non-inverting terminals of the amplifier U3.

상기의 증폭기(U3)는 입력되는 센싱 저항(RS1)의 양단간 전압을 설정된 소정 레벨의 전압으로 증폭시켜 트랜지스터(Q3)의 이미터 단자에 입력신호로 인가한다.The amplifier U3 amplifies the voltage between the both ends of the sensing resistor RS1 to a predetermined level and applies it as an input signal to the emitter terminal of the transistor Q3.

이때, 변속제어장치의 PWM 신호가 제1인버터(U1)을 거치게 되면 위상이 반전되므로, PWM 신호의 폴링 에지(Falling Edge)에서 위상 반전된 신호에 의해 트랜지스터(Q3)가 턴 온 되므로, 컬렉터 단자를 통해 출력되는 전압은 저항(R7)을 통해 콘덴서(C1)에 충전되어 진다.At this time, since the phase is inverted when the PWM signal of the shift control device passes through the first inverter U1, the transistor Q3 is turned on by the signal inverted at the falling edge of the PWM signal. The voltage outputted through the capacitor R1 is charged in the capacitor C1 through the resistor R7.

또한, PWM 신호의 라이징 에지(Rising Edge)에서 위상 반전된 신호에 의해 트랜지스터(Q3)가 턴 오프되므로, 콘덴서(C1)에 충전된 전압은 방전되어 변속제어장치(A)측에 피드백 신호로 인가된다.In addition, since the transistor Q3 is turned off by the phase inverted signal at the rising edge of the PWM signal, the voltage charged in the capacitor C1 is discharged and applied to the shift control device A as a feedback signal. do.

이때, 상기 (가)와 같은 VFS 밸브 구동 전류는 (다)와 같은 피크 전류로 검출된다. At this time, the VFS valve driving current as (a) is detected as the peak current as (c).

따라서, 변속제어장치(A)에서는 인가되는 피드백 전류에 따라 검출되는 피크 전류에 따라 VFS 밸브(VFS V/V)에 공급되는 전류량을 제어하기 위하여 듀티량을 조정하게 된다.Accordingly, in the shift control apparatus A, the duty amount is adjusted to control the amount of current supplied to the VFS valve VFS V / V according to the peak current detected according to the feedback current applied.

상기와 같은 종래의 VFS 밸브 구동장치는 도 5의 (가)와 같이 배터리 전압이 낮아지거나 전압이 높아지는 전압 변동이 발생하는 경우 변속제어수단은 (나)와 같이 VFS 밸브(VFS V/V)구동에 일정한 평균전류를 유지시키기 위하여 트랜지스터(Q2)의 온 듀티를 줄이게 된다.In the conventional VFS valve driving apparatus as described above, when the voltage of the battery becomes low or the voltage increases as shown in FIG. 5A, the shift control means drives the VFS valve (VFS V / V) as shown in (B). The on duty of transistor Q2 is reduced to maintain a constant average current at.

이로 인하여 개괄적인 평균전류를 유지하기 위한 오픈 루프 제어가 일어나고, 이후 (다)와 같이 피드백 입력되는 샘플/홀드값을 적용하여 피드백 제어를 수행한다.As a result, open loop control occurs to maintain a general average current, and then the feedback control is performed by applying the feedback input sample / hold value as shown in (c).

결과적으로 변속제어장치는 출력 듀티를 낮추어 VFS 밸브(VFS V/V)의 구동 전류가 평균 전류량으로 근접하도록 하여 전압 변동에 따른 평균전류와 샘플/홀드 출력의 편차를 최소화하도록 하고 있다.As a result, the shift control device lowers the output duty so that the driving current of the VFS valve (VFS V / V) is close to the average current amount, thereby minimizing the deviation between the average current and the sample / hold output due to the voltage variation.

또한, 도 6의 (가)와 같이 듀티의 변동이 발생하는 경우 (나)와 같이 평균전류의 변동과 샘플/홀드값의 변동이 비례하지 않게 되므로, 변속제어장치에 피드백 검출되는 샘플/홀드값은 듀티값에 따라 높거나 낮은 값을 갖게 된다.In addition, when the variation of duty occurs as shown in FIG. 6A, the variation of the average current and the variation of the sample / hold value are not proportional to each other, as shown in (B). Has a high or low value depending on the duty value.

따라서, 변속제어장치에서는 각 듀티값에 따라서 샘플/홀드값을 평균전류에 유사하도록 보정하여야 하나, 이를 수행하지 않고 있어 VFS 밸브의 안정적인 제어가 이루어지지 못한다.Therefore, in the shift control apparatus, the sample / hold value should be corrected to be similar to the average current according to each duty value. However, since the shift control device is not performed, stable control of the VFS valve cannot be achieved.

상기한 종래의 자동 변속기에서 VFS 밸브 구동에 대한 피크 전류를 피드백 검출하기 위하여 샘플/홀드하는 경우 공급 전압의 변동이나 매우 낮은 전류를 제어할 경우 VFS 밸브에 공급되는 평균 전류보다 높은 값이 계측됨으로써, 전류 피드백이 비정상적으로 동작되고 결과적으로 VFS 밸브에 지정된 전류보다 낮은 전류가 흐르게 되는 문제점이 발생한다.In the conventional automatic transmission, a value higher than the average current supplied to the VFS valve is measured when the supply / voltage change or the very low current is controlled when the sample / hold is used for feedback detection of the peak current for driving the VFS valve. The problem arises that the current feedback operates abnormally, resulting in a current lower than the current specified for the VFS valve.

이러한 현상은 VFS 밸브에서는 유압이 낮아지게 되며, 이에 따라 변속시간이 길어지거나 변속 충격이 커지는 문제점을 발생시킨다. This phenomenon causes a low hydraulic pressure in the VFS valve, thereby causing a problem in that the shift time becomes longer or the shift shock becomes larger.

본 발명은 상기와 같은 문제점을 해결하기 위하여 발명한 것으로, 그 목적은 VFS 밸브 구동에 대한 피크 전류를 샘플/홀드하여 피드백 전류로 검출하는 경우 실질적으로 VFS 밸브에 흐르는 평균 전류와의 편차를 제거하기 위하여 VFS 밸브에 전류를 공급하려는 시점과 차단하려는 시점의 전류량을 계측하고, 이 두 개의 값을 평균하여 실제로 VFS 밸브에 공급하는 전류를 제어함으로써 공급 전압의 변동이나 매우 낮은 전류의 제어에도 편차 발생 없이 안정된 제어가 유지되도록 한 것이다.The present invention has been invented to solve the above problems, and its object is to sample / hold the peak current for driving the VFS valve and to substantially eliminate the deviation from the average current flowing through the VFS valve when detecting it as a feedback current. For this purpose, the amount of current at the point of supplying current to the VFS valve and the point of interruption is measured, and the two values are averaged to control the current actually supplied to the VFS valve so that there is no variation in supply voltage fluctuations or very low current control. Stable control is maintained.

상기와 같은 목적을 실현하기 위한 본 발명은 자동변속기의 VFS 밸브 구동장치에 있어서, 변속제어장치에서 출력되는 듀티 신호 위상을 반전시키는 제1반전수단과; 상기 위상 반전된 듀티 신호의 위상을 재반전시켜 원래의 위상으로 복원하는 제2반전수단과; 상기 제2반전수단의 출력신호에 의해 스위칭 되는 제1스위칭 수단과; 상기 제1스위칭 수단의 스위칭에 따라 연동하여 스위칭 되어 VFS 밸브 구동 전압의 공급 여부를 제어하는 제2스위칭 수단과; 상기 제2스위칭 수단의 출력단자에 연결되어 VFS 밸브의 구동 전류를 검출하는 전류 검출수단과; 상기 전류 검출수단의 양측 단자를 반전 단자 및 비반전 단자에 접속하여 검출되는 전류를 설정된 소정의 레벨로 증폭시켜 출력하는 차동 증폭수단을 포함하며, 상기 듀티 신호의 라이징 에지에 스위칭 온 되어 상기 차동 증폭수단의 출력을 홀드시키는 제3스위칭 수단과; 상기 듀티 신호의 폴링 에지에 스위칭 온 되어 상기 차동 증폭수단의 출력을 홀드시키는 제4스위칭 수단과; 상기 제3스위칭 수단이 오프되는 듀티 신호의 폴링 에지에서 출력되는 제1샘플/홀드 신호와 제4스위칭 수단이 오프되는 듀티 신호의 라이징 에지에서 출력되는 제2샘플/홀드 신호를 가산하여 평균화한 다음 변속제어수단측에 VFS 밸브 구동 전류에 대한 신호로 피드백 인가하는 가산 증폭수단을 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a VFS valve driving apparatus of an automatic transmission, comprising: first inverting means for inverting a duty signal phase output from a shift control apparatus; Second inverting means for reversing the phase of the phase inverted duty signal to restore the original phase; First switching means switched by an output signal of the second inverting means; Second switching means for switching in conjunction with the switching of the first switching means to control whether the VFS valve driving voltage is supplied; Current detecting means connected to an output terminal of the second switching means for detecting a driving current of the VFS valve; And differential amplifying means for amplifying and outputting current detected by connecting both terminals of the current detecting means to an inverting terminal and a non-inverting terminal to a predetermined predetermined level, and switching on the rising edge of the duty signal to perform the differential amplification. Third switching means for holding an output of the means; Fourth switching means for switching on the falling edge of said duty signal to hold an output of said differential amplifying means; The first sample / hold signal output from the falling edge of the duty signal of the third switching means is turned off and the second sample / hold signal output from the rising edge of the duty signal of the fourth switching means are added and averaged. And an add-amplifying means for feeding back a feedback signal to the VFS valve driving current on the shift control means side.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1에서 알 수 있는 바와 같이 본 발명에 따른 자동변속기의 VFS 밸브 구동장치는, 차속과 스로틀 밸브의 개도 및 각종 상태정보에 따라 설정되는 목표 변속단 계합을 위한 듀티 제어 신호를 출력하는 변속제어장치(A10)와, 상기 변속제어장치(A10)에서 VFS 밸브(VFS V/V)의 전류 구동을 위해 출력되는 듀티 신호의 위상을 반전시키는 제1인버터(U11)와, 상기 위상 반전된 PWM 듀티신호의 위상을 재반전시켜 원래의 위상으로 복원하는 제2인버터(U12)와, 상기 제2인버터(U12)에서 출력되어 베이스 단자에 인가되는 듀티 신호에 따라 온/오프 스위칭 되는 제1트랜지스터(Q11)와, 상기 제1트랜지스터(Q11)의 콜렉터 단자에 게이트 단자(G)가 연결되어 제1트랜지스터(Q11)의 온/오프 스위칭에 따라 연동 스위칭 하여 소오스(S) 단자에 다이오드(D11)를 통해 연결되어 있는 구동 전압(VIG)의 공급을 제어하는 제2트랜지스터(Q12)와, 상기 제2트랜지스터(Q12)의 드레인(D) 단자에 연결되어 VFS 밸브(VFS V/V)의 구동 전류를 검출하는 센싱 저항(RS11)과, 상기 센싱 저항(RS11)의 양측 단자를 저항(R14)(R15)과 저항(R16)을 통해 반전 단자 및 비반전 단자에 접속하여 검출되는 VFS 밸브(VFS V/V) 구동 전류를 설정된 소정의 레벨로 증폭시켜 출력하는 증폭기(U13)와, 상기 변속제어장치(A10)에서 출력되는 듀티 신호에 따라 스위칭 되며, 라이징 에지에서 저항(R13) 및 콘덴서(C12)를 통해 게이트 단자에 입력되는 신호에 의해 스위칭 온 되어 상기 증폭기(U13)의 출력이 저항(R18)과 콘덴서(C13)에 의해 샘플/홀드되도록 스위칭 하는 제3트랜지스터(Q13)와, 상기 변속제어장치(A10)에서 출력되는 듀티 신호에 따라 스위칭 되며, 폴링 에지에 스위칭 온되어 상기 증폭기(U13)의 출력이 저항(R19)과 콘덴서(C14)에 의해 샘플/홀드되도록 스위칭 하는 제4트랜지스터(Q14)와, 상기 저항(R18) 및 콘덴서(C13)에서 출력되는 라이징 에지시의 샘플/홀드 신호와 저항(R19) 및 콘덴서(C14)에서 출력되는 폴링 에지시의 신호를 비반전단자(+)의 입력으로 하고, 반전단자(-)에 피드백 저항(R21)과 그라운드 저항(R22)이 연결되어 기준 전압이 설정되어 듀티 신호의 폴링 에지 및 라이징 에지시의 구동 전류를 평균하여 변속제어장치(A10)측에 피드백 신호로 공급하는 제2증폭기(U14)로 구성된다.As can be seen in Figure 1 VFS valve driving apparatus of the automatic transmission according to the present invention, a shift control device for outputting a duty control signal for the target gear shift stage set according to the vehicle speed and the opening degree of the throttle valve and various status information (A10), the first inverter (U11) for inverting the phase of the duty signal output for the current drive of the VFS valve (VFS V / V) in the shift control device (A10), and the PWM inverted phase duty signal A second inverter U12 for reversing the phase of the signal and restoring the original phase, and a first transistor Q11 switched on / off according to a duty signal output from the second inverter U12 and applied to the base terminal. And, the gate terminal (G) is connected to the collector terminal of the first transistor (Q11) is interlocked switching according to the on / off switching of the first transistor (Q11) and connected to the source (S) terminal via the diode (D11). Drive before A sensing resistor RS11 connected to a second transistor Q12 for controlling supply of the VIG and a drain D terminal of the second transistor Q12 to detect a driving current of the VFS valve VFS V / V. And a VFS valve (VFS V / V) driving current detected by connecting both terminals of the sensing resistor RS11 to the inverting terminal and the non-inverting terminal through the resistors R14, R15, and R16. The amplifier U13 is amplified to a predetermined level and output, and is switched according to the duty signal output from the shift control device A10, and is input to the gate terminal through the resistor R13 and the capacitor C12 at the rising edge. A third transistor Q13 that is switched on by a signal to switch the output of the amplifier U13 to be sampled / held by the resistor R18 and the capacitor C13, and the duty output from the shift controller A10. Is switched according to the signal, and is switched on at the falling edge to A fourth transistor Q14 for switching the output to be sampled / holded by the resistor R19 and the capacitor C14, and a sample / hold signal and a resistor at the rising edge output from the resistor R18 and the capacitor C13. The signal at the falling edge output from (R19) and condenser (C14) is used as the input of the non-inverting terminal (+). This setting is made up of a second amplifier U14 which averages the driving currents at the falling edge and rising edge of the duty signal and supplies it as a feedback signal to the shift controller A10 side.

상기에서 제3트랜지스터(Q13)의 드레인 단자에 병렬 접속되는 콘덴서(C13)는 듀티 신호의 라이징 에지시에 센싱되는 VFS 밸브(VFS V/V) 구동 전류를 저장하여 홀드하고, 폴링 에지시에 샘플하며, 제4트랜지스터(Q31)(Q32)의 드레인 단자에 병렬로 접속되는 콘덴서(C14)는 듀티 신호의 폴링 에지시에 센싱되는 VFS 밸브(VFS V/V)의 구동 전류를 저장하여 홀드하고, 라이징 에지시에 샘플한다.The capacitor C13 connected in parallel to the drain terminal of the third transistor Q13 stores and holds a VFS valve (VFS V / V) driving current sensed at the rising edge of the duty signal, and samples at the falling edge. The capacitor C14 connected in parallel to the drain terminals of the fourth transistors Q31 and Q32 stores and holds the driving current of the VFS valve VFS V / V sensed at the falling edge of the duty signal. Sample at the rising edge.

상기한 구성 이외에 전류의 흐름을 조정하는 복수개의 저항(R11-R17)과 콘덴서(C11-C14)가 더 포함된다.In addition to the above configuration, a plurality of resistors R11-R17 and capacitors C11-C14 for adjusting the flow of current are further included.

상기에서 제2트랜지스터(Q12)는 P 채널 FET로 구성되고, 제3, 제4트랜지스터(Q13)(Q14)는 N 채널 접합 FET로 구성된다.The second transistor Q12 is configured as a P channel FET, and the third and fourth transistors Q13 and Q14 are configured as an N channel junction FET.

또한, 그라운드와 순방향으로 접속되는 다이오드(D12)의 출력단이 제2트랜지스터(Q12)의 드레인 단자와 접속되어 센싱 저항(RS11)의 선단에 구성한다.In addition, the output terminal of the diode D12 connected to the ground in the forward direction is connected to the drain terminal of the second transistor Q12 to constitute the front end of the sensing resistor RS11.

전술한 바와 같은 구성을 갖는 본 발명에서 샘플/홀드 동작을 통해 검출되는 VFS 밸브 구동 전류량에 따른 듀티 제어 동작은 다음과 같다.In the present invention having the configuration as described above, the duty control operation according to the VFS valve driving current amount detected through the sample / hold operation is as follows.

주행중에 검출되는 각종 차량 상태정보와 운전자의 주행 의지에 따라 설정되는 목표 변속단을 계합하기 위하여 변속제어장치(A10)는 VFS 밸브(VFS V/V) 구동을 위하여 도 2의 (가)와 같이 일정 주파수를 갖는 가변 듀티 신호를 출력한다.In order to engage various vehicle status information detected while driving and a target shift stage set according to the driver's willingness to drive, the shift control apparatus A10 performs driving of the VFS valve (VFS V / V) as shown in FIG. Outputs a variable duty signal with a constant frequency.

이때, 가변 듀티 신호가 '하이' 상태에서 제1,제2인버터(U11)(U12)에 의한 위상의 반전과 트랜지스터(Q11) 및 제2트랜지스터(Q12)의 스위칭에 의해 다이오드(D11)를 통해 공급되는 전원(VIG)이 드레인 단자에 연결되는 센싱 저항(RS11)을 통해 VFS 밸브(VFS V/V)에 공급된다.At this time, the variable duty signal is in the 'high' state through the diode D11 by reversing the phase by the first and second inverters U11 and U12 and switching the transistors Q11 and the second transistor Q12. The supplied power VIG is supplied to the VFS valve VFS V / V through the sensing resistor RS11 connected to the drain terminal.

이때, VFS 밸브(VFS V/V)의 구동에 따른 전류는 센싱 저항(RS)을 통해 흐르게 되므로, 센싱 저항(RS)의 양단간 전압은 저항(R14)(R15)(R16)을 거처 증폭기(U13)의 반전(-) 및 비반전(+) 단자에 입력되어 반전단자(-)에 저항(R17)으로 설정된 소정 레벨의 전압으로 증폭된 후 출력된다.At this time, since the current according to the driving of the VFS valve (VFS V / V) flows through the sensing resistor (RS), the voltage between the both ends of the sensing resistor (RS) passes through the resistors (R14) (R15) (R16) amplifier (U13) ) Is inputted to the inverting (-) and non-inverting (+) terminals, and amplified to the voltage of a predetermined level set by the resistor R17 to the inverting terminal (-) and then output.

또한, 듀티 신호의 '로우' 상태에서 그라운드측과 순방향으로 접속되어 있는 다이오드(D12)의 전압 레벨에 의해 제1,제2인버터(U11)(U12)에 의한 위상의 반전과 제1트랜지스터(Q11)의 스위칭에 따른 제2트랜지스터(Q12)의 스위칭은 오프 상태로 형성되며, VFS 밸브(VFS V/V)에 흐르는 전류는 서서히 감소되어 진다.In addition, inverting the phase by the first and second inverters U11 and U12 and the first transistor Q11 by the voltage level of the diode D12 connected to the ground side in the forward direction in the 'low' state of the duty signal. Switching of the second transistor Q12 in accordance with the switching of) is formed in the off state, the current flowing through the VFS valve (VFS V / V) is gradually reduced.

상기와 같이 증폭부(U13)에서 센싱 저항(RS)의 양단간 전압이 검출되어 출력되는 상태에서 변속제어장치(A10)에서 출력되는 듀티 신호가 폴링 에지인 상태에서 콘덴서(C11) 및 저항(R12)으로 이루어지는 미분기를 통해 제4트랜지스터(Q14)의 게이트 단자에 '하이' 상태의 신호가 인가되므로, 턴 온을 유지하게 된다.As described above, in the state in which the voltage between both ends of the sensing resistor RS is detected and output by the amplifier U13, the capacitor C11 and the resistor R12 in the state where the duty signal output from the shift controller A10 is the falling edge. Since the signal of the 'high' state is applied to the gate terminal of the fourth transistor Q14 through the differentiation consisting of, the turn-on is maintained.

이때, 제3트랜지스터(Q13)는 턴 오프의 상태를 유지하고 있으므로, 증폭기(U13)의 출력단 전압은 콘덴서(C14)에 충전되어 홀드 된다.At this time, since the third transistor Q13 maintains the turn-off state, the output terminal voltage of the amplifier U13 is charged and held in the capacitor C14.

또한, 상기 변속제어장치(A10)에서 출력되는 듀티 신호가 라이징 에지인 상태에서는 제1인버터(U11)의 선단에 접속되어 있는 저항(R13)과 콘덴서(C12)로 이루어지는 미분기를 통해 제3트랜지스터(Q13)의 게이트 단자에 '하이' 상태의 신호가 인가되므로, 턴 온 상태로 형성된다.In addition, when the duty signal output from the shift control apparatus A10 is a rising edge, the third transistor may be formed through a differentiation consisting of a resistor R13 and a capacitor C12 connected to the front end of the first inverter U11. Since the signal of the 'high' state is applied to the gate terminal of Q13), it is formed to be turned on.

이때, 상기한 바와 같이 제4트랜지스터(Q14)는 턴 오프의 상태를 유지하고 있으므로, 증폭기(U13)의 출력단 전압은 콘덴서(C13)에 충전되어 홀드 된다.At this time, since the fourth transistor Q14 maintains the turn-off state as described above, the output terminal voltage of the amplifier U13 is charged and held in the capacitor C13.

상기와 같이 듀티 신호의 폴링 에지에서 콘덴서(C14)에 충전된 홀드 전압은 듀티 신호의 라이징 에지에서 출력되어 증폭기(U14)에 인가되고, 듀티 신호의 라이징 에지에서 콘덴서(C13)에 충전된 홀드 전압은 폴링 에지에서 출력되어 가산 증폭기(U14)에 입력된다.As described above, the hold voltage charged to the capacitor C14 at the falling edge of the duty signal is output from the rising edge of the duty signal and applied to the amplifier U14, and the hold voltage charged to the capacitor C13 at the rising edge of the duty signal. Is output at the falling edge and input to adder U14.

이때, 홀드 전압의 출력은 도 2의 (다)와 같이 라이징 에지 및 폴링 에지에 따라 지연 시간이 형성된다.At this time, the output of the hold voltage is a delay time is formed according to the rising edge and the falling edge as shown in (c) of FIG.

상기와 같이 듀티 신호의 라이징 에지 및 폴링 에지에서 증폭기(U14)에 입력되는 VFS 밸브(VFS V/V) 구동 전류는 가산 증폭기(U14)에 의해 평균화된 다음 변속제어장치(A10)측에 피드백 전압으로 인가되어, VFS 밸브(VFS V/V)의 구동에 적용됨으로써 VFS 밸브의 빠른 응답성과 변속 쇼크가 발생되지 않은 안정된 동작이 수행된다.As described above, the VFS valve (VFS V / V) driving current input to the amplifier U14 at the rising edge and the falling edge of the duty signal is averaged by the adder amplifier U14, and then the feedback voltage to the shift control device A10 side. It is applied to the driving of the VFS valve (VFS V / V), thereby performing a stable operation that does not generate fast response and shift shock of the VFS valve.

상기에서 가산 증폭기(U14)의 출력단 전압 관계는 하기의 수학식 1과 같이 결정된다.The output terminal voltage relationship of the adder U14 is determined as shown in Equation 1 below.

R21 = R22 이고 R18 = R19 = R20/2의 관계가 성립되면,If R21 = R22 and R18 = R19 = R20 / 2, then

되어, Became,

가산기의 출력전압 가 된다.Output voltage of adder Becomes

상기한 바와 같이 변속제어장치에 VFS 밸브의 구동이 요구되는 실질적인 의사전류가 평균 전류로 피드백 입력됨으로써, VFS 밸브의 구동 전류 제어 듀티에 안정성이 유지된다.As described above, the substantial pseudo current required to drive the VFS valve to the shift control device is fed back as the average current, thereby maintaining stability in the drive current control duty of the VFS valve.

이상에서 설명한 바와 같이 본 발명은 VFS 밸브의 구동 전류를 제어함에 있어, 전압 변동이나 듀티 변동에 따르는 피크 전류의 변동으로 인한 오차를 배제시켜 보다 정확한 제어를 빠른 시간에 수행함으로써, 신속단 변속 응답성이 제공되며, 안정된 전류의 제어에 의해 변속 쇼크 발생이 배제된다. As described above, in controlling the driving current of the VFS valve, the present invention provides a quick-speed shift responsiveness by excluding an error due to a change in peak current due to voltage fluctuation or duty fluctuation and performing more accurate control in a short time. Is provided, and shift shock generation is eliminated by the control of a stable current.

도 1은 본 발명에 따른 자동 변속기의 VFS 밸브 구동장치에 대한 구성도.1 is a block diagram of a VFS valve driving apparatus of an automatic transmission according to the present invention.

도 2는 본 발명에 따른 자동 변속기의 VFS 밸브 구동장치에서 각 부분에서 검출되는 시그널 파형도.Figure 2 is a signal waveform diagram detected in each part in the VFS valve drive of the automatic transmission according to the present invention.

도 3은 종래의 자동 변속기에서 VFS 밸브 구동장치에 대한 구성도.3 is a configuration diagram for a VFS valve drive device in a conventional automatic transmission.

도 4는 종래 자동 변속기의 VFS 밸브 구동장치에서 제어 시그널과 각 부분에서 검출되는 시그널 파형도.4 is a signal waveform diagram detected in each part and the control signal in the VFS valve drive of the conventional automatic transmission.

도 5는 종래 자동 변속기의 VFS 밸브 구동장치에서 전압 변동에 따른 평균 전류와 샘플/홀드 출력의 관계를 도시한 파형도.5 is a waveform diagram showing the relationship between the average current and the sample / hold output according to the voltage change in the VFS valve drive of the conventional automatic transmission.

도 6은 종래 자동 변속기의 VFS 밸브 구동장치에서 듀티 변동에 따른 평균전류와 샘플/홀드 출력의 관계를 도시한 파형도.Figure 6 is a waveform diagram showing the relationship between the average current and the sample / hold output according to the duty change in the VFS valve drive of the conventional automatic transmission.

Claims

In the VFS valve drive of the automatic transmission,

First inverting means for inverting the duty signal phase output from the shift control apparatus;

Second inverting means for reversing the phase of the phase inverted duty signal to restore the original phase;

First switching means switched by an output signal of the second inverting means;

Second switching means for switching in conjunction with the switching of the first switching means to control whether the VFS valve driving voltage is supplied;

Current detecting means connected to an output terminal of the second switching means for detecting a driving current of the VFS valve;

And differential amplifying means for connecting both terminals of the current detecting means to the inverting terminal and the non-inverting terminal to amplify and output the detected current to a predetermined predetermined level.

Third switching means for switching on the rising edge of the duty signal to hold the output of the differential amplifying means;

Fourth switching means for switching on the falling edge of said duty signal to hold an output of said differential amplifying means;

The first sample / hold signal output from the falling edge of the duty signal of the third switching means is turned off and the second sample / hold signal output from the rising edge of the duty signal of the fourth switching means are added and averaged. A V S valve driving apparatus of an automatic transmission, characterized in that it comprises an addition amplifying means for feeding back to the transmission control means as a signal for the VFS valve driving current.

The method of claim 1,

And the third switching means is connected to the distal end of the first inverting means and is switched by a duty signal applied through a differentiator consisting of a resistor and a condenser.

The method of claim 1,

And the fourth switching means is connected to an output terminal of the first inverting means, and is switched by a duty signal applied through a differentiator consisting of a resistor and a condenser.

The method of claim 1,

And the third switching means is switched on in synchronization with the rising edge of the duty signal, and the fourth switching means is switched on in synchronization with the falling edge of the duty signal.

The method of claim 1,

The first and second sample / hold means comprising a capacitor and a resistor are included in the output terminals of the third and fourth switching means, and hold the driving voltage of the VFS valve at the time of switching on, and hold the driving voltage at the time of switching off. V F valve drive of the automatic transmission, characterized in that for outputting the sample.

The method of claim 1,

The shift control apparatus performs a duty correction control by determining a VFS current supply time and a supply current interruption time according to a feedback signal of the VFS valve averaged and applied by the addition amplifying means. Drive system.