KR100476051B1 - A method for manufacturing thin film transistor liquid crystal display - Google Patents
A method for manufacturing thin film transistor liquid crystal display Download PDFInfo
- Publication number
- KR100476051B1 KR100476051B1 KR10-2001-0054515A KR20010054515A KR100476051B1 KR 100476051 B1 KR100476051 B1 KR 100476051B1 KR 20010054515 A KR20010054515 A KR 20010054515A KR 100476051 B1 KR100476051 B1 KR 100476051B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- mask
- source
- etching
- liquid crystal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 공정단계를 감소시키며 공정을 단순화시킬 수 있는 박막트랜지스터 액정표시소자의 제조방법에 관한 것으로, 절연 기판상에 제 1 마스크를 이용하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함한 전면에 게이트 절연막, 활성층, 채널층, 소오스/드레인 전극용 금속층을 차례로 증착하는 단계와, 상기 소오스/드레인 전극용 금속층과 채널층을 제 2 마스크를 이용하여 식각하는 단계와, 상기 결과물 상부에 보호층을 증착하고, 제 3 마스크를 이용하여 상기 보호층, 활성층, 게이트 절연막을 선택적으로 식각하는 단계와, 상기 보호층 상부 및 상기 소오스/드레인 전극용 금속층과 연결되도록 제 4 마스크를 이용하여 화소전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.The present invention relates to a method of manufacturing a thin film transistor liquid crystal display device which can reduce the process step and simplify the process, the method comprising the steps of forming a gate electrode on the insulating substrate using a first mask, and the front surface including the gate electrode Depositing a gate insulating film, an active layer, a channel layer, and a metal layer for a source / drain electrode, and etching the source / drain electrode metal layer and a channel layer with a second mask, and a protective layer on the resultant layer. Depositing and selectively etching the passivation layer, the active layer and the gate insulating layer using a third mask, and using the fourth mask to connect the upper portion of the passivation layer and the metal layer for the source / drain electrodes. Characterized in that it comprises a step of forming.
Description
본 발명은 박막트랜지스터 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는 공정단계를 줄여 공정을 단순화시킬 수 있는 박막트랜지스터 액정표시소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a thin film transistor liquid crystal display device, and more particularly, to a method of manufacturing a thin film transistor liquid crystal display device which can simplify the process by reducing the process step.
일반적으로 평판표시장치(Flat Panel Display)의 일종인 LCD(Liquid Crystal Display)는 액체의 유동성과 결정의 광학적 성질을 겸비하는 액정에 전계를 인가하여 광학적 이방성을 변화시켜 얻어지는 명암의 차이로 화상을 얻는 장치이다. In general, liquid crystal displays (LCDs), which are a type of flat panel display, obtain an image with a difference in contrast obtained by changing an optical anisotropy by applying an electric field to a liquid crystal having both liquidity and optical properties of a crystal. Device.
그리고 사용되는 액정의 종류에 따라 TN(Twisted Nematic), STN(Super TN), 강유전성(Ferro electric) LCD 등으로 나누어지고, 화소의 스위칭 소자인 TFT를 각 화소마다 내장하는 TFT LCD 등이 사용되고 있다.According to the type of liquid crystal used, TN (Twisted Nematic), STN (Super TN), Ferroelectric (LCD), etc. are divided into TFT LCDs, etc., in which TFTs, which are switching elements of pixels, are incorporated for each pixel.
또한, 화면을 수만에서 수십만개로 분할하여 각 화소에 구동소자를 제작하고 스위칭 특성을 이용하여 화소의 동작을 제어하는 방식의 AMLCD 등이 사용되고 있다.In addition, AMLCD and the like are used in which a driving device is manufactured for each pixel by dividing the screen into tens of thousands and hundreds of thousands, and the operation of the pixel is controlled using switching characteristics.
이러한 LCD는 종래 음극선관(Cathode Ray Tube)에 비해 소비전력이 낮고, 경박단소화가 용이하며 칼라화, 대형화 및 고정세화가 가능하여 차츰 사용 범위가 넓어지고 있으며, 최근에는 액정의 응답속도가 빠르고 고화질화에 유리한 TFT-LCD가 주목받고 있다.These LCDs have lower power consumption, easier light weight and shorter size than conventional cathode ray tubes, and can be used in color, large size, and high resolution, and are gradually expanding their range of use. Advantageous TFT-LCDs have attracted attention.
이하, 종래의 박막트랜지스터 액정표시장치의 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, a manufacturing method of a conventional thin film transistor liquid crystal display device will be described with reference to the accompanying drawings.
도 1a 내지 도 1d는 종래의 5 마스크를 이용한 박막트랜지스터 액정표시장치의 제조방법을 나타낸 공정 단면도이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a thin film transistor liquid crystal display using a conventional five mask.
도 1a에 도시한 바와 같이 절연기판 즉, 유리기판(11)상에 게이트용 금속막을 증착하고, 제 1 마스크를 이용한 식각 공정으로 상기 게이트용 금속막을 패터닝하여 게이트 전극(12)을 형성한다.As shown in FIG. 1A, a gate metal film is deposited on an insulating substrate, that is, a glass substrate 11, and the gate metal film is patterned by an etching process using a first mask to form a gate electrode 12.
이어, 상기 게이트 전극(12)을 포함한 기판(11) 전면에 게이트 절연막(13)을 형성한다.Subsequently, a gate insulating layer 13 is formed on the entire surface of the substrate 11 including the gate electrode 12.
도 1b에 도시한 바와 같이 상기 게이트 절연막(13)상에 도핑되지 않는 비정질 실리콘(이하, a-Si층이라 칭함)을 증착하고, 제 2 마스크를 이용한 식각 공정으로 상기 a-Si층을 선택적으로 식각하여 활성층(14)을 형성한다.As shown in FIG. 1B, undoped amorphous silicon (hereinafter, referred to as an a-Si layer) is deposited on the gate insulating layer 13, and the a-Si layer is selectively selected by an etching process using a second mask. Etching is performed to form the active layer 14.
도 1c에 도시한 바와 같이 상기 활성층(14)을 포함한 게이트 절연막(13)상에 채널층을 형성하기 위한 도핑된 비정질실리콘층(이하, n+ a-Si층이라 칭함)과, 소오스/드레인 전극을 형성하기 위한 금속막을 차례로 형성하고, 제 3 마스크를 이용하여 상기 금속막과 n+ a-Si층을 연속적으로 식각하여 소오스/드레인 전극(16) 및 채널층(15)을 형성한다.As shown in FIG. 1C, a doped amorphous silicon layer (hereinafter referred to as an n + a-Si layer) and a source / drain electrode for forming a channel layer on the gate insulating layer 13 including the active layer 14. The metal film for forming the metal film is sequentially formed, and the source / drain electrode 16 and the channel layer 15 are formed by successively etching the metal film and the n + a-Si layer using a third mask.
도 1d에 도시한 바와 같이 상기 소오스/드레인 전극(16)상을 포함한 기판(11) 전면에 보호막(17)을 형성하고, 제 4 마스크를 이용하여 상기 소오스/드레인 전극(16)중 어느 하나가 노출되도록 콘택홀을 형성한다.As shown in FIG. 1D, the passivation layer 17 is formed on the entire surface of the substrate 11 including the source / drain electrodes 16, and any one of the source / drain electrodes 16 is formed using a fourth mask. A contact hole is formed to be exposed.
그리고 상기 보호막(17)상에 투명 금속막 예컨대, ITO 금속막을 증착하고 제 5 마스크를 이용하여 상기 ITO 금속막을 선택적으로 제거하여 상기 소오스/드레인 전극(16)중 어느 하나와 콘택되는 화소전극(18)을 형성한다.In addition, a pixel electrode 18 in contact with any one of the source / drain electrodes 16 is formed by depositing a transparent metal film, for example, an ITO metal film on the passivation layer 17 and selectively removing the ITO metal film using a fifth mask. ).
도 2a 내지 도 2e는 종래의 4 마스크 이용한 이용한 박막트랜지스터 액정표시장치의 제조방법을 나타낸 공정 단면도이다.2A to 2E are cross-sectional views illustrating a method of manufacturing a thin film transistor liquid crystal display using four conventional masks.
도 2a에 도시한 바와 같이 절연기판 예컨대 유리기판(21)상에 게이트용 금속막을 증착하고, 상기 게이트용 금속막에 제 1 마스크을 이용한 식각 공정으로 상기 유리기판(21)상에 게이트 전극(22)을 형성한다.As shown in FIG. 2A, a gate metal film is deposited on an insulating substrate such as a glass substrate 21, and the gate electrode 22 is formed on the glass substrate 21 by an etching process using a first mask. To form.
이어, 상기 게이트 전극(22)을 포함한 기판(21) 전면에 게이트 절연막(23)을 형성하고, 상기 게이트 절연막(23)상에 도핑되지 않는 비정질 실리콘 재질의 활성층(24), 도핑된 비정질 실리콘 재질의 n+ 채널층(25) 그리고 소오스/드레인 전극용 금속층(26)을 차례로 증착한다.Subsequently, a gate insulating film 23 is formed on the entire surface of the substrate 21 including the gate electrode 22, and an active layer 24 of an amorphous silicon material, which is not doped, is doped with an amorphous silicon material. N + channel layer 25 and the metal layer 26 for the source / drain electrodes are deposited in this order.
그리고 상기 소오스/드레인 전극용 금속층(26)상에 그레이-톤 포토레지스트 (27)를 증착하고 노광 및 현상공정을 실시하여 그레이-톤 포토레지스트(27)를 패터닝한다.The gray-tone photoresist 27 is deposited on the source / drain electrode metal layer 26 and subjected to an exposure and development process to pattern the gray-tone photoresist 27.
도 2b에 도시한 바와 같이 상기 패터닝된 그레이-톤 포토레지스트(27)를 제 2 마스크로 이용하여 소오스/드레인 전극용 금속층(26)을 식각한 후, 상기 활성층(24)과 n+ 채널층(25)을 식각한다.As shown in FIG. 2B, the metal layer 26 for source / drain electrodes is etched using the patterned gray-tone photoresist 27 as a second mask, and then the active layer 24 and the n + channel layer ( Etch 25).
도 2c에 도시한 바와 같이 상기 소오스/드레인 전극용 금속층(26)이 노출되도록 상기 패터닝된 그레이-톤 포토레지스트(27)에 에싱(Ashing) 공정을 실시한다.As shown in FIG. 2C, an ashing process is performed on the patterned gray-tone photoresist 27 so that the source / drain electrode metal layer 26 is exposed.
도 2d에 도시한 바와 같이 상기 에싱된 그레이-톤 포토레지스트(27)를 마스크로 이용하여 상기 소오스/드레인 전극용 금속층(26)을 식각한 후, n+ 채널층(25)을 식각한다.As illustrated in FIG. 2D, the source / drain electrode metal layer 26 is etched using the ashed gray-tone photoresist 27 as a mask, and then the n + channel layer 25 is etched.
도 2e에 도시한 바와 같이 상기 에칭된 그레이-톤 포토레지스트(27)를 제거한 후, 상기 소오스/드레인 전극용 금속층(26)을 포함한 기판(21) 전면에 보호막(28)을 형성하고, 제 3 마스크를 이용하여 상기 소오스/드레인 전극용 금속층(26)중 어느 한측이 노출되도록 콘택홀을 형성한다.After removing the etched gray-tone photoresist 27 as shown in FIG. 2E, a protective film 28 is formed on the entire surface of the substrate 21 including the metal layer 26 for the source / drain electrodes. A contact hole is formed using a mask so that any one side of the source / drain electrode metal layer 26 is exposed.
그리고 상기 콘택홀을 포함한 보호막(28)상에 ITO 물질(29)을 증착하고, 제 4 마스크를 이용하여 상기 콘택홀을 통하여 소오스/드레인 전극용 금속층(26)과 접촉되는 화소전극(29a)을 형성한다.The ITO material 29 is deposited on the passivation layer 28 including the contact hole, and the pixel electrode 29a is contacted with the source / drain electrode metal layer 26 through the contact hole using a fourth mask. Form.
그러나 상기와 같은 종래의 박막트랜지스터 액정표시장치의 제조방법에 있어서는 다음과 같은 문제점이 있다.However, the conventional method of manufacturing the thin film transistor liquid crystal display device has the following problems.
종래기술에 있어서는, 게이트 전극, 활성층, 소오스/드레인 전극, 화소전극 그리고 소오스/드레인 전극과 화소전극을 접속시키기 위한 콘택을 형성하기 위해 적어도 5개의 마스크를 가지고 5번의 사진 식각 공정을 진행하여야 한다.In the prior art, five photolithography processes must be performed with at least five masks to form a gate electrode, an active layer, a source / drain electrode, a pixel electrode, and a contact for connecting the source / drain electrode and the pixel electrode.
이 경우에, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서 공정에 적용되는 마스크 수가 증대되면 박막트랜지스터 액정표시장치를 제조하는 비용이 이에 비례하여 상승한다.In this case, the mask designed to form the pattern is very expensive, and as the number of masks applied to the process increases, the cost of manufacturing the thin film transistor liquid crystal display increases proportionally.
그리고, 5개의 마스크를 가지고 5번의 사진 식각 공정이 진행되므로 장비간 잦은 이동에 의한 공정시간 증가 등으로 공정이 매우 복잡하다. In addition, since five photo etching processes are performed using five masks, the process is very complicated due to an increase in processing time due to frequent movement between equipment.
이를 해결하기 위해 그레이-톤 마스크를 이용한 4 마스크 공정을 이용하지만 이는 포토레지스트 에싱공정과 소오스/드레인 전극을 2번 식각하는 새로운 공정이 추가되므로 5 마스크 공정에 비해 공정수는 결코 감소하지 않는다.In order to solve this problem, a four-mask process using a gray-tone mask is used. However, the process number is never reduced compared to the five-mask process because a photoresist ashing process and a new process of etching the source / drain electrodes twice are added.
또한, 그레이-톤 마스크를 이용할 경우 채널쪽의 소오스/드레인 전극을 식각해야 하므로 총 두번의 소오스/드레인 식각공정이 필요한데, 이는 소오스/드레인 전극이 과도하게 오버 식각되어 소오스/드레인 단선이 자주 발생하는 문제점이 있다.In addition, when the gray-tone mask is used, the source / drain electrodes on the channel side must be etched, so a total of two source / drain etching processes are required. There is a problem.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로, 새로운 공정을 추가시키지 않고 4번의 식각 공정을 진행하여 공정을 단순화하고, 비용을 절감시킬 수 있는 박막트랜지스터 액정표시장치의 제조방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned problems of the prior art, a method of manufacturing a thin film transistor liquid crystal display device which can simplify the process and reduce the cost by performing four etching processes without adding a new process. The purpose is to provide.
상기 목적을 달성하기 위한 본 발명의 박막트랜지스터 액정표시장치의 제조방법은, 절연 기판상에 제 1 마스크를 이용하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함한 전면에 게이트 절연막, 활성층, 채널층, 소오스/드레인 전극용 금속층을 차례로 증착하는 단계와, 상기 소오스/드레인 전극용 금속층과 채널층을 제 2 마스크를 이용하여 식각하는 단계와, 상기 결과물 상부에 보호층을 증착하고, 제 3 마스크를 이용하여 상기 보호층, 활성층, 게이트 절연막을 선택적으로 식각하는 단계와, 상기 보호층 상부 및 상기 소오스/드레인 전극용 금속층과 연결되도록 제 4 마스크를 이용하여 화소전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 것이 바람직하다.According to an aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device, including forming a gate electrode on a dielectric substrate using a first mask, and including a gate insulating film, an active layer, and a channel on the entire surface including the gate electrode. Depositing a layer and a source / drain electrode metal layer in sequence, etching the source / drain electrode metal layer and a channel layer using a second mask, depositing a protective layer on the resultant, and forming a third mask Selectively etching the passivation layer, the active layer, and the gate insulating layer by using a semiconductor layer, and forming a pixel electrode using a fourth mask so as to be connected to an upper portion of the passivation layer and the metal layer for the source / drain electrodes. It is preferable to characterize.
또한, 상기 제 2 마스크를 이용한 식각공정시 상기 활성층 내부 일정 두께까지만 식각하는 것을 특징으로 하는 것이 바람직하다.In addition, the etching process using the second mask is preferably characterized in that the etching up to a predetermined thickness inside the active layer.
그리고, 상기 제 3 마스크를 이용한 식각공정시 습식식각, 건식식각 중 어느 하나를 이용하는 것을 특징으로 하는 것이 바람직하다.And, during the etching process using the third mask, it is preferable to use any one of wet etching, dry etching.
더우기, 상기 소오스/드레인 전극용 금속층은 Mo, MoW, Mo/Al/Mo, Mo/AlNd/ Mo, Cr, Cr/AlNd, Cr/Al 중 어느 하나인 것을 특징으로 하는 것이 바람직하다.Moreover, the source / drain electrode metal layer is preferably any one of Mo, MoW, Mo / Al / Mo, Mo / AlNd / Mo, Cr, Cr / AlNd, Cr / Al.
이하, 본 발명에 따른 박막트랜지스터 액정표시장치의 제조방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, a method of manufacturing a thin film transistor liquid crystal display device according to the present invention will be described in detail with reference to the accompanying drawings.
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 박막트랜지스터 액정표시장의 제조방법을 나타낸 공정 단면도이다.3A to 3D are cross-sectional views illustrating a method of manufacturing a thin film transistor liquid crystal display according to an exemplary embodiment of the present invention.
본 발명의 일실시예에 따른 박막트랜지스터 액정표시장치의 제조방법은, 도 3a에 도시한 바와 같이, 절연기판 예컨대 유리기판(100)상에 게이트용 금속막을 증착하고, 상기 게이트용 금속막에 제 1 마스크을 이용한 식각 공정으로 상기 유리기판(100)상에 게이트 전극(101)을 형성한다.In the method of manufacturing a thin film transistor liquid crystal display device according to an exemplary embodiment of the present invention, as shown in FIG. 3A, a gate metal film is deposited on an insulating substrate, for example, a glass substrate 100, and the gate metal film is deposited on the gate metal film. The gate electrode 101 is formed on the glass substrate 100 by an etching process using a mask.
이어서, 상기 게이트 전극(101)을 포함한 기판(100) 전면에 게이트 절연막 (102)을 형성하고, 상기 게이트 절연막(102)상에 도핑되지 않는 비정질 실리콘층 (이하, a-Si층이라 칭함)과 (103), 도핑된 비정질 실리콘층(이하, n+ a-Si층이라 칭함)(104) 그리고 소오스/드레인 전극용 금속층(105)을 차례로 증착한다. 이때, 상기 소오스/드레인 전극용 금속층(105)은 Mo, MoW, Mo/Al/Mo, Mo/AlNd/Mo, Cr, Cr/AlNd, Cr/Al 중 어느 하나을 사용한다.Subsequently, a gate insulating film 102 is formed on the entire surface of the substrate 100 including the gate electrode 101, and an undoped amorphous silicon layer (hereinafter referred to as an a-Si layer) is formed on the gate insulating film 102. (103), a doped amorphous silicon layer (hereinafter referred to as n + a-Si layer) 104, and a metal layer 105 for source / drain electrodes are sequentially deposited. In this case, the source / drain electrode metal layer 105 may use any one of Mo, MoW, Mo / Al / Mo, Mo / AlNd / Mo, Cr, Cr / AlNd, and Cr / Al.
그다음, 도 3b에 도시한 바와 같이, 상기 소오스/드레인 전극용 금속층(105)에 제 2 마스크을 이용한 식각 공정으로 상기 소오스/드레인 전극용 금속층(105)과 n+ a-Si층(104)을 연속적으로 식각하여 소오스/드레인 전극(105a) 및 채널층(104a)을 형성한다. 이때, 상기 n+ a-Si층(104) 식각은 소오스와 드레인 전극(105a) 사이에 채널층(105a)을 형성하기 위한 것으로, 상기 a-Si층(103) 내부 일정 두께까지만 식각한다.Next, as shown in FIG. 3B, the source / drain electrode metal layer 105 and the n + a-Si layer 104 are successively etched using an etching process using a second mask in the source / drain electrode metal layer 105. Etching to form a source / drain electrode 105a and a channel layer 104a. In this case, the n + a-Si layer 104 is etched to form the channel layer 105a between the source and drain electrodes 105a, and is etched only up to a predetermined thickness inside the a-Si layer 103.
이어서, 도 3c에 도시한 바와 같이, 상기 결과물 상부에 보호층(106)을 증착하고, 제 3 마스크을 이용한 식각 공정으로 상기 채널층(104a)을 보호하기 위해 상기 채널층(104a) 이외의 부분에 남아있는 상기 a-Si층(103)을 식각하여 활성층(103a)을 형성함과 동시에 상기 게이트 절연막(102) 그리고 보호층(106)을 동시에 식각한다.Subsequently, as shown in FIG. 3C, a protective layer 106 is deposited on the resultant layer, and a portion other than the channel layer 104a is protected to protect the channel layer 104a by an etching process using a third mask. The remaining a-Si layer 103 is etched to form an active layer 103a, and the gate insulating layer 102 and the protective layer 106 are simultaneously etched.
즉, 상기 a-Si층(103)이 채널층(104a) 이외의 부분에 남아있을 경우 액정표시장치의 투과율을 저하시키므로 상기 채널층(104a) 이외의 부분에 남아있는 a-Si층(103)을 식각한다. That is, when the a-Si layer 103 remains in a portion other than the channel layer 104a, the transmittance of the liquid crystal display is lowered, so the a-Si layer 103 remaining in the portion other than the channel layer 104a is reduced. Etch
그리고, 상기 a-Si층(103), 게이트 절연막(102) 그리고 보호층(106) 식각시 건식 또는 습식식각을 이용한다.In addition, dry or wet etching is used to etch the a-Si layer 103, the gate insulating layer 102, and the protective layer 106.
그다음, 도 3d에 도시한 바와 같이, 상기 보호막(106)상에 투명 금속막 예컨대, ITO 금속막을 증착하고 제 4 마스크를 이용하여 상기 ITO 금속막을 선택적으로 식각하여 상기 소오스/드레인 전극(105a)중 어느 하나와 콘택되는 화소전극(107)을 형성한다. 이때, 상기 ITO 식각시 식각물질에 의해 상기 소오스/드레인 전극(105a)이 손상을 입을 수 있기 때문에 상기 보호층(106) 상부에 걸치도록 화소전극(107)을 형성한다.3D, a transparent metal film, for example, an ITO metal film is deposited on the passivation layer 106, and selectively etched the ITO metal film using a fourth mask to form a portion of the source / drain electrode 105a. The pixel electrode 107 in contact with either one is formed. In this case, since the source / drain electrode 105a may be damaged by the etching material during the ITO etching, the pixel electrode 107 is formed to cover the upper portion of the protective layer 106.
이상에서 설명한 바와 같이, 본 발명의 박막트랜지스터 액정표시장치의 제조방법에 의하면, 4개의 마스크를 이용하여 식각 공정을 진행하므로 5개의 마스크를 이용하는 종래와 비교해 볼때 제조비용을 줄일 수 있어 공정을 단순화할 수 있다.As described above, according to the manufacturing method of the thin film transistor liquid crystal display of the present invention, since the etching process is performed using four masks, the manufacturing cost can be reduced compared to the conventional method using five masks, thereby simplifying the process. Can be.
또한, 그레이-톤 마스크를 이용한 4 마스크 공정에 비해 포토레지스트 에싱 공정과 소오스/드레인 전극의 2번의 식각 공정을 불필요 하므로 새로운 공정을 줄일 수 있다.In addition, since the photoresist ashing process and the second etching process of the source / drain electrodes are unnecessary as compared to the four mask process using the gray-tone mask, the new process can be reduced.
그리고, 그레이-톤 마스크를 이용한 4 마스크 공정의 경우 총 두번의 소오스/드레인 식각공정으로 인해 소오스/드레인 전극이 과도하게 오버 식각되어 소오스/드레인 단선이 자주 발생하는데, 본 발명은 소오스/드레인 전극 식각 공정을 한번나 진행하므로 소오스/드레인 전극 라인을 보호할 수 있다.In the case of a four mask process using a gray-tone mask, the source / drain electrodes are excessively over-etched due to a total of two source / drain etching processes, so that source / drain disconnection frequently occurs. The process can be performed only once to protect the source / drain electrode lines.
도 1a 내지 도 1d는 종래의 5 마스크를 이용한 박막트랜지스터 액정표시장치의 제조방법을 나타낸 공정 단면도1A to 1D are cross-sectional views illustrating a method of manufacturing a thin film transistor liquid crystal display using a conventional five mask.
도 2a 내지 도 2e는 종래의 4 마스크 이용한 이용한 박막트랜지스터 액정표시장치의 제조방법을 나타낸 공정 단면도2A to 2E are cross-sectional views illustrating a method of manufacturing a thin film transistor liquid crystal display using four conventional masks.
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 박막트랜지스터 액정표시장의 제조방법을 나타낸 공정 단면도3A through 3D are cross-sectional views illustrating a method of manufacturing a thin film transistor liquid crystal display according to an exemplary embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : 유리기판 101 : 게이트 전극100: glass substrate 101: gate electrode
102 : 게이트 절연막 103 : a-Si층102 gate insulating film 103 a-Si layer
103a : 활성층 104 : n+ a-Si층103a: active layer 104: n + a-Si layer
104a : 채널층 105 : 소오스/드레인 전극용 금속층104a: channel layer 105: metal layer for source / drain electrodes
105a : 소오스/드레인 전극 106 : 보호층105a: source / drain electrode 106: protective layer
107 : 화소전극107: pixel electrode
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0054515A KR100476051B1 (en) | 2001-09-05 | 2001-09-05 | A method for manufacturing thin film transistor liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0054515A KR100476051B1 (en) | 2001-09-05 | 2001-09-05 | A method for manufacturing thin film transistor liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030021377A KR20030021377A (en) | 2003-03-15 |
KR100476051B1 true KR100476051B1 (en) | 2005-03-10 |
Family
ID=27722632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0054515A KR100476051B1 (en) | 2001-09-05 | 2001-09-05 | A method for manufacturing thin film transistor liquid crystal display |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100476051B1 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970077369A (en) * | 1996-05-16 | 1997-12-12 | 김광호 | Manufacturing method of thin film transistor |
KR20000003173A (en) * | 1998-06-26 | 2000-01-15 | 김영환 | Method of forming tft(thin film transistor) lcd(liquid crystal display) |
KR20000014531A (en) * | 1998-08-21 | 2000-03-15 | 윤종용 | Method for manufacturing a lcd with an in-plane switching type |
KR20000019504A (en) * | 1998-09-11 | 2000-04-15 | 구본준, 론 위라하디락사 | Method for manufacturing lcd |
KR20010026624A (en) * | 1999-09-08 | 2001-04-06 | 구본준 | The method for fabricating liquid crystal display using four masks and the liquid crystal display thereof |
KR20010038386A (en) * | 1999-10-25 | 2001-05-15 | 구본준 | Liquid crystal display and method for fabricating the same |
-
2001
- 2001-09-05 KR KR10-2001-0054515A patent/KR100476051B1/en active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970077369A (en) * | 1996-05-16 | 1997-12-12 | 김광호 | Manufacturing method of thin film transistor |
KR20000003173A (en) * | 1998-06-26 | 2000-01-15 | 김영환 | Method of forming tft(thin film transistor) lcd(liquid crystal display) |
KR20000014531A (en) * | 1998-08-21 | 2000-03-15 | 윤종용 | Method for manufacturing a lcd with an in-plane switching type |
KR20000019504A (en) * | 1998-09-11 | 2000-04-15 | 구본준, 론 위라하디락사 | Method for manufacturing lcd |
KR20010026624A (en) * | 1999-09-08 | 2001-04-06 | 구본준 | The method for fabricating liquid crystal display using four masks and the liquid crystal display thereof |
KR20010038386A (en) * | 1999-10-25 | 2001-05-15 | 구본준 | Liquid crystal display and method for fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
KR20030021377A (en) | 2003-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8927993B2 (en) | Array substrate for fringe field switching mode liquid crystal display and method of manufacturing the same | |
US8553164B2 (en) | Liquid crystal display device with shield lines on data lines and thin film transistor components | |
US8183070B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
US5917564A (en) | Methods of forming active matrix display devices with reduced susceptibility to image-sticking and devices formed thereby | |
US8836901B2 (en) | Substrate for liquid crystal display device including peripheral lines having openings and fabricating method thereof | |
KR100494703B1 (en) | A method for manufacturing of thin film transistor liquid crystal display | |
KR20020074702A (en) | Liquid crystal display device and fabricating method thereof | |
KR100870522B1 (en) | Liquid Crystal Display Device and Method of Fabricating The same | |
KR20040031370A (en) | Liquid Crystal Display Panel And Fabricating Method Thereof | |
US6521491B2 (en) | Method for fabricating thin film transistor-liquid crystal display | |
KR100482471B1 (en) | Method for manufacturing of active matrix liquid crystal display | |
US8435722B2 (en) | Method for fabricating liquid crystal display device | |
KR100476051B1 (en) | A method for manufacturing thin film transistor liquid crystal display | |
KR100507283B1 (en) | A method for manufacturing of thin film transistor liquid crystal display | |
KR100603852B1 (en) | Method for manufacturing liquid crystal display device using diffraction exposure technique | |
KR100870659B1 (en) | A method of liquid crystal display device | |
KR100527086B1 (en) | Method for manufacturing liquid crystal display device | |
KR100959990B1 (en) | Liquid crystal display device and fabrication method thereof | |
KR100619160B1 (en) | Method of manufacturing tft-lcd | |
KR100577788B1 (en) | Method for fabricating TFT array substrate of TFT-LCD | |
KR100417915B1 (en) | Array Panel for Liquid Crystal Display Device and Method for Fabricating the same | |
KR100476048B1 (en) | Method for manufacturing tft-lcd | |
KR100889536B1 (en) | Liquid Crystal Display Device And method for fabricating Liquid Crystal Display Device by using the same | |
KR100671510B1 (en) | Method of manufacture in tft-lcd | |
KR0146249B1 (en) | Thin film transistor and its manufacturing method for liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130305 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140218 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150216 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160222 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170220 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20180222 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20190226 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20200226 Year of fee payment: 16 |