KR100473265B1 - Apparatus for detection of phase noise in telecommunication system - Google Patents
Apparatus for detection of phase noise in telecommunication system Download PDFInfo
- Publication number
- KR100473265B1 KR100473265B1 KR10-2000-0053798A KR20000053798A KR100473265B1 KR 100473265 B1 KR100473265 B1 KR 100473265B1 KR 20000053798 A KR20000053798 A KR 20000053798A KR 100473265 B1 KR100473265 B1 KR 100473265B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase
- phase noise
- oscillation frequency
- unit
- frequency
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 발명은 통신시스템에서 시스템 구조상 여러개의 오실레이터가 존재하며 서로 간섭을 줄 가능성이 많은 경우에 PLL을 이용하여 오실레이터의 발진주파수에 대한 위상잡음의 발생을 검출함으로써, 시스템의 성능감시를 수행하기에 적당하도록 한 통신시스템의 위상잡음 감지장치를 제공하기 위한 것으로, 이러한 본 발명은, 기준주파수와 내부 발진주파수의 위상동기 여부를 판단하는 위상 비교단과; 상기 위상 비교단의 내부 발진주파수의 위상잡음 발생여부를 판단하는 위상잡음 검출단으로 이루어져, PLL 모듈의 록(LOCK) 상태에서 위상잡음의 양호 또는 불량여부를 직접 감시하여 시스템의 안정성을 증대시킬 수 있게 된다.The present invention is suitable for monitoring the performance of the system by detecting the occurrence of phase noise with respect to the oscillation frequency of the oscillator by using the PLL when there are many oscillators in the system structure and there is a high possibility of interfering with each other. The present invention provides a phase noise detection device of a communication system, comprising: a phase comparison stage that determines whether phase synchronization between a reference frequency and an internal oscillation frequency is performed; It consists of a phase noise detection stage that determines whether the phase oscillation frequency of the internal oscillation frequency of the internal oscillation frequency is generated, and can directly monitor whether the phase noise is good or bad in the locked state of the PLL module to increase the stability of the system. Will be.
Description
본 발명은 통신시스템의 위상잡음 감지에 관한 것으로, 특히 시스템 구조상 여러개의 시스템 오실레이터(Oscillator)가 존재하며 서로 간섭을 줄 가능성이 많은 경우에 PLL(Phase-Locked Loop)을 이용하여 시스템의 성능감시를 수행하기에 적당하도록 한 통신시스템의 위상잡음 감지장치에 관한 것이다.The present invention relates to the detection of phase noise in a communication system. In particular, when there are many system oscillators in the system structure and there is a high possibility of interfering with each other, PLL (Phase-Locked Loop) is used to monitor system performance. The present invention relates to a phase noise detection device of a communication system suitable for performing.
이하, 통신시스템 등에 적용되는 PLL회로에 대한 종래기술을 설명한다.The following describes a conventional technology for a PLL circuit applied to a communication system or the like.
먼저, 도1은 종래기술에 의한 통신시스템에서 위상잡음 감시장치의 블록구성도이다.First, Figure 1 is a block diagram of a phase noise monitoring apparatus in a communication system according to the prior art.
상기 도1에 도시된 종래의 장치에서 기준주파수를 위상 비교부(12)에서 VCO(Voltage-Controlled Oscillator)의 발진주파수와 위상비교하게 된다. In the conventional apparatus shown in FIG. 1, the reference frequency is compared with the oscillation frequency of the voltage-controlled oscillator (VCO) in the phase comparator 12. FIG.
위상 비교부(12)로 입력되는 기준주파수는 비교 입력주파수에 맞추도록 주파수를 낮추게 되는데, 이러한 동작은 제1 분주부(11)에 의해 수행된다. 제1 분주부(11)에서 분주된 주파수를 Fr이라 칭한다.The reference frequency input to the phase comparator 12 lowers the frequency to match the comparison input frequency. This operation is performed by the first divider 11. The frequency divided by the 1st division part 11 is called Fr.
그리고 VCO(14)에서 출력되는 주파수는 제2 분주부(15)에 의해 낮추어진다. 제2 분주부(15)에 의해 분주된 주파수를 Fp라 칭한다.The frequency output from the VCO 14 is lowered by the second divider 15. The frequency divided by the second divider 15 is called Fp.
이때 제2 분주부(15)는 위상 비교부(12)로 입력되는 Fr의 주파수에 맞추어 VCO(14)의 출력주파수를 분주한다.At this time, the second divider 15 divides the output frequency of the VCO 14 in accordance with the frequency of Fr input to the phase comparator 12.
제1 분주부(11)와 제2 분주부(15)에서 각각 Fr과 Fp가 입력되면, 위상 비교부(12)는 Fr과 Fp를 비교하여 위상차를 검출하게 된다. 위상 비교부(12)에서 위상비교된 결과는 대역 필터(LPF)(13)에 의해 필터링된 후 VCO(14)와 동기검출부(16)로 입력된다.When Fr and Fp are respectively input from the first division part 11 and the second division part 15, the phase comparison part 12 compares Fr and Fp, and detects a phase difference. The result of the phase comparison in the phase comparator 12 is filtered by the band filter (LPF) 13 and then input to the VCO 14 and the synchronization detector 16.
상기 대역필터(13)에서 출력된 신호는 VCO(14)의 발진주파수를 제어하는 입력전압이 된다.The signal output from the band pass filter 13 becomes an input voltage for controlling the oscillation frequency of the VCO 14.
이러한 위상비교 동작을 신호흐름에 따라 설명하면, VCO(14)에서 발진된 신호는 등의 방식으로 제2 분주부(15)에 의해 Fp로 낮추어진다. 그리고 기준주파수는 제1 분주부(11)가 등의 방식을 통해 Fr로 내리게 된다.Referring to this phase comparison operation according to the signal flow, the signal oscillated in the VCO 14 is Etc., it is lowered to Fp by the second dispensing unit 15. And the reference frequency is the first frequency divider 11 To get to Fr.
제1 분주부(11)와 제2 분주부(15)의 출력은 위상비교부(12)에서 위상비교되며, 상기 위상비교의 결과는 동기검출부(16)의 초기값으로 입력된다.The outputs of the first division unit 11 and the second division unit 15 are compared in phase by the phase comparison unit 12, and the result of the phase comparison is input as an initial value of the synchronization detector 16.
위상비교부(12)에서 동기검출부(16)로 입력되는 값은 PLL 모듈내의 주파수 차이에 따라 주기가 서로 다른 디지털의 신호이다. 그래서 동기검출부(16)가 입력값을 적분하면, 록(LOCK) 상태에 따라 전압의 차이를 검출할 수 있게 된다.The value input from the phase comparator 12 to the synchronization detector 16 is a digital signal having a different period in accordance with the frequency difference in the PLL module. Therefore, when the synchronization detector 16 integrates the input value, it is possible to detect the difference in voltage according to the lock state.
상기 적분된 전압을 지정된 레벨과 비교함으로써 동기검출부(16)가 PLL 모듈의 록(LOCK) 상태를 알수 있게 되는 것이다.By comparing the integrated voltage with a specified level, the synchronization detector 16 can know the lock state of the PLL module.
그러나 상기 설명한 종래기술은, 시스템내 구비된 각 PLL 모듈의 록(LOCK) 상태에 대한 정보를 제공할 수는 있지만, 상기 록(LOCK) 상태가 시스템에 장착되어 발생하는 진동(Beating)이나 환경적 요인에 의한 VCO의 위상잡음에 대한 정보는 알수 없는 단점이 있었다.However, although the above-described prior art can provide information on the lock state of each PLL module provided in the system, the locking or environmental caused by the lock state being mounted in the system is not provided. The information on the phase noise of the VCO by the factor has an unknown disadvantage.
VCO의 위상잡음을 유발하는 환경적 요인으로는 기준주파수의 성능저하(Degradation) 및 시스템 전원상의 잡음 등이 있다.Environmental factors that cause the phase noise of the VCO include degradation of the reference frequency and noise on the system supply.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 통신시스템에서 시스템 구조상 여러개의 오실레이터(Oscillator)가 존재하며 서로 간섭을 줄 가능성이 많은 경우에 PLL(Phase-Locked Loop)을 이용하여 오실레이터의 발진주파수에 대한 위상잡음의 발생을 검출함으로써, 시스템의 성능감시를 수행하기에 적당하도록 한 통신시스템의 위상잡음 감지장치를 제공하는 데 있다.Accordingly, the present invention has been proposed to solve the conventional problems as described above, and an object of the present invention is a PLL (Phase) in a case where there are many oscillators due to the system structure in a communication system and there is a high possibility of interfering with each other. The present invention provides a device for detecting phase noise in a communication system suitable for performing performance monitoring of a system by detecting occurrence of phase noise with respect to an oscillator oscillation frequency using a locked loop.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 통신시스템의 위상잡음 감지장치는, 기준주파수와 내부 발진주파수의 위상동기 여부를 판단하는 위상 비교단과; 상기 위상 비교단의 내부 발진주파수의 위상잡음 발생여부를 판단하는 위상잡음 검출단으로 이루어짐을 그 기술적 구성상의 특징으로 한다. In order to achieve the above object, a phase noise detection apparatus of a communication system according to the present invention includes: a phase comparison stage that determines whether phase synchronization between a reference frequency and an internal oscillation frequency; It is characterized in that the technical configuration consists of a phase noise detection stage for determining whether or not the phase noise generation of the internal oscillation frequency of the phase comparison stage.
이하, 상기와 같은 통신시스템의 위상잡음 감지장치의 기술적 사상에 따른 일실시예에 의거 본 발명의 구성 및 동작을 상세히 설명한다.Hereinafter, the configuration and operation of the present invention will be described in detail according to an embodiment of the present invention.
먼저, 도2는 본 발명의 일실시예에 의한 통신시스템의 위상잡음 감지장치의 블록구성도이다.First, Figure 2 is a block diagram of a phase noise detection device of a communication system according to an embodiment of the present invention.
상기 도2에 도시된 바와 같이 본 발명의 적절한 실시예는, 기준주파수와 내부 발진주파수의 위상동기 여부를 판단하는 위상 비교단(21, 22, 23)과; 상기 위상 비교단(21, 22, 23)의 내부 발진주파수의 위상잡음 발생여부를 판단하는 위상잡음 검출단(24, 25, 26, 27, 28, 29)으로 구성된다.As shown in FIG. 2, a preferred embodiment of the present invention includes: phase comparison stages (21, 22, 23) for determining whether the reference frequency and the internal oscillation frequency are in phase synchronization; And phase noise detection stages 24, 25, 26, 27, 28, and 29 for determining whether the phase oscillation frequency of the internal oscillation frequency of the phase comparison stages 21, 22, and 23 is generated.
이와 같이 구성되는 장치의 동작을 설명하면 다음과 같다.The operation of the device configured as described above is as follows.
위상잡음은 시스템의 성능을 좌우하는 중요한 요소이다. 그래서 VCO에서 발진되는 신호의 위상잡음 발생여부를 감시하기 위한 수단이 요구된다. Phase noise is an important factor in the performance of a system. Therefore, a means for monitoring the occurrence of phase noise of the signal oscillated in the VCO is required.
본 발명이 제시하는 장치는 종래 사용되던 PLL 회로와 상기 PLL 회로상의 VCO 출력으로부터 위상잡음을 검출하는 부분으로 이루어진다.The apparatus proposed by the present invention consists of a conventional PLL circuit and a portion for detecting phase noise from the VCO output on the PLL circuit.
즉, 위상비교단(21, 22, 23)은 종래의 PLL 회로와 같은 기능을 위한 것이며, 위상잡음 검출단(24, 25, 26, 27, 28, 29)이 VCO(23)의 발진신호에 대한 위상잡음을 검출하는 기능을 수행하게 된다.That is, the phase comparison stages 21, 22, and 23 are for the same function as the conventional PLL circuit, and the phase noise detection stages 24, 25, 26, 27, 28, and 29 are applied to the oscillation signal of the VCO 23. To detect phase noise
이러한 기능을 위해서 위상잡음 검출단(24, 25, 26, 27, 28, 29)은 VCO(23)의 출력신호를 증폭하는 증폭부(24)와; 상기 증폭부(24)에서 증폭된 신호의 전계강도를 측정하기 위한 기적대역 신호를 생성하는 혼합부(25)와; 상기 혼합부(25)의 기저대역 신호에서 고주파 성분을 제거하는 저역필터링부(26)와; 상기 저역필터링부(26)의 출력신호에서 위상잡음을 포함한 전계강도를 측정하는 전력검출부(27)와; 상기 전력검출부(27)가 검출한 전계전압을 디지털 데이터로 읽어 처리하는 컨버팅-프로세싱부(28, 29)로 구성된다.For this function, the phase noise detection stages 24, 25, 26, 27, 28, 29 include an amplifier 24 for amplifying the output signal of the VCO 23; A mixing unit 25 for generating a miracle band signal for measuring electric field strength of the signal amplified by the amplifying unit 24; A low pass filtering unit 26 for removing high frequency components from the baseband signal of the mixing unit 25; A power detector (27) for measuring electric field strength including phase noise in the output signal of the low pass filtering unit (26); And a converting-processing section 28, 29 for reading and processing the electric field voltage detected by the power detecting section 27 as digital data.
상기 장치의 동작을 보다 구체적으로 설명하면, VCO(23)에서 발진된 신호와 기준주파수는 서로 위상비교가 가능하도록 적절히 낮추어진 다음에 위상비교부(21)에 의해 위상비교 된다.In more detail, the operation of the device, the signal oscillated in the VCO 23 and the reference frequency are appropriately lowered to enable phase comparison with each other, and then phase compared by the phase comparator 21.
위상비교부(21)의 위상비교 결과는 제1 저역필터링부(22)에서 필터링된 후 VCO(23)의 제어전압이 되며, 록(LOCK) 여부를 판단하는 기준이 된다.The phase comparison result of the phase comparison unit 21 becomes a control voltage of the VCO 23 after being filtered by the first low pass filtering unit 22 and serves as a reference for determining whether to lock.
그래서 위상비교단(21, 22, 23)은 PLL 모듈이 록(LOCK) 되었음을 확인하게 되면, 시스템내 다른 유니트 등으로 록(LOCK) 선언을 전달하게 된다. 이러한 동작은 기 설명한 바와 같다.Therefore, when the phase comparators 21, 22, and 23 confirm that the PLL module is locked, the phase comparison unit 21, 22, 23 transmits a lock declaration to another unit in the system. This operation is as described above.
위상비교단(21, 22, 23)의 록(LOCK) 선언이 있으면, 위상잡음 검출단(24, 25, 26, 27, 28, 29)이 동작하여 VCO(23)의 발진주파수에 위상잡음이 있는지 여부를 확인하게 된다.If there is a lock declaration of the phase comparison stages 21, 22, and 23, the phase noise detection stages 24, 25, 26, 27, 28, and 29 operate to provide phase noise at the oscillation frequency of the VCO 23. It will check whether it is present.
우선, 증폭부(24)가 VCO(23)의 발진주파수 신호를 증폭시킨다. 상기 증폭된 신호는 혼합부(25)의 RF 포트와 LO 포트로 각각 입력된다. First, the amplifier 24 amplifies the oscillation frequency signal of the VCO 23. The amplified signal is input to the RF port and the LO port of the mixer 25, respectively.
그러면 혼합부(25)의 IF 포트로 기저대역의 신호가 출력된다. 혼합부(25)의 기저대역 신호는 전계강도의 측정을 위한 것이다.The baseband signal is then output to the IF port of the mixer 25. The baseband signal of the mixing section 25 is for measuring the electric field strength.
상기 기저대역 신호는 제2 저역필터링부(26)의 입력으로 들어가 고주파 대역이 제거된다. 고주파 대역이 제거된 신호는 전력검출부(27)에 의해 전계강도가 측정된다.The baseband signal enters the input of the second low pass filtering unit 26 to remove the high frequency band. The signal from which the high frequency band has been removed is measured by the power detector 27.
전력검출부(27)의 전계강도 측정치는 아날로그 신호값이므로, 이러한 아날로그 신호를 디지털화하여 처리하기 위하여 컨버팅부(28)가 디지털 신호값으로 변환한다.Since the electric field strength measurement of the power detector 27 is an analog signal value, the converting unit 28 converts the analog signal into a digital signal value in order to digitize and process the analog signal.
디지털화된 전계강도 측정치는 프로세싱부(29)로 전달되어 해석된다. The digitized field strength measurements are passed to the processing unit 29 for interpretation.
프로세싱부(29)는 전계강도 측정치를 기준전압과 비교하는데, 컨버팅부(28)의 입력전압이 높은 수치를 보이는 경우에는 VCO(23)의 위상잡음이 있는 것으로 판단하게 된다.The processing unit 29 compares the electric field strength measurement with the reference voltage. When the input voltage of the converting unit 28 shows a high value, it is determined that there is a phase noise of the VCO 23.
그래서 VCO(23)의 위상잡음 발생을 판단하게 되면, 프로세싱부(29)는 경고 메시지 등을 시스템 운용자에게 통지하게 된다.Thus, when it is determined that the phase noise of the VCO 23 occurs, the processing unit 29 notifies the system operator of a warning message or the like.
이처럼 본 발명은, 일반적인 PLL 회로상의 VCO가 발진하는 신호에 대한 위상잡음 발생여부를 검출할 수 있도록 한 기능부를 부가함으로써, PLL 회로의 록(LOCK) 상태를 유발한 원인이 VCO의 위상잡음인지 여부를 확인할 수 있게 되는 것이다.As described above, the present invention adds a function unit capable of detecting whether phase noise is generated for a signal generated by a VCO on a general PLL circuit, thereby causing a lock state of the PLL circuit. You will be able to check.
이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.Although the preferred embodiment of the present invention has been described above, the present invention may use various changes, modifications, and equivalents. It is clear that the present invention can be applied in the same manner by appropriately modifying the above embodiments. Accordingly, the above description does not limit the scope of the invention as defined by the limitations of the following claims.
이상에서 살펴본 바와 같이 본 발명에 의한 통신시스템의 위상잡음 감지장치는, PLL 모듈의 록(LOCK) 여부만을 확인할 수 있었던 종래기술의 단점을 극복하여, LOCK 상태에서 위상잡음의 양호 또는 불량여부를 직접 감시할 수 있도록 함으로써 시스템의 안정성을 증대시키는 효과가 있다.As described above, the apparatus for detecting phase noise in a communication system according to the present invention overcomes the disadvantages of the prior art in which only a PLL module can be locked or not, and directly determines whether phase noise is good or bad in a locked state. The ability to monitor increases the stability of the system.
특히, 위상잡음은 시스템의 성능을 좌우하는 중요한 요소이기 때문에 본 발명이 제시하는 장치를 이용하여 VCO의 발진주파수에서 위상잡음을 검출함으로써, 시스템의 성능을 향상시킬 수 있다.In particular, since phase noise is an important factor in determining the performance of the system, the system performance can be improved by detecting phase noise at the oscillation frequency of the VCO using the apparatus of the present invention.
도1은 종래기술에 의한 통신시스템에서 위상잡음 감시장치의 블록구성도이며,1 is a block diagram of a phase noise monitoring apparatus in a communication system according to the prior art,
도2는 본 발명의 일실시예에 의한 통신시스템의 위상잡음 감지장치의 블록구성도이다.2 is a block diagram of a phase noise detection apparatus of a communication system according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
21 : 위상비교부 22, 26 : 저역필터링부21: phase comparison unit 22, 26: low pass filtering unit
23 : VCO 24 : 증폭부23: VCO 24: amplification unit
25 : 혼합부 27 : 전력검출부25: mixing unit 27: power detection unit
28 : 컨버팅부 29 : 프로세싱부 28: converting unit 29: processing unit
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0053798A KR100473265B1 (en) | 2000-09-09 | 2000-09-09 | Apparatus for detection of phase noise in telecommunication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0053798A KR100473265B1 (en) | 2000-09-09 | 2000-09-09 | Apparatus for detection of phase noise in telecommunication system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020020556A KR20020020556A (en) | 2002-03-15 |
| KR100473265B1 true KR100473265B1 (en) | 2005-03-07 |
Family
ID=19688472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0053798A KR100473265B1 (en) | 2000-09-09 | 2000-09-09 | Apparatus for detection of phase noise in telecommunication system |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100473265B1 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10126262A (en) * | 1996-10-17 | 1998-05-15 | Hitachi Ltd | Frequency synthesizer |
| US5828253A (en) * | 1996-03-28 | 1998-10-27 | Nec Corporation | Phase synchronization system which reduces power consumption and high frequency noise |
| US5973572A (en) * | 1997-03-19 | 1999-10-26 | Advantest Corp. | Phase lock loop circuit with variable loop gain |
| JPH11308096A (en) * | 1998-04-24 | 1999-11-05 | Ando Electric Co Ltd | Phase-locked loop circuit |
| KR20000019191A (en) * | 1998-09-09 | 2000-04-06 | 윤종용 | Phase locked loop with high speed response |
| KR100345221B1 (en) * | 1999-02-08 | 2002-07-25 | 가부시키가이샤 아드반테스트 | Jitter measuring device and method |
-
2000
- 2000-09-09 KR KR10-2000-0053798A patent/KR100473265B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5828253A (en) * | 1996-03-28 | 1998-10-27 | Nec Corporation | Phase synchronization system which reduces power consumption and high frequency noise |
| JPH10126262A (en) * | 1996-10-17 | 1998-05-15 | Hitachi Ltd | Frequency synthesizer |
| US5973572A (en) * | 1997-03-19 | 1999-10-26 | Advantest Corp. | Phase lock loop circuit with variable loop gain |
| JPH11308096A (en) * | 1998-04-24 | 1999-11-05 | Ando Electric Co Ltd | Phase-locked loop circuit |
| KR20000019191A (en) * | 1998-09-09 | 2000-04-06 | 윤종용 | Phase locked loop with high speed response |
| KR100345221B1 (en) * | 1999-02-08 | 2002-07-25 | 가부시키가이샤 아드반테스트 | Jitter measuring device and method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020020556A (en) | 2002-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7035325B2 (en) | Jitter measurement using mixed down topology | |
| US6623185B1 (en) | Loss of signal detector for low-level optical signals | |
| KR100473265B1 (en) | Apparatus for detection of phase noise in telecommunication system | |
| US7570043B2 (en) | Switches bidirectionally connecting external lead to PLL voltage tune line | |
| JPH11308103A (en) | Method and circuit for reducing noise of pll oscillation circuit | |
| US20010048067A1 (en) | Signal input cutoff detector, photo receiver and signal input cutoff detecting method | |
| US20060126710A1 (en) | Method for measuring locking time and frequency error in RF receiver | |
| US5099213A (en) | Phase-locked oscillator with phase lock detection circuit | |
| EP0523777B1 (en) | Arrangement comprising a phase-locked loop | |
| CN115663586B (en) | Superstable laser high-precision error signal extraction system and method | |
| CN211453930U (en) | Parameter detection circuit | |
| JP2907149B2 (en) | Phase-locked oscillation circuit | |
| KR0122005B1 (en) | Multi frequency modulation phase locked loop detection apparatus | |
| KR100268229B1 (en) | The demodulation circuit by double pll in radio communication system | |
| JPH0572244A (en) | Phase locked loop(pll) capacity tester | |
| CN111352124A (en) | Doppler signal demodulation method and system thereof | |
| JP3389660B2 (en) | Volumetric meter | |
| JPS58151717A (en) | Sweep receiver | |
| JPH0756544Y2 (en) | Video synchronous detection circuit | |
| JP2894230B2 (en) | Modulator | |
| JP2950365B2 (en) | Frequency sorting device for semiconductor integrated devices | |
| JP2000286902A (en) | Signal quality monitor | |
| JPH02280528A (en) | Phase locked loop oscillator | |
| JP2004304251A (en) | Lock distinguishing circuit of phase synchronization oscillator | |
| KR970060701A (en) | Frequency / phase detection device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130117 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140115 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160112 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |