KR100472499B1 - Driving Method of Flat Panel - Google Patents
Driving Method of Flat Panel Download PDFInfo
- Publication number
- KR100472499B1 KR100472499B1 KR1019980019481A KR19980019481A KR100472499B1 KR 100472499 B1 KR100472499 B1 KR 100472499B1 KR 1019980019481 A KR1019980019481 A KR 1019980019481A KR 19980019481 A KR19980019481 A KR 19980019481A KR 100472499 B1 KR100472499 B1 KR 100472499B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode line
- scan electrode
- voltage
- driving
- display
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
Abstract
본 발명에 따른 평판 표시 패널의 구동 방법은, 일정한 간격으로 배열된 주사 전극 라인들이 투명한 데이터 전극 라인과 교차되어 각각의 화소를 형성하는 평판 표시 패널을 구동하는 방법이다. 여기서, 표시 구동 신호가 입력되는 데이터 전극 라인의 접속 위치를 기준으로 하여, 첫 번째 주사 전극 라인이 주사될 때 상응하는 표시 구동 신호의 전압이VD1, 주사 전극 라인들의 간격에 상응하는 데이터 전극 라인의 내부 저항값이R, 각 화소의 임피던스가 ZC 이면, N 번째 주사 전극 라인이 주사될 때 상응하는 상기 표시 구동 신호의 전압VDN은, VD1ssCC 이다.A driving method of a flat panel display panel according to the present invention is a method of driving a flat panel display panel in which scan electrode lines arranged at regular intervals intersect with transparent data electrode lines to form respective pixels. Here, based on the connection position of the data electrode line to which the display driving signal is input, when the first scan electrode line is scanned, the voltage of the corresponding display driving signal is V D1 and the data electrode line corresponding to the interval of the scan electrode lines. When the internal resistance of R is R and the impedance of each pixel is Z C , the voltage V DN of the corresponding display drive signal when the Nth scan electrode line is scanned is V D1 ss CC .
Description
본 발명은, 평판 표시 패널의 구동 방법에 관한 것으로서, 보다 상세하게는, 일정한 간격으로 배열된 주사 전극 라인들이 투명한 데이터 전극 라인과 교차되어 각각의 화소를 형성하는 평판 표시 패널을 구동하는 방법에 관한 것이다.The present invention relates to a method of driving a flat panel display panel, and more particularly, to a method of driving a flat panel display panel in which scan electrode lines arranged at regular intervals intersect with a transparent data electrode line to form respective pixels. will be.
도 1을 참조하면, 일반적인 평판 표시 장치에는 제어논리회로(1), 바이어싱 회로(201, 274), 스위칭 회로(301, 399), 데이터 전극 라인들(401, 474) 및 주사 전극 라인들(501, 599)이 마련된다. 데이터 전극 라인들(401, 474) 및 주사 전극 라인들(501, 599)은 평판 표시 패널에 포함되고, 제어논리회로(1), 바이어싱 회로(201, 274) 및 스위칭 회로(301, 399)는 구동 회로에 포함된다. 일정한 간격으로 배열된 데이터 전극 라인들(401, 474)은, 일정한 간격으로 배열된 주사 전극 라인들(501, 599)과 직교되어 각각의 화소를 형성한다.Referring to FIG. 1, a general flat panel display includes a control logic circuit 1, biasing circuits 201 and 274, switching circuits 301 and 399, data electrode lines 401 and 474, and scan electrode lines ( 501 and 599 are provided. The data electrode lines 401 and 474 and the scan electrode lines 501 and 599 are included in the flat panel display panel, and the control logic circuit 1, the biasing circuits 201 and 274 and the switching circuits 301 and 399 are included in the flat display panel. Is included in the driving circuit. The data electrode lines 401 and 474 arranged at regular intervals are orthogonal to the scan electrode lines 501 and 599 arranged at regular intervals to form respective pixels.
제어논리회로(1)는, 외부로부터의 데이터 신호 및 클럭 신호를 입력받아 처리하여, 각각의 바이어싱 회로(201, 274)에 표시 패턴 신호를 인가하고, 각각의 스위칭 회로(301, 399)에 동기 신호를 인가한다. 이에 따라, 각각의 바이어싱 회로(201, 274)는 상응하는 데이터 전극 라인(401, 474)에 표시 구동 전압을 인가하고, 각각의 스위칭 회로(301, 399)는 상응하는 주사 전극 라인(501, 599)에 주사 신호를 인가한다.The control logic circuit 1 receives and processes data signals and clock signals from the outside, applies display pattern signals to the respective biasing circuits 201 and 274, and applies them to the respective switching circuits 301 and 399. Apply a synchronization signal. Accordingly, each biasing circuit 201, 274 applies a display driving voltage to the corresponding data electrode lines 401, 474, and each switching circuit 301, 399 has a corresponding scan electrode line 501, 599), a scan signal is applied.
상기와 같은 일반적인 평판 표시 장치에 있어서, 종래에는, 데이터 전극 라인(401, 474)들에 인가되는 표시 구동 전압의 레벨이 항상 일정하게 출력된다. 그러나, 데이터 전극 라인들(401, 474)은 투명한 도전체 예를 들어, ITO (Indium-Tin-Oxide)로 형성되므로, 상대적으로 높은 내부 저항값을 가진다. 이에 따라, 데이터 전극 라인(401, 474)상의 전압 강하로 인하여, 화소의 위치 별로 서로 다른 레벨의 표시 구동 전압이 인가되어, 표시 휘도가 균일하지 못하다.In the conventional flat panel display device as described above, the level of the display driving voltage applied to the data electrode lines 401 and 474 is always constantly output. However, the data electrode lines 401 and 474 are formed of a transparent conductor, for example, Indium-Tin-Oxide (ITO), and thus have a relatively high internal resistance value. Accordingly, due to the voltage drop on the data electrode lines 401 and 474, display driving voltages having different levels are applied for each pixel position, so that display luminance is not uniform.
본 발명의 목적은, 화소의 위치에 무관하게 균일한 레벨의 표시 구동 전압이 인가되게 하는 평판 표시 패널의 구동 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for driving a flat panel display panel in which a display driving voltage of a uniform level is applied regardless of the position of a pixel.
상기 목적을 이루기 위한 본 발명의 평판 표시 패널의 구동 방법은, 일정한 간격으로 배열된 주사 전극 라인들이 투명한 데이터 전극 라인과 교차되어 각각의 화소를 형성하는 평판 표시 패널의 구동 방법이다. 여기서, 표시 구동 신호가 입력되는 상기 데이터 전극 라인의 접속 위치를 기준으로 하여, 첫 번째 주사 전극 라인이 주사될 때 상응하는 상기 표시 구동 신호의 전압이VD1, 상기 주사 전극 라인들의 간격에 상응하는 상기 데이터 전극 라인의 내부 저항값이R, 상기 각 화소의 임피던스가 ZC 이면, N 번째 주사 전극 라인이 주사될 때 상응하는 상기 표시 구동 신호의 전압VDN은, VD1ssCC 이다.The driving method of the flat panel display panel of the present invention for achieving the above object is a flat panel display panel driving method in which the scan electrode lines arranged at regular intervals intersect the transparent data electrode line to form each pixel. Herein, when the first scan electrode line is scanned, the voltage of the display drive signal corresponding to V D1 corresponds to the interval between the scan electrode lines based on the connection position of the data electrode line to which the display drive signal is input. When the internal resistance value of the data electrode line is R and the impedance of each pixel is Z C , the voltage V DN of the corresponding display driving signal when the Nth scan electrode line is scanned is V D1 ss CC .
이에 따라, 상기 데이터 전극 라인상의 전압 강하가 정밀하게 보상되므로, 화소의 위치에 무관하게 균일한 레벨의 표시 구동 전압이 인가될 수 있다.Accordingly, since the voltage drop on the data electrode line is accurately compensated, a display driving voltage having a uniform level may be applied regardless of the position of the pixel.
이하, 본 발명에 따른 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail.
도 2는 본 발명에 따른 구동 방법을 설명하기 위한 한 데이터 전극 라인의 등가 회로도이다. 한 투명한 데이터 전극 라인(401)에 있어서, 바이어싱 회로(201)로부터 표시 구동 신호가 입력되는 데이터 전극 라인(401)의 접속 위치를 기준으로 하여, 첫 번째 주사 전극 라인(도 1의 501)이 주사될 때 상응하는 표시 구동 신호의 전압이VD1, 주사 전극 라인들(도 1의 501, ..., 599)의 간격에 상응하는 상기 데이터 전극 라인의 내부 저항값이R, 상기 각 화소의 정전 용량 C에 기인한 임피던스가ZC 이면, 한 투명한 데이터 전극 라인(401)에 대하여 첫 번째 주사 전극 라인(501)이 주사될 때 상응하는 화소의 인가 전압V1은 아래의 수학식 1에 의하여 구해진다.2 is an equivalent circuit diagram of one data electrode line for explaining the driving method according to the present invention. In one transparent data electrode line 401, the first scan electrode line 501 of FIG. 1 is based on the connection position of the data electrode line 401 to which the display driving signal is input from the biasing circuit 201. When scanning, the voltage of the corresponding display driving signal is V D1 , and the internal resistance value of the data electrode line corresponding to the interval of scan electrode lines (501, 599 in FIG. 1) is R, If the impedance due to the capacitance C is Z C, when the first scan electrode line 501 is scanned with respect to one transparent data electrode line 401, the applied voltage V 1 of the corresponding pixel is expressed by Equation 1 below. Is saved.
다음에, 두 번째 주사 전극 라인이 주사될 때 상응하는 표시 구동 신호의 전압이VD2이면, 상응하는 화소의 인가 전압V2는 아래의 수학식 2에 의하여 구해진다.Next, when the voltage of the corresponding display drive signal is V D2 when the second scan electrode line is scanned, the applied voltage V 2 of the corresponding pixel is obtained by the following equation (2).
한편, N-1 번째 주사 전극 라인이 주사될 때 상응하는 표시 구동 신호의 전압이VDN-1이면, 상응하는 화소의 인가 전압VN-1은 아래의 수학식 3에 의하여 구해진다.On the other hand, when the voltage of the corresponding display driving signal is V DN-1 when the N-1 th scan electrode line is scanned, the applied voltage V N-1 of the corresponding pixel is obtained by Equation 3 below.
따라서, N 번째 주사 전극 라인(599)이 주사될 때 상응하는 표시 구동 신호의 전압이VDN이면, 상응하는 화소의 인가 전압VN은 아래의 수학식 4에 의하여 구해진다.Therefore, when the voltage of the corresponding display driving signal is V DN when the Nth scan electrode line 599 is scanned, the applied voltage V N of the corresponding pixel is obtained by the following equation (4).
따라서, 첫 번째 주사 전극 라인(501)이 주사될 때 상응하는 화소의 인가 전압V1과, N 번째 주사 전극 라인(599)이 주사될 때 상응하는 화소의 인가 전압VN이 서로 같아지게 하려면, 아래의 수학식 5를 성립시켜야 한다.Therefore, to make the applied voltage V 1 of the corresponding pixel when the first scan electrode line 501 is scanned and the applied voltage V N of the corresponding pixel when the N th scan electrode line 599 are scanned, Equation 5 below should be established.
위 수학식 5가 성립되려면, 첫 번째 주사 전극 라인(501)이 주사될 때 상응하는 표시 구동 신호의 전압VD1과, N 번째 주사 전극 라인(599)이 주사될 때 상응하는 표시 구동 신호의 전압이VDN이 서로 다른 레벨을 가져야 한다. 즉, N 번째 주사 전극 라인(599)이 주사될 때 상응하는 표시 구동 신호의 전압VDN은 아래의 수학식 6에 의하여 출력된다.In order to hold the above equation 5, the voltage V D1 of the corresponding display driving signal when the first scan electrode line 501 is scanned, and the voltage of the corresponding display driving signal when the Nth scan electrode line 599 is scanned. Migration DNs must have different levels. That is, when the N-th scan electrode line 599 is scanned, the voltage V DN of the corresponding display driving signal is output by the following equation (6).
이에 따라, 데이터 전극 라인(401)상의 전압 강하가 정밀하게 보상되므로, 화소의 위치에 무관하게 균일한 레벨의 표시 구동 전압이 인가될 수 있다.Accordingly, since the voltage drop on the data electrode line 401 is accurately compensated, a display driving voltage having a uniform level can be applied regardless of the position of the pixel.
이상 설명된 바와 같이, 본 발명에 따른 평판 표시 패널의 구동 방법에 의하면, 화소의 위치에 무관하게 균일한 레벨의 표시 구동 전압이 인가될 수 있으므로, 표시 휘도가 균일하여, 화질 및 계조 표현 성능이 향상될 수 있다.As described above, according to the driving method of the flat panel display panel according to the present invention, since the display driving voltage of a uniform level can be applied irrespective of the position of the pixel, the display luminance is uniform, so that the image quality and the gray scale expression performance are improved. Can be improved.
본 발명은, 상기 실시예에 한정되지 않고, 당업자의 수준에서 그 변형 및 개량이 가능하다.The present invention is not limited to the above embodiments, and modifications and improvements are possible at the level of those skilled in the art.
도 1은 일반적인 평판 표시 장치를 보여주는 블록도이다.1 is a block diagram illustrating a general flat display device.
도 2는 본 발명에 따른 구동 방법을 설명하기 위한 한 데이터 전극 라인의 등가 회로도이다.2 is an equivalent circuit diagram of one data electrode line for explaining the driving method according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1...제어논리회로, 201, 274...바이어싱 회로,1 ... control logic, 201, 274 ... biasing circuit,
301, 399...스위칭 회로, 401, 474...데이터 전극 라인,301, 399 ... switching circuit, 401, 474 ... data electrode line,
501, 599...주사 전극 라인, R...단위 저항값,501, 599 ... scan electrode line, R ... unit resistance,
C...화소 캐페시턴스, C ... pixel capacitance,
V1,V2,VN-1,VN...화소 인가 전압.V 1 , V 2 , V N-1 , V N ... pixel applied voltage.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980019481A KR100472499B1 (en) | 1998-05-28 | 1998-05-28 | Driving Method of Flat Panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980019481A KR100472499B1 (en) | 1998-05-28 | 1998-05-28 | Driving Method of Flat Panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990086486A KR19990086486A (en) | 1999-12-15 |
| KR100472499B1 true KR100472499B1 (en) | 2005-06-08 |
Family
ID=37302788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980019481A KR100472499B1 (en) | 1998-05-28 | 1998-05-28 | Driving Method of Flat Panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100472499B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05165436A (en) * | 1991-12-19 | 1993-07-02 | Seiko Epson Corp | Liquid crystal display device |
| JPH0862570A (en) * | 1994-08-22 | 1996-03-08 | Sharp Corp | Liquid crystal display element drive circuit |
| JPH09244583A (en) * | 1996-03-04 | 1997-09-19 | Mitsubishi Electric Corp | Liquid crystal display driving device |
| KR19980031805A (en) * | 1996-10-31 | 1998-07-25 | 김광호 | DC voltage generator circuit of liquid crystal display |
| KR19990024914A (en) * | 1997-09-09 | 1999-04-06 | 윤종용 | Liquid crystal display panel to compensate for luminance unevenness |
-
1998
- 1998-05-28 KR KR1019980019481A patent/KR100472499B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05165436A (en) * | 1991-12-19 | 1993-07-02 | Seiko Epson Corp | Liquid crystal display device |
| JPH0862570A (en) * | 1994-08-22 | 1996-03-08 | Sharp Corp | Liquid crystal display element drive circuit |
| JPH09244583A (en) * | 1996-03-04 | 1997-09-19 | Mitsubishi Electric Corp | Liquid crystal display driving device |
| KR19980031805A (en) * | 1996-10-31 | 1998-07-25 | 김광호 | DC voltage generator circuit of liquid crystal display |
| KR19990024914A (en) * | 1997-09-09 | 1999-04-06 | 윤종용 | Liquid crystal display panel to compensate for luminance unevenness |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990086486A (en) | 1999-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5841410A (en) | Active matrix liquid crystal display and method of driving the same | |
| US6151005A (en) | Liquid-crystal display system having a driver circuit capable of multi-color display | |
| US5754156A (en) | LCD driver IC with pixel inversion operation | |
| JP3869464B2 (en) | Active matrix liquid crystal display device and method for driving such device | |
| KR100468562B1 (en) | High definition liquid crystal display | |
| US20080094328A1 (en) | Electro-Optical Device, and Electronic Apparatus and Display Driver IC Using the Same | |
| US7157740B2 (en) | Electro-optical device and electronic apparatus | |
| KR20040111016A (en) | Display device and display control circuit | |
| JP2005077484A (en) | Driving circuit of electrooptical device, electrooptical device and electronic equipment | |
| US5745090A (en) | Wiring structure and driving method for storage capacitors in a thin film transistor liquid crystal display device | |
| US20020126077A1 (en) | Gamma reference voltage generating circuit and a method of using the same in a liquid crystal display | |
| KR100538189B1 (en) | Liquid crystal display | |
| KR20050061799A (en) | Liquid crystal display and driving method thereof | |
| JP4440559B2 (en) | Display device | |
| KR100920341B1 (en) | Liquid crystal display | |
| US20020135604A1 (en) | Display drive circuit, semiconductor integrated circuit, display panel, and display drive method | |
| KR100472499B1 (en) | Driving Method of Flat Panel | |
| JP4538712B2 (en) | Display device | |
| KR19990009167A (en) | Liquid Crystal Display with Flicker Compensation by Gamma Reference Correction | |
| CA1319454C (en) | Method and system for eliminating cross-talk in thin film transistor matrix addressed liquid crystal displays | |
| US6670936B1 (en) | Liquid crystal display | |
| US6515645B1 (en) | Liquid crystal display apparatus | |
| JP2983787B2 (en) | Display device drive circuit | |
| US6215465B1 (en) | Apparatus and method of displaying image by liquid crystal display device | |
| KR100516048B1 (en) | Gradation voltage generating circuit and liquid crystal display using the same to reduce cross talk |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130205 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150130 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |