KR100472410B1 - 반도체 기판을 가공하기 위한 전극 조립체 및 이를 갖는가공장치 - Google Patents

반도체 기판을 가공하기 위한 전극 조립체 및 이를 갖는가공장치 Download PDF

Info

Publication number
KR100472410B1
KR100472410B1 KR10-2002-0034312A KR20020034312A KR100472410B1 KR 100472410 B1 KR100472410 B1 KR 100472410B1 KR 20020034312 A KR20020034312 A KR 20020034312A KR 100472410 B1 KR100472410 B1 KR 100472410B1
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor substrate
electrical conductivity
processing
assembly
Prior art date
Application number
KR10-2002-0034312A
Other languages
English (en)
Other versions
KR20030078592A (ko
Inventor
고호
송창봉
이중모
최형석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US10/298,075 priority Critical patent/US20030185729A1/en
Priority to TW091135524A priority patent/TWI309056B/zh
Priority to JP2003001997A priority patent/JP4440545B2/ja
Publication of KR20030078592A publication Critical patent/KR20030078592A/ko
Application granted granted Critical
Publication of KR100472410B1 publication Critical patent/KR100472410B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)

Abstract

반도체 기판을 가공하기 위한 반응 가스를 플라즈마 상태로 형성하기 위한 RF 전원이 연결되는 전극 조립체가 개시되어 있다. 상기 전극 조립체는 알루미늄으로 이루어지는 제1전극 및 제2전극, 실리콘으로 이루어지는 제3전극을 포함한다. 제1전극 및 제2전극을 결합시키는 제1볼트들과 제2전극 및 제3전극을 결합시키는 제2볼트들은 알루미늄 또는 알루미늄보다 전기 전도율이 높은 금속으로 이루어진다. 또한, 제1전극 및 제2전극 사이에는 알루미늄보다 전기 전도율이 높은 금속으로 이루어지며, 양면에 접착제가 부착된 전도성 필름이 개재된다. 전도성 필름과 볼트들은 전기 저항을 감소시키고, 접착제는 전극 조립체 내부의 미세한 공극을 제거한다. 따라서, 전극 조립체 내부에서 발생하는 아크 방전이 방지되고, 이에 따라 파티클 발생량이 감소되고, 안정적인 플라즈마가 형성된다.

Description

반도체 기판을 가공하기 위한 전극 조립체 및 이를 갖는 가공 장치{Electrode assembly for manufacturing a semiconductor substrate and manufacturing apparatus having the same}
본 발명은 반도체 기판을 가공하기 위한 전극 조립체 및 이를 갖는 가공 장치에 관한 것이다. 보다 상세하게는, 반도체 기판을 가공하기 위한 플라즈마를 형성하기 위한 고주파 전원이 연결되는 전극 조립체 및 이를 갖는 가공 장치에 관한 것이다.
일반적으로, 반도체 장치는 반도체 기판으로 사용되는 실리콘웨이퍼에 대하여 증착, 포토리소그래피, 식각, 이온 주입, 연마, 세정 및 건조 등과 같은 다양한 단위 공정들을 반복적으로 수행함으로서 제조된다. 상기 단위 공정들 중에서, 증착 공정은 반도체 기판 상에 다양한 막들을 형성하기 위한 공정으로, 막의 종류에 따라 다양한 방식이 있다. 한편, 식각 공정은 상기 막들을 전기적 특성을 갖는 패턴으로 형성하기 위해 상기 막들의 특정 부위를 제거하는 공정이다. 최근, 상기 증착 및 식각 공정은 반응 가스를 플라즈마 상태로 형성하고, 이를 반도체 기판과 반응시켜 목적하는 막을 형성하고, 상기 막을 제거한다. 상기 증착 및 식각 공정 이외에도 플라즈마는 반도체 장치를 제조하는 공정에서 널리 사용되고 있다.
반도체 기판을 가공하기 위한 반응 가스는 고주파(Radio Frequency ; 이하 'RF'라 한다) 발생기 및 RF 정합기를 포함하는 RF 전원과 반응 챔버에 설치되는 전극 조립체에 의해 플라즈마 상태로 형성된다. 상기 전극 조립체의 일 예로서, 미합중국 특허 제6,194,322호(issued to Lilleland, et al.)에는 흑연 링과 같은 지지부재와 원반 형상의 전극 및 고무 재질의 결합 부재를 갖는 전극 조립체가 개시되어 있고, 미합중국 특허 제6,173,673호(Golovato, et al.)에는 프로세스 가스를 플라즈마 상태로 형성하기 위한 샤워 헤드(shower head)가 개시되어 있다.
일반적으로, 상기 전극 조립체는 공정의 원활한 수행을 위해 제1전극 및 제2전극 또는 제1전극, 제2전극 및 제3전극 등으로 구성된다. 각각의 전극들은 볼트와 같은 결합 부재에 의해 결합되며, 반응 가스는 전극들의 결합으로 이루어지는 전극 조립체를 통해 반응 챔버 내부로 제공된다.
도 1은 종래의 전극 조립체를 설명하기 위한 개략적인 구성도이다.
도 1을 참조하면, RF 전원(미도시)과 연결되는 제1전극(102)은 원반 형상을 갖고, 중앙 부위에는 반응 가스의 통로 역할을 하는 제1관통공(102a)이 형성되어 있다. 제2전극(104)은 제1전극(102)의 직경과 동일한 직경을 갖는 원반 형상을 갖고, 제1전극(104)과 인접하는 제2전극(104)의 제1면의 가장자리에는 제1전극(102)과 면접하는 결합부(104a)가 가장자리를 따라 돌출되어 있다. 결합부(104a)가 형성된 제2전극(104)의 가장자리 부위를 제외한 나머지 제2전극(104)의 중앙 부위에는 제1관통공(102a)을 통해 제공되는 반응 가스를 반응 챔버(미도시) 내부로 균일하게 제공하기 위한 다수개의 제2관통공들(104b)이 형성되어 있다. 제2전극(104)의 제2면에는 제3전극(106)이 결합된다. 제3전극(106)은 제2전극(104)과 대응하는 원반 형상을 갖고, 제2전극(104)의 제2관통공들(104b)에 각각 대응하는 제3관통공들(106a)이 형성되어 있다.
한편, 제1전극(102) 및 제2전극(104)은 제1전극(102) 및 제2전극(104)의 가장자리를 따라 체결되는 다수개의 제1볼트들(108)에 의해 결합되고, 제2전극(104) 및 제3전극(106)은 제2전극(104) 및 제3전극(106)의 가장자리를 따라 체결되는 다수개의 제2볼트들(110)에 의해 결합된다. 이때, 제1전극(102) 및 제2전극(104)은 알루미늄으로 이루어지고, 제3전극(106)은 실리콘으로 이루어진다. 제1볼트(108) 및 제2볼트(110)는 스테인리스(stainless)로 이루어진다.
상기와 같은 구성을 갖는 전극 조립체(100)에서, 제1전극(102)의 제1관통공(102a)을 통해 제공되는 반응 가스를 플라즈마 상태로 형성시키기 위한 RF 전원이 인가되면, 제1전극(102)과 제1볼트들(108) 사이의 틈, 제2전극(104)과 제1볼트들(108) 사이의 틈 및 제2전극(104)과 제2볼트들(110) 사이의 틈에서 아크(arc)와 같은 이상 방전이 발생된다. 상기 이상 방전은 제1전극(102) 및 제2전극(104)의 재질과 제1볼트(108) 및 제2볼트(110)의 전기 전도율 차이에 의해 발생된다. 즉, 제1전극(102) 및 제2전극(104)보다 제1볼트(108) 및 제2볼트(110)의 전기 전도율이 낮기 때문이며, 상기 이상 방전으로 인해 제1전극(102) 및 제2전극(104)의 표면에 손상이 발생된다. 도 2 및 도 3을 참조하면, 제2전극(104)의 제1결합공(104c) 주변에는 상기 이상 방전에 의해 제2전극(104)의 표면(A)이 손상된 것을 알 수 있다.
또한, 상기 전극 조립체(100)를 장시간 사용할 경우 제1전극(102)과 제2전극(104)이 접촉되는 부위에서 이상 방전이 전체적으로 발생되며, 제1전극(102)과 제2전극(104)의 표면을 손상시킨다. 제1전극(102)과 제2전극(104)의 사이에는 도 4에 도시한 바와 같은 미세한 공극(10)들이 존재하며, 상기 미세한 공극(10)들에서 이상 방전이 발생된다. 상기 미세한 공극(10)들에서 발생하는 이상 방전은 지속적으로 제1전극(102) 및 제2전극(104)의 표면을 손상시킨다.
손상된 표면(A)으로부터 발생되는 미세한 파티클들은 제2관통공들(104b) 및 제3관통공들(106a)을 통해 반응 챔버 내부로 이동되고, 반도체 기판의 가공 공정 도중에 반도체 기판을 오염시킨다. 또한, 상기 이상 방전은 RF 정합 불량을 야기하고, RF 정합 불량은 챔버 내부에서 형성되는 플라즈마를 불안정하게 한다. 상기와 같이 불안정한 플라즈마는 반도체 기판 상에 형성되는 막 또는 패턴을 불균일하게 한다. 또한, 상기 이상 방전은 전극 조립체 및 전극 조립체를 구비하는 반도체 기판 가공 장치의 수명을 저하시킨다.
상기와 같은 문제점을 해결하기 위한 본 발명의 제1목적은 반도체 기판을 가공하기 위한 반응 가스를 플라즈마 상태로 형성시키기 위한 다수개의 전극들과 결합 부재로 이루어지는 전극 조립체에 있어서, 전극과 전극 사이 및 전극과 결합 부재 사이의 아크 방전을 방지하는 전극 조립체를 제공하는데 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 제2목적은 전극과 전극 사이 및 전극과 결합 부재 사이의 아크 방전을 방지하는 반도체 기판을 가공하기 위한 장치를 제공하는데 있다.
상기 제1목적을 달성하기 위한 본 발명의 제1측면에 따른 전극 조립체는, 반도체 기판을 가공하기 위한 가스를 플라즈마 상태로 형성하기 위한 고주파 전원과 연결되는 제1전극과, 상기 제1전극의 제1면에 배치되는 제2전극과, 상기 제1전극 및 상기 제2전극을 결합시키고, 상기 제1전극 및 상기 제2전극과 접촉되는 부위가 상기 제1전극 및 상기 제2전극 중에서 전기 전도율이 낮은 전극과 같거나 높은 제1전기 전도율을 갖는 제1물질로 이루어진 제1결합 수단을 포함한다.
상기 제1전극 및 제2전극은 알루미늄으로 이루어질 수 있고, 실리콘으로 이루어지는 제3전극을 더 포함할 수 있다.
상기 제1목적을 달성하기 위한 본 발명의 제2측면에 따른 전극 조립체는, 반도체 기판을 가공하기 위한 가스를 플라즈마 상태로 형성하기 위한 고주파 전원과 연결되는 제1전극과, 상기 제1전극의 일면에 배치되는 제2전극과, 상기 제1전극 및 상기 제2전극을 결합시키고, 상기 제1전극 및 상기 제2전극과 접촉되는 부위가 상기 제1전극과 같거나 상기 제1전극보다 높은 전기 전도율을 갖는 물질로 이루어지는 결합 수단을 포함한다.
상기 제1전극은 알루미늄으로 이루어질 수 있고, 상기 제2전극은 실리콘으로 이루어질 수 있다.
상기 제1목적을 달성하기 위한 본 발명의 제3측면에 따른 전극 조립체는, 반도체 기판을 가공하기 위한 가스를 플라즈마 상태로 형성하기 위한 고주파 전원과 연결되는 제1전극과, 상기 제1전극의 제1면에 결합되어 있는 제2전극과, 상기 제1전극 및 상기 제2전극 사이의 미세한 공극을 채우기 위한 충전물을 포함한다.
상기 제1목적을 달성하기 위한 본 발명의 제4측면에 따른 전극 조립체는, 반도체 기판을 가공하기 위한 가스를 플라즈마 상태로 형성하기 위한 고주파 전원과 연결되는 제1전극과, 상기 제1전극의 제1면에 결합되어 있는 제2전극과, 상기 제1전극 및 상기 제2전극 사이의 미세한 공극에서 발생하는 아크 방전(arc discharge)을 방지하기 위한 수단을 포함한다.
상기 제2목적을 달성하기 위한 본 발명의 제5측면에 따른 가공 장치는, 반도체 기판을 가공하는 공정이 수행되는 챔버와, 상기 챔버 내부에 구비되고, 상기 반도체 기판을 지지하는 척과, 상기 반도체 기판을 가공하기 위한 가스를 제공하는 가스 제공부와, 상기 가스 제공부와 연결되고 상기 가스를 상기 챔버 내부로 제공하기 위한 제1관통공이 형성되어 있으며 상기 가스를 플라즈마 상태로 형성하기 위한 고주파 전원과 연결되는 제1전극과, 상기 제1전극의 제1면에 배치되며 상기 제1관통공을 통해 제공되는 상기 가스를 상기 챔버 내부로 균일하게 제공하기 위한 다수개의 제2관통공이 형성되어 있는 제2전극과, 상기 제1전극 및 상기 제2전극을 결합시키고 상기 제1전극 및 상기 제2전극과 접촉되는 부위가 상기 제1전극 및 상기 제2전극 중에서 전기 전도율이 낮은 전극과 같거나 높은 제1전기 전도율을 갖는 제1물질로 이루어진 제1결합 부재를 포함하는 전극 조립체와, 상기 챔버 내부의 압력을 조절하고, 상기 반도체 기판을 가공하는 도중에 발생되는 반응 부산물 및 미반응 가스를 배출하기 위한 배출 수단을 포함한다.
상기 제2목적을 달성하기 위한 본 발명의 제6측면에 따른 가공 장치는, 반도체 기판을 가공하는 공정이 수행되는 챔버와, 상기 챔버 내부에 구비되고, 상기 반도체 기판을 지지하는 척과, 상기 반도체 기판을 가공하기 위한 가스를 제공하는 가스 제공부와, 상기 가스 제공부와 연결되는 제1관통공이 형성되어 있으며 상기 가스를 플라즈마 상태로 형성하기 위한 고주파 전원과 연결되는 제1전극과, 상기 제1전극의 일면에 결합되며 상기 제1관통공을 통해 제공되는 상기 가스를 상기 챔버 내부로 균일하게 제공하기 위한 다수개의 제2관통공이 형성되어 있는 제2전극과, 상기 제1전극과 상기 제2전극 사이의 미세한 공극을 채우기 위한 충전물을 포함하는 전극 조립체와, 상기 챔버 내부의 압력을 조절하고, 상기 반도체 기판을 가공하는 도중에 발생되는 반응 부산물 및 미반응 가스를 배출하기 위한 배출 수단을 포함한다.
상기 제1전극 및 제2전극은 다수개의 볼트들에 의해 결합될 수 있다. 상기 제1전극 및 제2전극이 알루미늄으로 이루어지는 경우, 상기 볼트들은 은, 구리, 금 또는 알루미늄으로 이루어질 수 있다. 또한, 은, 구리, 금 또는 알루미늄으로 코팅된 볼트들이 사용될 수 있다.
한편, 상기 제1전극 및 제2전극이 서로 다른 금속으로 이루어지는 경우, 상기 제1전극 및 제2전극 중에서 낮은 전기 전도율을 갖는 전극보다 높은 전기 전도율을 갖는 볼트들이 사용될 수 있다.
다른 한편으로, 상기 제1전극이 금속으로 이루어지고, 상기 제2전극이 비금속으로 이루어지는 경우 상기 볼트들은 제1전극과 같거나 제1전극보다 높은 전기 전도율을 갖는 물질로 이루어질 수 있다.
상기 제1전극 및 제2전극 사이에는 전도성 필름이 개재될 수 있다. 상기 전도성 필름은 상기 제1전극 및 제2전극보다 높은 전기 전도율을 갖는 물질로 이루어진다. 또한, 상기 제1전극 및 상기 제2전극의 표면에는 상기 제1전극 및 제2전극보다 높은 전기 전도율을 갖는 물질이 각각 코팅될 수 있다.
상기 제1전극, 제2전극 및 전도성 필름 사이에는 미세한 공극을 채우기 위한 충전물이 삽입될 수 있다. 접착제 또는 이방전도성 필름이 상기 충전물로 사용될 수 있다.
상기와 같은 본 발명에 따르면, 제1전극 및 제2전극과 같거나 높은 전기 전도율을 갖는 볼트를 사용하여 제1전극 및 제2전극을 결합시키고, 제1전극과 제2전극 사이에 제1전극과 제2전극보다 높은 전기 전도율을 갖는 전도성 필름을 삽입함으로서, 제1전극과 제2전극 및 볼트들 사이에서 발생하는 아크 방전을 억제한다. 또한, 제1전극과 제2전극 사이의 미세한 공극이 충전물에 의해 제거되므로, 제1전극과 제2전극 사이에서 발생하는 아크 방전이 방지된다. 즉, 아크 방전이 발생하는 공간이 제거되므로 제1전극과 제2전극 사이에서 발생하는 아크 방전이 방지된다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하면 다음과 같다.
도 5는 본 발명의 일 실시예에 따른 전극 조립체를 설명하기 위한 개략적인 구성도이고, 도 6은 도 5에 도시한 전극 조립체의 분해 사시도이다.
도 5 및 도 6을 참조하면, RF 전원(미도시)과 연결되는 제1전극(202)은 원반 형상을 갖고, 중앙 부위에는 반도체 기판을 가공하기 위한 가스의 통로 역할을 하는 제1관통공(202c)이 형성되어 있다. 제2전극(204)은 제1전극(202)의 직경과 동일한 직경을 갖는 원반 형상을 갖는다. 제1전극(202)과 인접하는 제2전극(204)의 제1면(204a)의 가장자리에는 제1전극(202)과 접촉되는 결합부(204d)가 가장자리를 따라 돌출되어 있다. 결합부(204d)가 형성된 제2전극(204)의 가장자리 부위를 제외한 나머지 제2전극(204)의 중앙 부위(204e)에는 제1관통공(202c)을 통해 제공되는 가스를 반응 챔버(미도시) 내부로 균일하게 제공하기 위한 다수개의 제2관통공들(204c)이 형성되어 있다. 제2전극(204)의 제2면(204b)에는 제3전극(206)이 결합된다. 제3전극(206)은 제2전극(204)과 대응하는 원반 형상을 갖고, 제2전극(204)의 제2관통공들(204c)과 각각 대응하는 제3관통공들(206c)이 각각 형성되어 있다.
제1전극(202) 및 제2전극(202)은 알루미늄으로 형성되고, 제3전극(206)은 실리콘으로 형성된다. 도 5 및 도 6에 도시된 바에 따르면, 전극 조립체(200)는 제1전극(202), 제2전극(204) 및 제3전극(206)을 포함하고 있으나, 제1전극(202) 및 제2전극(204)만으로 구성할 수도 있다.
제1전극(202)의 제1면(202a)에는 반도체 기판을 가공하기 위한 가스를 제공하는 가스 제공부(미도시)가 제1관통공(202c)과 연결된다. 제2전극(204)의 결합부(204d)와 면접하는 제1전극(202)의 제2면(202b) 가장자리에는 다수개의 제1나사공들(202d)이 가장자리를 따라 형성되어 있다. 제2전극(204)의 결합부(204d)를 관통하여 제1나사공들(202d)과 대응하는 다수개의 제1결합공들(204f)이 제2전극(204)의 결합부(204d)를 따라 형성되어 있다. 제1결합공들(204f)은 제2전극(204)의 제2면(204b)으로부터 2단으로 천공된다. 이는 제1전극(202)과 제2전극(204)을 결합시키는 제1볼트(208)의 머리부가 삽입되도록 하기 위함이다.
제2전극(204)의 제2면(204b) 가장자리에는 다수개의 제2나사공들(204g)이 가장자리를 따라 제1결합공들(204f)과 간섭되지 않도록 형성되어 있다. 그리고, 제3전극(206)의 가장자리에는 제2전극(204)의 제2나사공들(204g)과 대응하는 다수개의 제2결합공들(206d)이 제3전극(206)을 관통하여 형성되어 있다. 제2전극(204)의 제1결합공(204f)들과 마찬가지로, 제2결합공(206d)들은 제3전극(206)의 제2면(206b)으로부터 2단으로 형성된다. 제2볼트들(210)은 제2결합공들(206d)을 통해 제2나사공들(204g)에 각각 결합된다.
제1결합공들(204f)을 통해 제1나사공들(202d)에 각각 결합되는 제1볼트들(208)을 보호하기 위한 제1캡(212)들이 구비되며, 제2결합공들(206d)을 통해 제2나사공들(204g)에 각각 결합되는 제2볼트들(210)을 보호하기 위한 제2캡들(214)이 구비된다.
제1볼트(208) 및 제2볼트(210)는 은, 구리, 금, 알루미늄과 같은 전기 전도율이 높은 재질로 이루어진다. 제1전극(202), 제2전극(204), 제3전극(206), 제1볼트들(208) 및 제2볼트들(210)의 접촉 부위의 전기 저항을 감소시킴으로서, 아크 방전이 억제된다. 즉, 알루미늄으로 이루어지는 제1전극(202) 및 제2전극(204)과 같거나, 제1전극(202) 및 제2전극(204)보다 높은 전기 전도율을 갖는 재질로 이루어진 제1볼트(208) 및 제2볼트(210)를 사용함으로서, 아크 방전이 억제된다. 또한, 제1볼트(208) 및 제2볼트(210)의 표면에 은, 구리, 금, 알루미늄과 같은 전기 전도율이 높은 금속을 코팅한 경우에도 아크 방전이 억제된다.
한편, 제1전극(202) 및 제2전극(204) 사이의 미세한 공극에서 발생되는 아크 방전을 억제하기 위해 제1전극(202) 및 제2전극(204)의 표면에 제1전극(202) 및 제2전극(204)보다 높은 전기 전도율을 갖는 금속을 코팅할 수 있다. 즉, 제1전극(202) 및 제2전극(204)의 표면에 은, 구리, 금과 같은 금속을 코팅함으로서, 제1전극(202) 및 제2전극(204) 사이의 틈에서 발생하는 이상 방전이 효과적으로 억제된다.
제1전극(202) 및 제2전극(204)에 전기 전도율이 높은 금속을 코팅하는 방법과 유사한 방법으로, 제1전극(202) 및 제2전극(204) 사이에 은, 구리, 금과 같은 전기 전도율이 높은 금속으로 이루어지는 전도성 필름(216)을 개재시킬 수 있다.
도 7은 도 5에 도시한 제2전극을 나타내는 사시도이다.
도 5 내지 도 7을 참조하면, 제1전극(202)과 접촉되는 제2전극(204)의 결합부(204d)의 제1면(204j)에는 제1밀봉 부재(218a) 및 제2밀봉 부재(218b)를 삽입하기 위한 제1그루브(204h, groove) 및 제2그루브(204i)가 형성되어 있다. 제1그루브(204h)는 결합부(204d)의 내측 주연 부위를 따라 형성되어 있고, 제2그루브(204i)는 결합부(204d)의 외측 주연 부위를 따라 형성되어 있다. 제1결합공(204f)은 제1그루브(204h) 및 제2그루브(204i) 사이에 형성되어 있다. 제1그루브(204h) 및 제2그루브(204i)에는 제1볼트들(208)의 주변에서 발생되는 아크 방전으로부터 발생되는 파티클들이 유출되지 않도록 하기 위한 제1밀봉 부재(218a)와 제2밀봉 부재(218b)가 삽입된다. 제1밀봉 부재(218a)와 제2밀봉 부재(218b)로는 오링 또는 다양한 형상의 패킹이 사용될 수 있다.
도 8a 내지 도 8d는 도 5에 도시한 제1전극 및 제2전극의 접촉 부위를 설명하기 위한 상세도이다.
도 8a를 참조하면, 제1전극(202)과 제2전극(204) 사이에는 제1전극(202) 및 제2전극(204)보다 높은 전기 전도율을 갖는 전도성 필름(216)이 개재되어 있다. 제1전극(202)과 전도성 필름(216) 사이에는 미세한 제1공극(20)이 존재하며, 제2전극(204)과 전도성 필름(216) 사이에는 미세한 제2공극(22)이 존재한다. 따라서, 전도성 필름(216)에 의해 제1전극(202)과 제2전극(204) 사이의 전기 저항이 감소되지만, 미세한 제1공극(20) 및 제2공극(22)으로 인해 완전하게 아크 방전을 방지할 수는 없다.
도 8b를 참조하면, 제1전극(202)과 전도성 필름(216, 도 8a 참조) 사이의 제1공극(20)에는 제1충전물(30)이 채워져 있다. 전도성 필름(216)은 제1공극(20)에 채워진 제1충전물(30)과 제1전극(202) 및 제2전극(204)에 작용되는 체결력에 의해 변형된다. 상기와 같이 변형된 전도성 필름(216a)은 제2전극(204)과 전도성 필름(216) 사이의 제2공극(22)을 채운다. 따라서, 제1공극(20)은 제1충전물(30)에 의해 제거되고, 제2공극(22)은 변형된 전도성 필름(216a)에 의해 제거된다.
도 8c를 참조하면, 제2전극(204)과 전도성 필름(216, 도 8a 참조) 사이의 제2공극(22)에 제2충전물(32)이 채워져 있다. 도 8b에서 설명한 바와 유사하게, 제1공극(20)은 변형된 전도성 필름(216b)에 의해 제거되고, 제2공극(22)은 제2충전물(32)에 의해 제거된다.
도 8d를 참조하면, 제1공극(20)에는 제1충전물(30)이 채워지고, 제2공극(22)에는 제2충전물(32)이 채워진다. 도 8b 및 도 8c에 도시한 바와 같이, 변형된 전도성 필름(216a, 216b)을 사용하여 제1공극(20) 또는 제2공극(22)을 제거하는 경우, 변형된 전도성 필름(216a, 216b)은 제1공극(20) 또는 제2공극(22)을 완전하게 제거하지 못한다. 따라서, 제1공극(20)과 제2공극(22)에 제1충전물(30)과 제2충전물(32)을 각각 채우는 것이 바람직하다.
제1충전물(30)과 제2충전물(32)로는 접착제가 사용될 수 있다. 전도성 필름의 일측면에 접착제가 부착되어 있는 테이프 또는 양측면에 각각 접착제가 부착되어 있는 테이프가 사용될 수 있다.
또한, 제1충전물(30)과 제2충전물(32)로는 에폭시(epoxy), 폴리우레탄(poly urethane), 아크릴(acryl) 등의 열경화성 수지 계통의 접착제와, 폴리에틸렌(poly ethylene), 폴리프로필렌(poly propylene) 등의 열가소성 수지 계통의 접착제가 사용될 수 있다. 제1공극(20)과 제2공극(22)은 열경화성 또는 열가소성 수지로 이루어진 접착 필름을 제1전극(202)과 전도성 필름(216) 사이와 제2전극(204)과 전도성 필름(216) 사이에 각각 개재시키고, 160 내지 180℃에서 10 내지 20초 동안 제1전극(202)과 제2전극(204)을 가압함으로서 제거된다. 여기서, 제1전극(202)과 제2전극(204)을 가압하는 도중에 제1전극(202)과 제2전극(204)의 측면으로 밀려나오는 접착제는 제거되는 것이 바람직하다.
도 9a 및 도 9b는 아크 방전을 방지하기 위한 다른 실시예를 설명하기 위한 도면이다.
도 9a에 도시한 바와 같이, 제1전극(202)과 제2전극(204) 사이의 미세한 공극(도 4 참조)에서 발생되는 아크 방전은 충전물(40)을 이용하여 단순히 제1전극(202)과 제2전극(204) 사이의 공극을 제거함으로서 방지될 수 있다. 충전물(40)로는 접착제가 사용될 수 있다. 즉, 제1전극(202)과 제2전극(204) 사이에 열경화성 또는 열가소성 수지 계통의 접착 필름을 개재시키고, 제1전극(202)과 제2전극(204)을 가열, 가압함으로서 제1전극(202)과 제2전극(204) 사이의 공극은 제거된다. 즉, 접착제에 의해 공극이 제거되므로 아크 방전이 발생할 수 있는 공간이 제거되는 것이다. 이때, 제1전극(202) 및 제2전극(204)의 표면에 제1전극(202) 및 제2전극(204)보다 높은 전기 전도율을 갖는 금속이 코팅되어 있는 것이 바람직하다.
도 9b를 참조하면, 제1전극(202)과 제2전극(204) 사이의 미세한 공극은 이방전도성 필름(50, anisotropic conductive film ; ACF)에 의해서 제거될 수 있다. 이방전도성 필름(50)은 전도성 입자(52)들이 분산된 접착 필름을 의미한다. 접착제(54)로는 에폭시(epoxy), 폴리우레탄(poly urethane), 아크릴(acryl) 등의 열경화성 수지 계통의 접착제와, 폴리에틸렌(poly ethylene), 폴리프로필렌(poly propylene) 등의 열가소성 수지 계통의 접착제가 사용될 수 있다.
제1전극(202)과 제2전극(204) 사이에 이방전도성 필름(50)을 개재시키고, 160 내지 180℃에서 10 내지 20초 동안 제1전극(202)과 제2전극(204)을 가압하면, 제1전극(202)과 제2전극(204)은 전도성 입자(52)들에 의해 연결되고, 제1전극(202)과 제2전극(204) 사이의 공극은 접착제(54)에 의해 채워진다. 이때, 제1전극(202)과 제2전극(204) 사이의 저항을 감소시키려면, 전도성 입자(52)들의 전기전도율이 제1전극(202) 및 제2전극(204)의 전기 전도율보다 높은 것이 바람직하다.
상기한 바와 같이 제1전극(202) 및 제2전극(204) 사이의 전기 저항이 제1전극(202) 및 제2전극(204)보다 전기 전도율이 높은 전도성 필름(216) 또는 전도성 입자(52)에 의해 감소되므로 제1전극(202)과 제2전극(204) 사이에서 발생되는 아크 방전이 감소되며, 접착제에 의해 제1전극(202)과 제2전극(204) 사이의 미세한 공극이 제거되므로 제1전극(202)과 제2전극(204) 사이에서 발생되는 아크 방전이 완전하게 방지된다.
도 10은 본 발명의 다른 실시예에 따른 전극 조립체를 설명하기 위한 개략적인 구성도이다.
도 10을 참조하면, RF 전원(미도시)과 연결되는 제1전극(302)은 원반 형상을 갖고, 중앙 부위에는 반도체 기판을 가공하기 위한 가스의 통로 역할을 하는 제1관통공(302c)이 형성되어 있다. 제2전극(304)은 제1전극(302)의 직경과 동일한 직경을 갖는 원반 형상을 갖고, 제1전극(302)과 인접하는 제2전극(304)의 제1면(304a)의 가장자리에는 제1전극(302)과 접촉되는 결합부(304d)가 가장자리를 따라 돌출되어 있다. 결합부(304d)가 형성된 제2전극(304)의 가장자리 부위를 제외한 나머지 제2전극(304)의 중앙 부위(304e)에는 제1관통공(302c)을 통해 제공되는 가스를 반응 챔버(미도시) 내부로 제공하기 위한 다수개의 제2관통공들(304c)이 형성되어 있다. 제1전극(302)은 알루미늄으로 형성되고, 제2전극(304)은 실리콘으로 형성된다.
제1전극(302)의 제1면(302a)에는 반도체 기판을 가공하기 위한 가스를 제공하는 가스 제공부(미도시)가 제1관통공(302c)과 연결된다. 제2전극(304)의 결합부(304d)와 면접하는 제1전극(302)의 제2면(302b) 가장자리에는 다수개의 나사공들이 가장자리를 따라 형성되어 있다. 제2전극(304)의 결합부(304d)를 관통하여 나사공들과 대응하는 다수개의 결합공들이 제2전극(304)의 결합부(304d)를 따라 형성되어 있다. 결합공들은 제2전극(304)의 제2면(304b)으로부터 2단으로 천공된다. 이는 제1전극(302)과 제2전극(304)을 결합시키는 볼트(308)들의 머리부가 삽입되도록 하기 위함이다. 또한, 결합공들을 통해 나사공들에 각각 결합되는 볼트들(308)을 보호하기 위한 캡(312)들이 구비된다.
볼트(308)는 은, 구리, 금, 알루미늄과 같은 전기 전도율이 높은 재질로 이루어진다. 제1전극(302)과 볼트들(308)이 접촉되는 부위의 전기 저항을 감소시킴으로서, 제1전극(302)과 볼트(308)들 사이에서 발생하는 아크 방전이 억제된다. 즉, 알루미늄으로 이루어지는 제1전극(302)과 같거나, 제1전극(302)보다 높은 전기 전도율을 갖는 재질로 이루어진 볼트(308)를 사용함으로서, 제1전극(302)과 볼트(308)들 사이의 아크 방전이 억제된다. 또한, 볼트(308)들의 표면에 은, 구리, 금, 알루미늄과 같은 전기 전도율이 높은 금속을 코팅한 경우에도 아크 방전이 억제된다.
제1전극(302)과 접촉되는 제2전극(304)의 결합부(304d)의 내측 주연 부위 및 외측 주연 부위에는 볼트(308)들의 주변에서 발생되는 파티클들이 유출되지 않도록 각각 제1밀봉 부재(318a)와 제2밀봉 부재(318b)가 구비된다. 제1밀봉 부재(318a)와 제2밀봉 부재(318b)로는 오링 또는 다양한 형상의 패킹이 사용될 수 있다.
도 11은 도 5에 도시한 전극 조립체를 갖는 가공 장치를 설명하기 위한 개략적인 구성도이다.
도 11을 참조하면, 반도체 기판(W)을 가공하는 공정이 수행되는 챔버(400)의 내부에는 반도체 기판(W)을 지지하는 척(402)이 구비된다. 챔버(400)의 상부에는 반도체 기판(W)을 가공하기 위한 가스를 챔버(400) 내부로 제공하고, 상기 가스를 플라즈마 상태로 형성하기 위한 전극 조립체(200)가 구비된다. 전극 조립체(200)는 알루미늄으로 이루어지는 제1전극(202)과 제2전극(204), 및 실리콘으로 이루어지는 제3전극(206)을 포함한다. 또한, 챔버(400)의 일측에는 반도체 기판(W)을 가공하는 도중에 발생되는 반응 부산물 및 미반응 가스를 배출하기 위한 진공 펌프(404)가 연결되어 있고, 챔버(400)와 진공 펌프(404)를 연결하는 배출 라인(406)에는 챔버(400) 내부의 압력을 조절하기 위한 압력 제어 밸브(408)가 구비된다. 챔버(400)의 다른 일측에는 반도체 기판(W)의 이동을 위한 도어(410)가 구비되고, 반도체 기판(W)을 지지하는 척(402)은 반도체 기판(W)의 로딩 및 언로딩 위치와 반도체 기판(W)의 가공 위치 사이를 이동할 수 있도록 설치된다.
제1전극(202)은 원반 형상을 갖고, 중앙 부위에는 가스 제공부(412)와 연결되는 제1관통공(202c)이 형성되어 있다. 제2전극(204)은 제1전극(202)에 대응하는 원반 형상을 갖고, 제1전극(202)과 인접하는 제2전극(204)의 제1면(202a) 가장자리에는 제1전극(202)과 접촉되는 결합부(204d)가 형성되어 있다. 제2전극(204) 및 제3전극(206)에는 제1전극(202)의 제1관통공(202c)을 통해 제공되는 가스를 챔버(400) 내부로 균일하게 제공하기 위한 다수개의 제2관통공들(204c) 및 제3관통공들(206c)이 형성되어 있다.
제1전극(202) 및 제2전극(204)을 결합시키는 제1볼트들(208)과, 제2전극(204) 및 제3전극(206)을 결합시키는 제2볼트들(210)은 알루미늄으로 이루어진다. 이때, 제1볼트들(208) 및 제2볼트들(210)은 알루미늄보다 높은 전기 전도율을 갖는 금속으로 이루어질 수 있고, 스테인리스 재질의 볼트에 은, 구리, 금, 알루미늄과 같은 금속을 코팅하여 사용할 수도 있다.
상기와 같은 구성을 갖는 가공 장치는 반도체 기판 상에 막을 형성하는 증착 공정 또는 반도체 기판 상에 형성된 막을 제거하는 식각 공정 등에 사용될 수 있다. 즉, 제공되는 가스를 플라즈마 상태로 형성하고, 반도체 기판의 온도 및 챔버 내부 압력 등을 적절하게 조절함으로서, 증착 또는 식각 공정을 수행할 수 있다.
반도체 기판 상에 막을 형성하는 증착 공정의 예를 들어 설명하면 다음과 같다.
반도체 기판을 척에 올려놓는다. 이때, 반도체 기판 상에는 폴리 실리콘 막이 형성되어 있다. 그리고, 반도체 기판의 온도를 600℃ 정도로 가열하고, 챔버 내부 압력을 1,250Torr 정도로 조절한다.
그리고, 전극 조립체에 RF 전원을 연결하고, 가스 제공부 및 전극 조립체를 통해 반응 가스를 챔버 내부로 제공한다. 이때, 상기 반응 가스는 디클로로실란(SiH4) 가스 및 텅스텐헥사플로우라이드(WF6) 가스를 포함한다. 이에 따라, 상기 반응 가스는 전극 조립체에 인가되는 RF 전원에 의해 플라즈마 상태로 형성된다.
상기 플라즈마에 의해 반도체 기판 상의 폴리 실리콘막의 일부가 텅스텐 실리사이드 물질로 형성되고, 상기 텅스텐 실리사이드 물질이 텅스텐 실리사이드막으로 형성된다.
한편, 반도체 기판 상에 형성된 막의 특정 부위를 제거하여 콘택홀(contact hole)을 형성하는 식각 공정을 살펴보면 다음과 같다.
먼저, 산화막 및 포토레지스트 패턴으로 이루어지는 식각 마스크가 형성되어 있는 반도체 기판을 챔버 내부의 척에 올려놓는다. 그리고, 챔버 내부의 압력을 100mTorr 정도로 유지하고, 600W 정도의 RF 전력을 전극 조립체에 인가한다. 그리고, 가스 제공부 및 전극 조립체를 통해 CHF3 가스 및 CF4 가스를 포함하는 반응 가스를 챔버 내부로 제공한다. 이에 따라, 상기 산화막의 특정 부위가 식각된다.
상기와 같은 증착 공정 및 식각 공정에서, 플라즈마 상태로 형성되는 반응 가스에는 아주 미량의 파티클만이 포함된다. 이는 전극 조립체 내부의 아크 방전이 높은 전기 전도율을 갖는 체결 부재들과 전도성 필름 등에 의해 억제되기 때문이다. 또한, 전극들과 전도성 필름 사이의 미세한 공극이 접착제 또는 접착 필름에 의해 제거되므로 전극 조립체 내부의 아크 방전이 완전하게 방지된다. 따라서, 챔버 내부에서 플라즈마가 안정적으로 형성되고, 반도체 기판의 가공 품질이 향상된다.
상기와 같은 전극 조립체의 성능 평가를 위해 다음과 같은 실험을 수행하였다.
[실험예 1]
알루미늄으로 이루어진 제1전극과 제2전극 및 실리콘으로 이루어진 제3전극이 스테인리스로 이루어진 볼트들에 의해 결합된 종래의 제1전극 조립체를 사용하여 SAC(self-aligned contact hole) 식각 공정을 수행하였다. 또한, 알루미늄으로 이루어진 제1전극과 제2전극 및 실리콘으로 이루어진 제3전극이 알루미늄으로 이루어진 볼트들에 의해 결합된 본 발명의 실시예에 따른 제2전극 조립체를 사용하여 SAC 식각 공정을 수행하였다.
상기 SAC 식각 공정은 2001년 5월 31일부터 2001년 10월 28일까지 수행되었으며, SAC 식각 공정이 수행된 반도체 기판 상의 파티클 수량이 측정되었다. 반도체 기판 상의 파티클 측정은 케이엘에이-텐코 코퍼레이션(Kla-Tencor Corporation, 미국)으로부터 입수 가능한 광산란 방식의 파티클 측정 장치(scatterometric particle measurement system)에 의해 수행되었으며, 측정 결과는 도 12a에 도시되어 있다.
[실험예 2]
실험예 1에서 설명한 종래의 제1전극 조립체를 사용하여 OCS(one cylinder stack) 구조를 갖는 커패시터 형성 공정에서 컨택홀(contack hole)을 형성하기 위한 식각 공정을 수행하였다. 또한, 실험예 1에서 설명한 제2전극 조립체를 사용하여 OCS 구조를 갖는 커패시터 형성 공정에서 컨택홀을 형성하기 위한 식각 공정을 수행하였다.
상기 OCS 식각 공정은 2001년 6월 4일부터 2001년 10월 28일까지 수행되었으며, OCS 식각 공정이 수행된 반도체 기판 상의 파티클 수량이 측정되었다. 반도체 기판 상의 파티클 측정은 광산란 방식의 파티클 측정 장치에 의해 수행되었으며, 측정 결과는 도 12b에 도시되어 있다.
[실험예 3]
실험예 1에서 설명한 제2전극 조립체를 사용하여 SAC 식각 공정을 수행하였다. 또한, 알루미늄으로 이루어진 제1전극과 제2전극 및 실리콘으로 이루어진 제3전극이 알루미늄으로 이루어진 볼트들에 의해 결합되고, 제1전극과 제2전극 사이에 구리로 이루어진 전도성 필름이 개재된 제3전극 조립체를 사용하여 SAC 식각 공정을 수행하였다.
상기 SAC 식각 공정은 2001년 11월 16일부터 2002년 2월 17일까지 수행되었으며, SAC 식각 공정이 수행된 반도체 기판 상의 파티클 수량이 측정되었다. 반도체 기판 상의 파티클 측정은 광산란 방식의 파티클 측정 장치에 의해 수행되었으며, 측정 결과는 도 12c에 도시되어 있다.
[실험예 4]
실험예 1에서 설명한 제2전극 조립체를 사용하여 OCS 식각 공정을 수행하였다. 또한, 실험예 3에서 설명한 제3전극 조립체를 사용하여 OCS 식각 공정을 수행하였다.
상기 OCS 식각 공정은 2001년 11월 16일부터 2002년 2월 17일까지 수행되었으며, OCS 식각 공정이 수행된 반도체 기판 상의 파티클 수량이 측정되었다. 반도체 기판 상의 파티클 측정은 광산란 방식의 파티클 측정 장치에 의해 수행되었으며, 측정 결과는 도 12d에 도시되어 있다.
[실험예 5]
실시예 1에서 설명한 제1전극 조립체를 사용하여 SAC 식각 공정과 OCS 식각 공정을 수행하였다.
상기 SAC 식각 공정과 OCS 식각 공정은 2001년 9월 24일부터 2001년 10월 20일까지 수행되었으며, 광산란 방식의 파티클 측정 장치에 의해 반도체 기판 상의 파티클 수량이 측정되었다. 측정 결과는 도 13a에 도시되어 있다.
[실험예 6]
실시예 1에서 설명한 제2전극 조립체를 사용하여 SAC 식각 공정과 OCS 식각 공정을 수행하였다.
상기 SAC 식각 공정과 OCS 식각 공정은 2001년 9월 24일부터 2001년 10월 20일까지 수행되었으며, 광산란 방식의 파티클 측정 장치에 의해 반도체 기판 상의 파티클 수량이 측정되었다. 측정 결과는 도 13b에 도시되어 있다.
도 12a 및 도 12b를 참조하면, 기준선(B) 좌측은 제1전극 조립체를 갖는 식각 장치를 사용하여 SAC 식각 공정 및 OCS 식각 공정을 진행한 경우에 발생하는 파티클 수량을 나타내며, 기준선(B) 우측은 제2전극 조립체를 갖는 식각 장치를 사용하여 SAC 식각 공정 및 OCS 식각 공정을 진행한 경우에 발생하는 파티클 수량을 나타낸다. 도시된 바와 같은 측정 결과는 전극들과 볼트들 사이에서 발생하는 아크 방전이 감소되었음을 의미한다. 도시된 범례는 실험에 사용된 식각 장치의 일련 번호를 나타낸다.
도 12c 및 도 12d를 참조하면, 기준선(C) 좌측은 제2전극 조립체를 갖는 식각 장치를 사용하여 SAC 식각 공정 및 OCS 식각 공정을 진행한 경우에 발생하는 파티클 수량을 나타내며, 기준선(C) 우측은 제3전극 조립체를 갖는 식각 장치를 사용하여 SAC 식각 공정 및 OCS 식각 공정을 진행한 경우에 발생하는 파티클 수량을 나타낸다. 도시된 바와 같은 측정 결과는 전극들과 볼트들 사이에서 발생하는 아크 방전이 현저하게 감소되었음을 의미한다. 도시된 범례는 실험에 사용된 식각 장치의 일련 번호를 나타낸다.
도 13a 및 도 13b를 참조하면, 도 13a는 제1전극 조립체를 갖는 식각 장치를 사용하여 SAC 식각 공정 및 OCS 식각 공정을 진행한 경우에 발생하는 파티클 수량을 나타내며, 도 13b는 제2전극 조립체를 갖는 식각 장치를 사용하여 SAC 식각 공정 및 OCS 식각 공정을 진행한 경우에 발생하는 파티클 수량을 나타낸다. 아크 방전이 빈번하게 발생되는 종래의 제1전극 조립체를 갖는 식각 장치를 사용하여 식각 공정을 수행하는 경우 파티클 기준치(D)를 만족하는 파티클 합격률은 51% 정도에 불과하지만, 제2전극 조립체를 갖는 식각 장치를 사용하여 SAC 식각 공정 및 OCS 식각 공정을 수행하는 경우 파티클 합격률이 95% 정도로 향상되는 것을 확인할 수 있다. 파티클 합격률이 51%인 경우 파티클의 평균 수량은 23개 정도이며, 파티클 합격률이 95%인 경우 파티클의 평균 수량은 8개 정도이다. 도시된 범례는 실험에 사용된 장치의 일련 번호를 나타낸다.
상기와 같은 본 발명에 따르면, 전극들과 동일하거나 전극들보다 높은 전기 전도율을 가지며, 상기 전극들을 결합시키는 볼트들은 전극들과 볼트들 사이에서 발생하는 아크 방전을 감소시킨다. 전극들보다 높은 전기 전도율을 갖고, 상기 전극들 사이에 개재되는 전도성 필름은 전극들 사이에서 발생되는 아크 방전을 감소시킨다. 전극들과 전도성 필름 사이 또는 전극들 사이의 미세한 공극을 채우는 충전물은 아크 방전이 발생할 수 있는 공간을 제거함으로서 전극들과 전도성 필름 사이 또는 전극들 사이에서 발생하는 아크 방전을 완전하게 방지한다.
이에 따라, 전극 조립체의 아크 방전으로 인한 파티클의 발생량이 감소되고, 반도체 기판을 가공하기 위한 플라즈마가 안정적으로 형성된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래의 전극 조립체를 설명하기 위한 개략적인 구성도이다.
도 2는 도 1에 도시한 전극 조립체에서 발생하는 이상 방전에 의해 손상된 전극의 표면을 보여주는 사진이다.
도 3은 도 2에 도시된 A 부위에 대한 상세도이다.
도 4는 도 1에 도시한 제1전극과 제2전극의 접촉 부위를 설명하기 위한 상세도이다.
도 5는 본 발명의 일 실시예에 따른 전극 조립체를 설명하기 위한 개략적인 구성도이다.
도 6은 도 5에 도시한 전극 조립체의 분해 사시도이다.
도 7은 도 5에 도시한 제2전극을 나타내는 사시도이다.
도 8a 내지 도 8d는 도 5에 도시한 제1전극 및 제2전극의 접촉 부위를 설명하기 위한 상세도이다.
도 9a 및 도 9b는 아크 방전을 방지하기 위한 다른 실시예를 설명하기 위한 도면이다.
도 10은 본 발명의 다른 실시예에 따른 전극 조립체를 설명하기 위한 개략적인 구성도이다.
도 11은 도 5에 도시한 전극 조립체를 갖는 가공 장치를 설명하기 위한 개략적인 구성도이다.
도 12a 내지 도 12d는 도 11에 도시된 가공 장치를 사용하는 식각 공정시 발생하는 파티클 수량을 나타내는 그래프이다.
도 13a 및 도 13b는 도 11에 도시된 가공 장치를 사용하는 식각 공정시 발생하는 파티클 수량 및 파티클 합격률을 나타내는 그래프이다.
* 도면의 주요부분에 대한 부호의 설명 *
200 : 전극 조립체 202 : 제1전극
204 : 제2전극 206 : 제3전극
208 : 제1볼트 210 : 제2볼트
212 : 제1캡 214 : 제2캡
216 : 전도성 필름 300 : 챔버
302 : 척 304 : 진공 펌프
306 : 배출 라인 308 : 압력 제어 밸브
310 : 도어 W : 반도체 기판

Claims (55)

  1. 반도체 기판을 가공하기 위한 가스를 플라즈마 상태로 형성하기 위한 고주파 전원과 연결되는 제1전극;
    상기 제1전극의 제1면에 배치되는 제2전극; 및
    상기 제1전극 및 상기 제2전극을 결합시키고, 상기 제1전극 및 상기 제2전극과 접촉되는 부위가 상기 제1전극 및 상기 제2전극 중에서 전기 전도율이 낮은 전극과 같거나 높은 제1전기 전도율을 갖는 제1물질로 이루어진 제1결합 수단을 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  2. 제1항에 있어서, 상기 제1전극 및 상기 제2전극은 알루미늄으로 이루어지고, 상기 제1물질은 은, 구리, 금 및 알루미늄으로 이루어진 군으로부터 선택된 하나인 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  3. 제1항에 있어서, 상기 제1결합 수단은 상기 제1물질로 이루어진 볼트를 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  4. 제1항에 있어서, 상기 제1결합 수단은 표면이 상기 제1물질로 코팅된 볼트를 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  5. 제1항에 있어서, 상기 제1전극은 원반 형상을 갖고, 중심 부위에 상기 가스를 상기 반도체 기판을 가공하기 위한 챔버 내부로 제공하기 위한 제1관통공이 형성되어 있으며,
    상기 제2전극은 상기 제1전극에 대응하는 원반 형상을 갖고, 상기 제1전극과 인접하는 상기 제2전극의 제1면에는 가장자리를 따라 돌출된 결합부가 형성되어 있고, 상기 결합부가 형성된 부위를 제외한 나머지 부위에는 상기 가스를 상기 챔버 내부로 균일하게 제공하기 위한 다수개의 제2관통공이 형성된 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  6. 제5항에 있어서, 상기 제1전극과 인접하는 상기 결합부의 제1면의 내측 주연 부위와 외측 주연 부위에 각각 배치되는 밀봉(sealing) 부재들을 더 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  7. 제5항에 있어서, 상기 제2전극의 제1면의 반대편 제2면에 배치되고, 상기 제2관통공들과 각각 대응하는 다수개의 제3관통공이 형성되어 있는 제3전극; 및
    상기 제2전극 및 상기 제3전극을 결합시키고, 상기 제2전극 및 상기 제3전극과 접촉되는 부위가 상기 제2전극과 같거나 상기 제2전극보다 높은 제2전기 전도율을 갖는 제2물질로 이루어지는 제2결합 수단을 더 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  8. 제7항에 있어서, 상기 제2전극은 알루미늄으로 이루어지고, 상기 제2물질은 은, 구리, 금 및 알루미늄으로 이루어지는 군으로부터 선택된 하나인 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  9. 제7항에 있어서, 상기 제2결합 수단은 상기 제2물질로 이루어진 볼트를 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  10. 제7항에 있어서, 상기 제2결합 수단은 표면이 상기 제2물질로 코팅된 볼트를 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  11. 제7항에 있어서, 상기 제1전극 및 제2전극은 알루미늄으로 이루어지고, 상기 제3전극은 실리콘으로 이루어지는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  12. 제1항에 있어서, 상기 제1전극 및 상기 제2전극의 표면에는 상기 제1전극 및 제2전극보다 높은 제2전기 전도율을 갖는 제2물질이 코팅된 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  13. 제12항에 있어서, 상기 제1전극 및 상기 제2전극은 알루미늄으로 이루어지고, 상기 제2물질은 은, 구리 및 금으로 이루어진 군으로부터 선택된 하나인 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  14. 제1항에 있어서, 상기 제1전극 및 상기 제2전극 사이에 개재되며, 상기 제1전극 및 상기 제2전극보다 높은 제2전기 전도율을 갖는 전도성 필름을 더 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  15. 제14항에 있어서, 상기 제1전극 및 상기 제2전극은 알루미늄으로 이루어지고, 상기 전도성 필름은 은, 구리 및 금으로 이루어진 군으로부터 선택된 하나로 이루어지는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  16. 제14항에 있어서, 상기 제1전극과 상기 전도성 필름 사이의 미세한 제1공극을 채우기 위한 제1충전물을 더 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  17. 제16항에 있어서, 상기 제2전극과 상기 전도성 필름 사이의 미세한 제2공극을 채우기 위한 제2충전물을 더 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  18. 제17항에 있어서, 상기 제1충전물 및 제2충전물은 접착제를 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  19. 제14항에 있어서, 상기 제2전극과 상기 전도성 필름 사이의 미세한 공극을 채우기 위한 충전물을 더 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  20. 제1항에 있어서, 상기 제1전극 및 상기 제2전극 사이의 미세한 공극을 채우기 위해 상기 제1전극 및 상기 제2전극 사이에 개재되며, 상기 제1전극 및 상기 제2전극보다 높은 제2전기 전도율을 갖는 다수의 전도성 입자들이 분산되어 있는 이방전도성 필름을 더 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  21. 반도체 기판을 가공하기 위한 가스를 플라즈마 상태로 형성하기 위한 고주파 전원과 연결되는 제1전극;
    상기 제1전극의 일면에 배치되는 제2전극; 및
    상기 제1전극 및 상기 제2전극을 결합시키고, 상기 제1전극 및 상기 제2전극과 접촉되는 부위가 상기 제1전극과 같거나 상기 제1전극보다 높은 전기 전도율을 갖는 물질로 이루어지는 결합 수단을 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  22. 제21항에 있어서, 상기 제1전극은 알루미늄으로 이루어지고, 상기 제2전극은 실리콘으로 이루어지고, 상기 물질은 은, 구리, 금 및 알루미늄으로 이루어진 군으로부터 선택된 하나인 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  23. 제21항에 있어서, 상기 결합 수단은 상기 물질로 이루어진 볼트를 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  24. 제21항에 있어서, 상기 결합 수단은 표면이 상기 물질로 코팅된 볼트를 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  25. 반도체 기판을 가공하기 위한 가스를 플라즈마 상태로 형성하기 위한 고주파 전원과 연결되는 제1전극;
    상기 제1전극의 제1면에 결합되어 있는 제2전극; 및
    상기 제1전극 및 상기 제2전극 사이의 미세한 공극을 채우기 위한 충전물을 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  26. 제25항에 있어서, 상기 충전물은 접착제를 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  27. 제25항에 있어서, 상기 충전물은,
    상기 제1전극 및 제2전극보다 높은 전기 전도율을 갖는 전도성 필름; 및
    상기 전도성 필름의 일측면 또는 양측면에 부착되어 있는 접착제를 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  28. 제25항에 있어서, 상기 충전물은 상기 제1전극 및 상기 제2전극보다 높은 전기 전도율을 갖는 다수의 전도성 입자들이 분산되어 있는 이방전도성 필름을 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  29. 제25항에 있어서, 상기 제1전극 및 상기 제2전극을 결합시키고, 상기 제1전극 및 상기 제2전극과 접촉되는 부위가 상기 제1전극 및 상기 제2전극 중에서 전기 전도율이 낮은 전극과 같거나 높은 제1전기 전도율을 갖는 물질로 이루어진 결합 수단을 더 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  30. 제29항에 있어서, 상기 제1전극 및 제2전극은 알루미늄으로 이루어지고, 상기 물질은 은, 구리, 금 및 알루미늄으로 이루어진 군으로부터 선택된 어느 하나인 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  31. 제29항에 있어서, 상기 결합 수단은 상기 물질로 이루어진 볼트를 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  32. 제29항에 있어서, 상기 결합 수단은 표면이 상기 물질로 코팅된 볼트를 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  33. 반도체 기판을 가공하기 위한 가스를 플라즈마 상태로 형성하기 위한 고주파 전원과 연결되는 제1전극;
    상기 제1전극의 제1면에 결합되어 있는 제2전극; 및
    상기 제1전극 및 상기 제2전극 사이의 미세한 공극에서 발생하는 아크 방전(arc discharge)을 방지하기 위한 수단을 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  34. 제33항에 있어서, 상기 아크 방전 방지 수단은 상기 공극을 채우기 위한 접착제를 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  35. 제33항에 있어서, 상기 아크 방전 방지 수단은,
    상기 제1전극 및 제2전극보다 높은 전기 전도율을 갖는 전도성 필름; 및
    상기 전도성 필름의 일측면 또는 양측면에 부착되어 있는 접착제를 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  36. 제33항에 있어서, 상기 아크 방전 방지 수단은 상기 제1전극 및 상기 제2전극보다 높은 전기 전도율을 갖는 다수의 전도성 입자들이 분산되어 있는 이방전도성 필름을 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  37. 제33항에 있어서, 상기 제1전극 및 상기 제2전극을 결합시키고, 상기 제1전극 및 상기 제2전극 중에서 전기 전도율이 낮은 전극과 같거나 높은 제1전기 전도율을 갖는 물질로 이루어진 볼트를 더 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  38. 제33항에 있어서, 상기 제1전극 및 상기 제2전극을 결합시키고, 상기 제1전극 및 상기 제2전극 중에서 전기 전도율이 낮은 전극과 같거나 높은 제1전기 전도율을 갖는 물질로 표면이 코팅된 볼트를 더 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 전극 조립체.
  39. 반도체 기판을 가공하는 공정이 수행되는 챔버;
    상기 챔버 내부에 구비되고, 상기 반도체 기판을 지지하는 척;
    상기 반도체 기판을 가공하기 위한 가스를 제공하는 가스 제공부;
    상기 가스 제공부와 연결되고 상기 가스를 상기 챔버 내부로 제공하기 위한 제1관통공이 형성되어 있으며 상기 가스를 플라즈마 상태로 형성하기 위한 고주파 전원과 연결되는 제1전극과, 상기 제1전극의 제1면에 배치되며 상기 제1관통공을 통해 제공되는 상기 가스를 상기 챔버 내부로 균일하게 제공하기 위한 다수개의 제2관통공이 형성되어 있는 제2전극과, 상기 제1전극 및 상기 제2전극을 결합시키고 상기 제1전극 및 상기 제2전극과 접촉되는 부위가 상기 제1전극 및 상기 제2전극 중에서 전기 전도율이 낮은 전극과 같거나 높은 제1전기 전도율을 갖는 제1물질로 이루어진 제1결합 부재를 포함하는 전극 조립체; 및
    상기 챔버 내부의 압력을 조절하고, 상기 반도체 기판을 가공하는 도중에 발생되는 반응 부산물 및 미반응 가스를 배출하기 위한 배출 수단을 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 장치.
  40. 제39항에 있어서, 상기 전극 조립체는,
    상기 제1전극에 인접하는 상기 제2전극의 제1면의 반대편 제2면에 배치되고, 상기 제2관통공들과 각각 대응하는 다수개의 제3관통공들이 형성되어 있는 제3전극; 및
    상기 제2전극 및 상기 제3전극을 결합시키고, 상기 제2전극 및 상기 제3전극과 접촉되는 부위가 상기 제2전극과 같거나 높은 제2전기 전도율을 갖는 제2물질로 이루어지는 제2결합 부재를 더 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 장치.
  41. 제40항에 있어서, 상기 제1전극 및 제2전극은 알루미늄으로 이루어지고, 상기 제3전극은 실리콘으로 이루어지는 것을 특징으로 하는 반도체 기판을 가공하기 위한 장치.
  42. 제39항에 있어서, 상기 전극 조립체는 상기 제1전극 및 상기 제2전극 사이에 개재되며, 상기 제1전극 및 상기 제2전극보다 높은 제2전기 전도율을 갖는 전도성 필름을 더 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 장치.
  43. 제42항에 있어서, 상기 전극 조립체는 상기 제1전극과 상기 전도성 필름 사이의 제1공극을 채우기 위한 제1충전물을 더 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 장치.
  44. 제43항에 있어서, 상기 전극 조립체는 상기 제2전극과 상기 전도성 필름 사이의 제2공극을 채우기 위한 제2충전물을 더 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 장치.
  45. 제44항에 있어서, 상기 제1충전물 및 상기 제2충전물은 접착제를 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 장치.
  46. 제42항에 있어서, 상기 전극 조립체는 상기 제2전극과 상기 전도성 필름 사이의 미세한 공극을 채우기 위한 충전물을 더 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 장치.
  47. 제39항에 있어서, 상기 전극 조립체는 상기 제1전극 및 상기 제2전극 사이의 미세한 공극을 채우기 위해 상기 제1전극 및 상기 제2전극 사이에 개재되며, 상기 제1전극 및 상기 제2전극보다 높은 제2전기 전도율을 갖는 다수의 전도성 입자들이 분산되어 있는 이방전도성 필름을 더 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 장치.
  48. 제39항에 있어서, 상기 챔버는 상기 플라즈마를 이용하여 상기 반도체 기판 상에 형성된 막을 식각하는 공정이 수행되는 챔버인 것을 특징으로하는 반도체 기판을 가공하기 위한 장치.
  49. 제39항에 있어서, 상기 챔버는 상기 플라즈마를 이용하여 상기 반도체 기판 상에 막을 형성하는 공정이 수행되는 챔버인 것을 특징으로 하는 반도체 기판을 가공하기 위한 장치.
  50. 반도체 기판을 가공하는 공정이 수행되는 챔버;
    상기 챔버 내부에 구비되고, 상기 반도체 기판을 지지하는 척;
    상기 반도체 기판을 가공하기 위한 가스를 제공하는 가스 제공부;
    상기 가스 제공부와 연결되는 제1관통공이 형성되어 있으며 상기 가스를 플라즈마 상태로 형성하기 위한 고주파 전원과 연결되는 제1전극과, 상기 제1전극의 일면에 결합되며 상기 제1관통공을 통해 제공되는 상기 가스를 상기 챔버 내부로 균일하게 제공하기 위한 다수개의 제2관통공이 형성되어 있는 제2전극과, 상기 제1전극과 상기 제2전극 사이의 미세한 공극을 채우기 위한 충전물을 포함하는 전극 조립체; 및
    상기 챔버 내부의 압력을 조절하고, 상기 반도체 기판을 가공하는 도중에 발생되는 반응 부산물 및 미반응 가스를 배출하기 위한 배출 수단을 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 장치.
  51. 제50항에 있어서, 상기 충전물은 접착제를 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 장치.
  52. 제50항에 있어서, 상기 충전물은,
    상기 제1전극 및 상기 제2전극보다 높은 전기 전도율을 갖는 전도성 필름; 및
    상기 전도성 필름의 일측면 또는 양측면에 부착되어 있는 접착제를 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 장치.
  53. 제50항에 있어서, 상기 충전물은 상기 제1전극 및 상기 제2전극보다 높은 전기 전도율을 갖는 다수의 전도성 입자들이 분산되어 있는 이방전도성 필름을 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 장치.
  54. 제50항에 있어서, 상기 제1전극 및 상기 제2전극을 결합시키고, 상기 제1전극 및 상기 제2전극 중에서 전기 전도율이 낮은 전극과 같거나 높은 제1전기 전도율을 갖는 물질로 이루어진 볼트를 더 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 장치.
  55. 제50항에 있어서, 상기 제1전극 및 상기 제2전극을 결합시키고, 상기 제1전극 및 상기 제2전극 중에서 전기 전도율이 낮은 전극과 같거나 높은 제1전기 전도율을 갖는 물질로 표면이 코팅된 볼트를 더 포함하는 것을 특징으로 하는 반도체 기판을 가공하기 위한 장치.
KR10-2002-0034312A 2002-03-29 2002-06-19 반도체 기판을 가공하기 위한 전극 조립체 및 이를 갖는가공장치 KR100472410B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/298,075 US20030185729A1 (en) 2002-03-29 2002-11-18 Electrode assembly for processing a semiconductor substrate and processing apparatus having the same
TW091135524A TWI309056B (en) 2002-03-29 2002-12-09 Electrode assembly for processing a semiconductor substrate, method of making the electrode assembly, and processing apparatus having the same
JP2003001997A JP4440545B2 (ja) 2002-03-29 2003-01-08 半導体基板を加工するための電極組立体及びこれを有する加工装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20020017493 2002-03-29
KR1020020017493 2002-03-29

Publications (2)

Publication Number Publication Date
KR20030078592A KR20030078592A (ko) 2003-10-08
KR100472410B1 true KR100472410B1 (ko) 2005-03-10

Family

ID=32377241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0034312A KR100472410B1 (ko) 2002-03-29 2002-06-19 반도체 기판을 가공하기 위한 전극 조립체 및 이를 갖는가공장치

Country Status (2)

Country Link
KR (1) KR100472410B1 (ko)
TW (1) TWI309056B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100754362B1 (ko) 2005-12-29 2007-08-31 코리아세미텍 주식회사 웨이퍼 에칭용 전극

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813106B1 (ko) * 2007-09-19 2008-03-17 다이섹(주) 가압접합된 캐소드 및 그 제조방법
US8161906B2 (en) * 2008-07-07 2012-04-24 Lam Research Corporation Clamped showerhead electrode assembly
CN103213172B (zh) * 2013-05-14 2015-01-07 哈尔滨工业大学 水电极大气等离子体加工大口径非球面光学零件的装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449410A (en) * 1993-07-28 1995-09-12 Applied Materials, Inc. Plasma processing apparatus
JPH09232291A (ja) * 1996-02-20 1997-09-05 Tokyo Kasoode Kenkyusho:Kk ウェハの回路パターン形成用治具
KR20000061555A (ko) * 1999-03-27 2000-10-25 윤영세 반도체 건식각장비의 분리형 상부전극
KR20010080530A (ko) * 1999-09-23 2001-08-22 리차드 에이치. 로브그렌 반도체 처리를 위한 가스 분산장치
KR20010105299A (ko) * 2000-05-19 2001-11-28 조셉 제이. 스위니 외부적으로 이온화되고 지원하는 ｃｖｄ 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449410A (en) * 1993-07-28 1995-09-12 Applied Materials, Inc. Plasma processing apparatus
JPH09232291A (ja) * 1996-02-20 1997-09-05 Tokyo Kasoode Kenkyusho:Kk ウェハの回路パターン形成用治具
KR20000061555A (ko) * 1999-03-27 2000-10-25 윤영세 반도체 건식각장비의 분리형 상부전극
KR20010080530A (ko) * 1999-09-23 2001-08-22 리차드 에이치. 로브그렌 반도체 처리를 위한 가스 분산장치
KR20010105299A (ko) * 2000-05-19 2001-11-28 조셉 제이. 스위니 외부적으로 이온화되고 지원하는 ｃｖｄ 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100754362B1 (ko) 2005-12-29 2007-08-31 코리아세미텍 주식회사 웨이퍼 에칭용 전극

Also Published As

Publication number Publication date
TW200305184A (en) 2003-10-16
KR20030078592A (ko) 2003-10-08
TWI309056B (en) 2009-04-21

Similar Documents

Publication Publication Date Title
JP4440545B2 (ja) 半導体基板を加工するための電極組立体及びこれを有する加工装置
US10395963B2 (en) Electrostatic chuck
KR0170412B1 (ko) 드라이 에칭방법
US20180286707A1 (en) Gas additives for sidewall passivation during high aspect ratio cryogenic etch
TWI484576B (zh) 半導體真空處理設備用之薄膜黏接劑
US20190122923A1 (en) Selective cobalt removal for bottom up gapfill
US5883778A (en) Electrostatic chuck with fluid flow regulator
US7662723B2 (en) Methods and apparatus for in-situ substrate processing
US7309406B2 (en) Method and apparatus for plating and polishing semiconductor substrate
KR100530246B1 (ko) 자체 세정가능한 에칭 공정
TWI587388B (zh) 用於電漿切割半導體晶圓的方法和設備
TWI688028B (zh) 下電極組裝用邊緣密封
TW548741B (en) Electrode for plasma processes and method for manufacture and use thereof
US5636098A (en) Barrier seal for electrostatic chuck
KR100689916B1 (ko) 반도체 집적 회로 장치의 제조 방법
KR100513569B1 (ko) 정전기 척을 포함하는 피가공재 유지 장치 및 정전기 척의 제조 방법
US5948703A (en) Method of soft-landing gate etching to prevent gate oxide damage
TWI629718B (zh) 用於電漿切塊半導體晶圓的方法及裝置
SG176059A1 (en) Electrostatic chuck with polymer protrusions
US6944006B2 (en) Guard for electrostatic chuck
WO2001075958A2 (en) Method for improving uniformity and reducing etch rate variation of etching polysilicon
US20050284576A1 (en) Method and apparatus for treating wafer edge region with toroidal plasma
KR100472410B1 (ko) 반도체 기판을 가공하기 위한 전극 조립체 및 이를 갖는가공장치
US20040161930A1 (en) In-situ discharge to avoid arcing during plasma etch processes
KR20150044371A (ko) 미세-홈 형성된 비-점착성 표면을 갖는 설치 픽스처

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120131

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee