KR100469070B1 - Picture Element Structure of Active Matrix Organic Emitting Diode Display - Google Patents
Picture Element Structure of Active Matrix Organic Emitting Diode Display Download PDFInfo
- Publication number
- KR100469070B1 KR100469070B1 KR10-2002-0008776A KR20020008776A KR100469070B1 KR 100469070 B1 KR100469070 B1 KR 100469070B1 KR 20020008776 A KR20020008776 A KR 20020008776A KR 100469070 B1 KR100469070 B1 KR 100469070B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- transistor
- data
- emitting diode
- light emitting
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
본 발명은 능동 매트릭스 유기물 발광다이오드 디스플레이 화소구조에 관한 것으로, 데이터 라인; 선택 라인; 유기물 발광다이오드; 상기 데이터 라인에 인가되는 데이터 전압을 저장하는 커패시터; 상기 선택라인 인가 전압에 따라 상기 데이터 전압을 온/오프 하는 제1 트랜지스터; 상기 커패시터에 저장된 데이터 값에 해당하는 전류를 상기 유기물 발광다이오드에 흘리는 제2 트랜지스터; 및 상기 데이터 라인에 인가되는 전압보다 상기 제 2 트랜지스터의 문턱전압만큼 변화한 전압이 상기 커패시터에 저장되도록 하는 문턱전압 보정부를 구비하여 이루어지는 것을 특징으로 함으로써, 박막트랜지스터의 문턱전압 불균일도를 자체적으로 보정할 수 있다.The present invention relates to an active matrix organic light emitting diode display pixel structure, comprising: a data line; Selection line; Organic light emitting diodes; A capacitor for storing a data voltage applied to the data line; A first transistor to turn on / off the data voltage according to the selection line applied voltage; A second transistor configured to flow a current corresponding to a data value stored in the capacitor to the organic light emitting diode; And a threshold voltage corrector configured to store the voltage changed by the threshold voltage of the second transistor rather than the voltage applied to the data line in the capacitor, thereby automatically correcting the threshold voltage unevenness of the thin film transistor. can do.
Description
본 발명은 능동 매트릭스 유기물 발광다이오드(Active Matrix Organic Light Emitting Diode : AMOLED) 디스플레이(display) 화소구조에 관한 것으로, 특히 박막트랜지스터의 문턱전압 불균일도를 자체적으로 보정하는 전압기입방식 화소구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix organic light emitting diode (AMOLED) display pixel structure, and more particularly, to a voltage write type pixel structure for self-correcting threshold voltage unevenness of a thin film transistor.
다결정 실리콘 박막 트랜지스터(Polycrystalline Silicon Thin Film Transistor ; poly-Si TFT)를 이용한 능동 구동 액정 디스플레이(Active Matrix Liquid Crystal Display ; AMLCD)는 현재 노트북 및 개인용 컴퓨터의 모니터에 응용되고 있는 비정질 실리콘 박막 트랜지스터(Amorphous silicon Thin Film Transistor; a-Si TFT)에 비해 구동능력과 집적도가 우수하여 고해상도(High Resolution) 액정 디스플레이(LCD)에 채용될 것으로 기대되고 있다.Active Matrix Liquid Crystal Display (AMLCD) using Polycrystalline Silicon Thin Film Transistor (poly-Si TFT) is an amorphous silicon thin film transistor currently used in monitors of notebooks and personal computers. It is expected to be adopted in high resolution liquid crystal display (LCD) because of its excellent driving capability and integration degree compared to a thin film transistor (a-Si TFT).
다결정 실리콘 TFT AMLCD의 화소구조는 도 1에 도시된 바와 같이 비정질 실리콘 TFT AMLCD와 마찬가지로 한 개의 TFT와 한 개의 커패시터로 구성된다.액정 디스플레이에서의 TFT는 단순한 스위치 역할을 하고, 커패시터에 충전되는 전하량에 따라 액정이 반응을 하기 때문에, 한 개의 TFT와 한 개의 커패시터로 화소가 구성되며, TFT 간의 문턱전압의 차이가 있더라도 화질에 그리 큰 영향을 주지 않는다.The pixel structure of the polycrystalline silicon TFT AMLCD is composed of one TFT and one capacitor as in the amorphous silicon TFT AMLCD as shown in FIG . In a liquid crystal display, a TFT acts as a simple switch, and the liquid crystal reacts according to the amount of charge charged in the capacitor. Thus, a pixel is composed of one TFT and one capacitor. It doesn't have a big impact.
반면 차세대 디스플레이로 각광받고 있는 AMOLED의 경우, 유기 박막에 흘리는 전류의 양에 따라 발하는 빛의 세기를 조절하기 때문에 TFT들의 균일도, 특히 문턱전압(Vth)의 균일도 확보가 중요한 관건-TFT의 문턱전압이 보정되어야 균일한 화소전류를 흘릴 수 있기 때문-이다. 그러나 저온(400℃)에서 제작되는 저온 다결정 실리콘 박막 트랜지스터(Low temperature Polycrystalline Silicon TFT; LTPS TFT)의 경우 공정 상에서 문턱전압을 균일하게 맞추기 힘들므로, 회로적인 접근을 통해 이를 해결하는 방법들이 모색되고 있다.On the other hand, in the case of AMOLED, which is spotlighted as the next generation display, it is important to secure the uniformity of TFTs, especially the threshold voltage (V th ), because it controls the intensity of light emitted according to the amount of current flowing through the organic thin film. This is because a uniform pixel current can flow through this correction. However, low temperature polycrystalline silicon TFTs (LTPS TFTs) manufactured at low temperatures (400 ° C.) have difficulty in uniformly matching threshold voltages in the process, and thus, methods for solving them through a circuit approach have been sought. .
AMOLED의 기본적인 화소 구조는 크게 두가지 방식으로 나뉜다. 하나는 데이터 (Data)를 전압으로 입력하는 전압 기입 방식이고, 다른 하나는 전류로 데이터를 입력하는 전류 기입 방식이다.The basic pixel structure of AMOLED is divided into two ways. One is a voltage write method for inputting data as a voltage, and the other is a current write method for inputting data with a current.
도 2는 종래의 전압 기입 방식 중 가장 기본적인 화소구조를 나타내는 도면으로, 두 개의 TFT와 한 개의 커패시터로 구성된다. 도면에서 T1 TFT는 AMLCD와 같이 스위치 역할을 하고 C1은 데이터 전압을 저장하며, T2 TFT는 C1에 저장된 데이터 값에 해당하는 전류를 O-LED에 흘리는 역할을 한다.2 is a view showing the most basic pixel structure of a conventional voltage writing method, and is composed of two TFTs and one capacitor. In the figure, the T1 TFT serves as a switch like AMLCD, C1 stores a data voltage, and a T2 TFT serves to flow a current corresponding to the data value stored in C1 to the O-LED.
그러나, 상기 전압 기입 방식의 기본 구조의 경우 화소와 화소간에 T2의 문턱 전압 불균일이 있을 때, 같은 데이터 전압이 커패시터에 충전되더라도 다른 전류가 흐르게 된다. 때문에 상기 구조는 화소간의 TFT 문턱전압을 전혀 보정하지 못한다. T2에 흐르는 전류는 다음과 같이 나타난다.However, in the basic structure of the voltage writing method, when there is a threshold voltage nonuniformity of T2 between pixels, different currents flow even when the same data voltage is charged in the capacitor. Because of this structure, the TFT threshold voltage between the pixels cannot be corrected at all. The current flowing in T2 appears as follows.
ID= 1/2 × k × (VGS-VTH)2 I D = 1/2 × k × (V GS -V TH ) 2
= 1/2 × k × (Vdata-VDD-Vth_T2)2 = 1/2 × k × (Vdata-V DD -V th_T2 ) 2
( 포화영역에서의 전류식, k = μ × Cox × W/L)(Current formula in saturation region, k = μ × Cox × W / L)
도 3은 상기 도 2의 기본적인 화소구조에서 TFT의 문턱전압이 각각 -3.8, -4.3, -4.8 V였을 때 같은 데이터 전압에 의해 O-LED에 흐르는 전류를 각각 나타낸다. AMOLED에서 한 화소의 계조표현을 위해 약 수십~ 수백 nA의 전류가 흐르므로 도 6과 같은 전류편차는 상당히 크다고 할 수 있다.3 shows currents flowing through the O-LEDs by the same data voltage when the threshold voltages of the TFTs in the basic pixel structure of FIG. 2 are -3.8, -4.3, and -4.8 V, respectively. In the AMOLED, a current of about several tens to several hundreds of nA flows for gradation of one pixel, so the current deviation shown in FIG. 6 is considerably large.
이를 보완하기 위한 종래의 다른 방법으로 도 4에 도시된 바와 같이 4개의 TFT와 2개의 커패시터를 이용하여 구동 TFT의 문턱전압을 미리 충전시킨 후 데이터를 차지 커플링을 이용하여 입력하는 방법이 국외에서 제안되었다. 이 방법의 경우 화소간의 TFT 문턱전압 보정은 가능하지만 이를 위해 2개의 신호 라인이 추가로 필요하고, 커패시터도 2개가 필요하여 화소의 발광 면적을 줄이게 되고 -TFT와 커패시터 수가 줄어들수록 발광면적이 증가함- 또한, 복잡한 2개의 신호 제어를 위해 별도의 신호 라인(signal line)과 외부 집적회로가 필요하게 되고, 이에 따라 발광면적 감소가 심각한 단점이 있다.As another conventional method for compensating for this, as shown in FIG. 4, a method of inputting data using charge coupling after charging the threshold voltage of the driving TFT in advance using four TFTs and two capacitors is performed in a foreign country. Proposed. In this method, the TFT threshold voltage correction between pixels is possible, but two signal lines are needed for this purpose, and two capacitors are required to reduce the emission area of the pixel and the emission area increases as the number of TFTs and capacitors decreases. In addition, a separate signal line and an external integrated circuit are required for the control of two complicated signals, and thus, the emission area is seriously reduced.
한편, 도 5는 전류 기입 방식의 기본적인 화소구조를 나타내는 도면으로, 4개의 TFT와 한 개의 커패시터로 구성된다. 이 방식은 화소 선택 시 전류를 데이터로 하여 구동 TFT에 데이터 전류를 흘리게 하고, 이때의 게이트-소스 전압을 커패시터에 저장하여 화소의 선택이 끝난 후에도 O-LED에 데이터와 같은 전류를 계속 흘리도록 하는 구동 방식으로 TFT의 문턱 전압에 크게 영향을 받지 않는 방식이다.5 is a diagram showing the basic pixel structure of the current writing method, and is composed of four TFTs and one capacitor. In this method, the data is flowed to the driving TFT by using the current as the data during pixel selection, and the gate-source voltage is stored in the capacitor so that the current such as data continues to flow to the O-LED even after the pixel selection is completed. The driving method is a method that is not significantly affected by the threshold voltage of the TFT.
전류 기입 방식의 경우 상술한 구조 외에도 여러 구조의 화소 구조들이 제안되었으나, 데이터를 전달하기 위해서 정전압에 비해 구현이 힘든 정전류 전원을 이용해야한다는 공통적인 문제점을 지니고 있다. 또한 데이터 전류를 전압의 형태로 커패시터에 저장하고 충전된 전압에 따라 다시 전류를 흘리기 때문에 추가의 신호 라인(signal line)이 불가피하다.In the case of the current writing method, pixel structures having various structures in addition to the above-described structure have been proposed, but have a common problem of using a constant current power source that is difficult to implement compared to the constant voltage in order to transfer data. In addition, an additional signal line is inevitable because the data current is stored in the capacitor in the form of a voltage and flows again in accordance with the charged voltage.
따라서, 본 발명의 목적은 적은 수의 TFT와 커패시터를 이용하여 화소간의 TFT 문턱전압 불균일도를 자체적으로 보정하는 능동 매트릭스 유기물 발광 다이오드 디스플레이 화소구조를 제공함에 있다.Accordingly, an object of the present invention is to provide an active matrix organic light emitting diode display pixel structure which self-corrects TFT threshold voltage nonuniformity between pixels using a small number of TFTs and capacitors.
본 발명의 다른 목적은, 기본적인 선택 신호와 데이터 신호 외에 문턱 전압 보정을 위해 필요한 신호수를 최소화한 능동 매트릭스 유기물 발광 다이오드 디스플레이 화소구조를 제공함에 있다.Another object of the present invention is to provide an active matrix organic light emitting diode display pixel structure which minimizes the number of signals required for threshold voltage correction in addition to basic selection signals and data signals.
상기 목적을 달성하기 위한 본 발명의 능동 매트릭스 유기물 발광 다이오드 디스플레이 화소구조는 데이터 라인; 선택 라인; 유기물 발광다이오드; 상기 데이터 라인에 인가되는 데이터 전압을 저장하는 커패시터; 상기 선택라인 인가 전압에 따라 상기 데이터 전압을 온/오프 하는 제1 트랜지스터; 상기 커패시터에 저장된데이터 값에 해당하는 전류를 상기 유기물 발광다이오드에 흘리는 제2 트랜지스터; 및 상기 데이터 라인에 인가되는 전압보다 상기 제 2 트랜지스터의 문턱전압만큼 변화한 전압이 상기 커패시터에 저장되도록 하는 문턱전압 보정부를 구비하여 이루어지는 것을 특징으로 한다.Active matrix organic light emitting diode display pixel structure of the present invention for achieving the above object is a data line; Selection line; Organic light emitting diodes; A capacitor for storing a data voltage applied to the data line; A first transistor to turn on / off the data voltage according to the selection line applied voltage; A second transistor configured to flow a current corresponding to a data value stored in the capacitor to the organic light emitting diode; And a threshold voltage corrector configured to store, in the capacitor, a voltage which is changed by the threshold voltage of the second transistor rather than the voltage applied to the data line.
바람직하게는, 문턱전압 보정부는 각각이 게이트와, 드레인와, 소스를 구비하는 제3 트랜지스터 및 제4 트랜지스터를 포함하며, 상기 제3 트랜지스터의 게이트는 상기 제4 트랜지스터의 소스에 연결된 상기 제3 트랜지스터의 드레인에 연결되고, 상기 제4 트랜지스터의 게이트는 상기 제3 트랜지스터의 소스에 연결된 상기 제4 트랜지스터의 드레인에 연결된 것을 특징으로 한다.Preferably, the threshold voltage corrector includes a third transistor and a fourth transistor each having a gate, a drain, and a source, the gate of the third transistor being connected to a source of the fourth transistor. And a gate of the fourth transistor is connected to a drain of the fourth transistor connected to a source of the third transistor.
더욱 바람직하게는, 상기 제1 트랜지스터 내지 제4 트랜지스터는 P-형 박막트랜지스터로 구성된 것을 특징으로 한다.More preferably, the first to fourth transistors are configured as P-type thin film transistors.
바람직하게는, 상기 제3 트랜지스터의 소스는 선택라인이 게이트에 연결되고, 데이터라인이 소스에 연결된 상기 제1 트랜지스터의 드레인에 연결되고, 상기 제4 트랜지스터의 소스는 상기 커패시터와 정전압원에 소스가 연결되고, 상기 유기물 발광다이오드에 드레인에 연결된 상기 제2 트랜지스터의 게이트에 연결된 것을 특징으로 한다.Preferably, the source of the third transistor is connected to a drain of the first transistor having a select line connected to a gate, the data line connected to the source, and the source of the fourth transistor connected to a source of the capacitor and the constant voltage source. And a gate of the second transistor connected to a drain of the organic light emitting diode.
도 1은 다결정 실리콘 TFT AMLCD의 화소구조를 나타내는 도면,1 is a view showing a pixel structure of a polycrystalline silicon TFT AMLCD;
도 2는 종래의 기본적인 전압 기입 방식 화소구조를 나타내는 도면,2 is a view showing a conventional basic voltage write method pixel structure;
도 3은 도 2의 화소구조에서 TFT의 문턱전압이 각각 -3.8, -4.3, -4.8 V일 때 같은 데이터 전압에 의해 O-LED에 흐르는 전류를 나타내는 도면,3 is a diagram illustrating a current flowing in an O-LED by the same data voltage when the threshold voltages of the TFTs in the pixel structure of FIG. 2 are -3.8, -4.3, and -4.8 V, respectively;
도 4는 종래의 다른 전압 기입 방식 화소구조를 나타내는 도면 및 타이밍도,4 is a diagram and timing diagram showing another conventional voltage write type pixel structure;
도 5는 종래의 기본적인 전류 기입 방식 화소구조를 나타내는 도면,5 is a view showing a conventional basic current write method pixel structure;
도 6a는 본 발명의 일 실시예에 따른 전압 기입형 AMO-LED의 화소구조를 나타내는 도면,6A is a diagram illustrating a pixel structure of a voltage write type AMO-LED according to an embodiment of the present invention;
도 6b는 도 6a의 타이밍도,6B is a timing diagram of FIG. 6A;
도 7은 도 6a의 화소구조에서 문턱전압이 각각 -3.8, -4.3, -4.8 V일 때 같은 데이터 전압에 의해 O-LED에 흐르는 전류를 나타내는 도면,FIG. 7 is a diagram illustrating a current flowing in an O-LED by the same data voltage when the threshold voltages of the pixel structure of FIG. 6A are -3.8, -4.3, and -4.8 V, respectively.
도 8은 TFT의 문턱전압 변화에 따른 도 6a의 B 노드의 전압 변화를 나타내는 도면,8 is a view showing a voltage change of the node B of FIG. 6A according to a change in the threshold voltage of the TFT;
도 9a는 본 발명의 다른 실시예에 따른 전압 기입형 AMO-LED의 화소구조를나타내는 도면,9A illustrates a pixel structure of a voltage write-type AMO-LED according to another embodiment of the present invention;
도 9b는 도 9a의 타이밍도.9B is a timing diagram of FIG. 9A.
이하, 첨부한 도면 도 6 내지 도 9를 참조하여 본 발명의 실시예를 상세히 설명한다. 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Note that the same components in the drawings are represented by the same reference numerals and symbols as much as possible even though they are shown in different drawings. In addition, in describing the present invention, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.
먼저, 도 6a는 본 발명의 일 실시예에 따른 전압 기입형 AMO-LED의 화소구조를 나타내는 도면이다. 도시된 바와 같이 4개의 P-type TFT와 한 개의 커패시터를 이용한다. 기본적인 선택 신호(S)와 데이터 신호(D) 외에는 어떠한 신호도 필요치 않는다. 개념은 도 2의 전압 기입 방식과 같이 데이터 전압을 커패시터에 저장하는 것이다. 다만 두 TFT(T1, T2) 사이에 T3, T4 두 개의 TFT를 삽입하여 실제 커패시터에 저장되는 전압(node B)이 데이터 전압(node A)보다 T3의 문턱 전압만큼 낮아진 전압이 저장되도록 하는 것이다. 엑시머 레이저를 이용한 LTPS 공정에서 같은 레이저빔으로 동시에 결정화된 근접한 poly-Si TFT의 특성은 같다고 할 수 있고, 이 가정은 미러 구조를 사용하는 전류 기입 방식에서도 흔히 사용되어져 왔다. 따라서 T3의 문턱 전압만큼 낮아진 데이터 전압이 커패시터에 저장되고, T2와 T3의 문턱전압이 같기 때문에 저장된 전압은 실제 T2의 게이트에 T2의 문턱전압이 보정된 새로운 데이터 전압으로 인가되는 것이다.6A is a diagram illustrating a pixel structure of a voltage write type AMO-LED according to an embodiment of the present invention. As shown, four P-type TFTs and one capacitor are used. No signal other than the basic selection signal S and the data signal D is required. The concept is to store the data voltage in the capacitor as in the voltage write method of FIG. However, by inserting two TFTs T3 and T4 between two TFTs T1 and T2, the voltage node B stored in the actual capacitor is stored by the threshold voltage of T3 lower than the data voltage node A. In the LTPS process using an excimer laser, the characteristics of adjacent poly-Si TFTs simultaneously crystallized by the same laser beam are the same, and this assumption has been commonly used in a current writing method using a mirror structure. Therefore, the data voltage lowered by the threshold voltage of T3 is stored in the capacitor, and since the threshold voltages of T2 and T3 are the same, the stored voltage is applied to the gate of T2 as a new data voltage whose T2 is corrected.
도 6b는 도 6a의 타이밍 도로써, 이에 따른 자세한 동작은 다음과 같다. 타이밍 도에서 처음 선택 라인에 인가되는 선택 신호가 high 인 경우 B 노드(node)의 전압은 이전 프레임(frame)의 데이터 전압이 유지되는 상태이다. 이때 선택 신호가 low가 되면서 T1이 켜지면 A 노드에 Vdata가 인가된다. 이때의 Vdata 값은 데이터신호가 아닌 낮은 전압의 리셋 데이터가 인가된다. 즉 A 노드의 전압이 B 노드의 전압보다 낮게 되는 상태이다. 이 때 T3의 게이트는 B 노드와 물려있고, TFT를 구동시키는 게이트 전압과 소스 전압의 차이는 (VB-VA) > 0 > Vth_T3가 되어 T3는 off 상태가 된다. 반면 T4의 경우 게이트 전압과 소스 전압의 차이가 (VA-VB) <Vth_T3< 0 가 되어 on 상태가 된다. 때문에 B 노드의 전압은 A 노드의 전압을 따라 낮아지게 된다. 즉 이전 프레임의 데이터를 지우는 것이다. 그 다음 Vdata 는 실제 그 프레임의 데이터 전압을 인가하게 된다(VA=Vdata). 이때는 A 노드의 전압이 B 노드의 전압보다 높아지기 때문에 T3는 on이 되고, T4는 꺼지게 된다. B 노드의 전압은 A 노드의 전압을 따라가는데, B 노드의 전압이 A 노드의 전압보다 T3의 문턱전압만큼 낮은 값 (Vdata+Vth_T3; p-type TFT이므로 Vth< 0 )에 도달하게 되면 T3는 off 상태가 된다. 다시 말하자면 데이터 전압으로 Vdata를 인가하더라도 실제 구동 TFT인 T2의 게이트에는 Vdata+Vth_T3가 인가되는 효과가 생기고, T2와 T3의 문턱전압은 같다(Vth_T2=Vth_T3)는 가정에 의해 T2의 게이트에는 Vdata+Vth_T2가 인가되는 효과가 있다. 즉 화소마다 T2의 문턱전압(Vth_T2)이 다르더라도 B 노드에 도달되는 전압이 실제 데이터 전압에서 문턱전압만큼 낮아진 전압이 되기 때문에 T2가 흘리는 전류는 같아진다. 전압 Vdata+Vth_T3는 커패시터 C에 의해 저장되어 선택 신호가 high가 되어 T1이 꺼지더라도 다음 프레임까지 T2를 구동하게 된다. T2에 흐르는 전류를 수식으로 나타내면,6B is a timing diagram of FIG. 6A, and thus detailed operations thereof are as follows. When the selection signal applied to the first selection line in the timing diagram is high, the voltage of the B node is a state in which the data voltage of the previous frame is maintained. At this time, when T1 is turned on while the selection signal goes low, Vdata is applied to node A. At this time, the reset data of a low voltage is applied, not the data signal. That is, the voltage at node A is lower than the voltage at node B. At this time, the gate of T3 is bitten with the B node, and the difference between the gate voltage and the source voltage for driving the TFT becomes (V B -V A )>0> V th_T3 so that T3 is turned off. On the other hand, in the case of T4, the difference between the gate voltage and the source voltage becomes (V A -V B ) <V th_T3 <0 and is turned on. Therefore, the voltage of node B is lowered along with the voltage of node A. In other words, it deletes the data of previous frame. Vdata then applies the data voltage of that frame (V A = Vdata). At this time, since the voltage at node A is higher than the voltage at node B, T3 is on and T4 is off. The voltage of node B follows the voltage of node A. When the voltage of node B reaches a value lower than the voltage of node A by the threshold voltage of T3 (Vdata + V th_T3 ; V th <0 since it is a p-type TFT) T3 is off. In other words, even if Vdata is applied as the data voltage, Vdata + V th_T3 is applied to the gate of T2, which is the actual driving TFT, and the threshold voltages of T2 and T3 are the same (V th_T2 = V th_T3 ). There is an effect that Vdata + V th_T2 is applied. That is, even though the threshold voltage V th_T2 of T2 is different for each pixel, the current flowing through the T2 becomes the same since the voltage reaching the node B becomes a voltage lowered by the threshold voltage from the actual data voltage. The voltage Vdata + V th_T3 is stored by the capacitor C to drive T2 until the next frame even if T1 is turned off because the select signal is high. If the current flowing through T2 is represented by a formula,
ID= 1/2 × k × (VGS-VTH)2 I D = 1/2 × k × (V GS -V TH ) 2
= 1/2 × k × (Vdata+Vth_T3-VDD-Vth_T2)2(Vth_T2=Vth_T3)= 1/2 × k × (Vdata + V th_T3 -V DD -V th_T2 ) 2 (V th_T2 = V th_T3 )
= 1/2 × k × (Vdata-VDD)2 = 1/2 × k × (Vdata-V DD ) 2
( 포화영역에서의 전류식, k = μ × Cox × W/L)(Current formula in saturation region, k = μ × Cox × W / L)
즉 T2의 전류는 더 이상 T2 문턱 전압의 함수가 아니다.That is, the current in T2 is no longer a function of the T2 threshold voltage.
도 7은 도 6a에 따른 시뮬레이션 결과이다. 마찬가지로 문턱전압이 각각 -3.8, -4.3, -4.8 V 였을 때 같은 데이터 전압에 의해 OLED에 흐르는 전류를 각각 나타내었다. 상기 도 3과는 다르게 세 경우가 거의 같은 전류 값을 보였으며, 그 오차는 400 nA 수준의 전류에서는 약 13 nA 미만, 40 nA 수준의 전류에서는 4 nA 정도의 작은 오차를 보였다.7 is a simulation result according to FIG. 6A. Similarly, when the threshold voltages were -3.8, -4.3, and -4.8 V, respectively, the currents flowing through the OLED were represented by the same data voltage. Unlike FIG. 3, the three cases showed almost the same current value, and the error showed a small error of less than about 13 nA at a current of 400 nA, and 4 nA at a current of 40 nA.
도 8에서는 도 6a의 B 노드의 전압이 TFT의 문턱전압 변화에 의해 어떻게 변화하는지를 보여준다. 처음 부분은 이전의 데이터가 저장된 것이고, 선택 신호가 들어오면 리셋이 시작된다. 그 후 데이터 전압이 인가되고 선택 신호가 끊긴 후 인가된 전압은 저장되는데, 이 때 저장된 데이터 전압이 세 가지 문턱전압의 차이인 약 0.5 V의 차이를 보인다. 이로써 T3에 의해 문턱전압만큼 조절된 데이터 전압이 C1에 저장되고 이 때문에 T2에는 문턱 전압과는 무관하게 일정한 전류가 흐른다는 것을 확인할 수 있다.FIG. 8 shows how the voltage at node B of FIG. 6A changes due to a change in the threshold voltage of the TFT. The first part is the previous data stored, and the reset starts when the selection signal comes in. After the data voltage is applied and the selection signal is cut off, the applied voltage is stored. At this time, the stored data voltage shows a difference of about 0.5 V, which is a difference between three threshold voltages. As a result, the data voltage adjusted by the threshold voltage by T3 is stored in C1. Therefore, it can be seen that a constant current flows in T2 regardless of the threshold voltage.
본 발명에 따른 화소구조는 n-type TFT로도 유사한 방법으로 구성되어질 수있다. 도 9a는 본 발명의 다른 실시예에 따른 전압 기입형 AMO-LED의 화소구조를 나타내는 도면이고, 도 9b는 도 9a의 타이밍 도로써, 상술한 일 실시예의 p-type과 상반된 구조를 가지며, 데이터 신호도 거꾸로 들어가게 된다. 즉 이때는 B 노드의 전압이 A 노드의 전압보다 N3의 문턱전압만큼 높은 전압(Vdata+Vth_N3; n-type TFT이므로 Vth> 0 )으로 커패시터에 저장되고, 역시 N2의 문턱전압과 상쇄되어 O-LED전류를 나타내게 된다.The pixel structure according to the present invention can be constructed in a similar manner as the n-type TFT. 9A is a diagram illustrating a pixel structure of a voltage write-type AMO-LED according to another embodiment of the present invention, and FIG. 9B is a timing diagram of FIG. 9A and has a structure opposite to that of the above-described p-type of one embodiment. The signal is also reversed. That is, at this time, the voltage of node B is stored in the capacitor as a voltage (Vdata + V th_N3 ; V th > 0 since it is n-type TFT) higher than the voltage of node A, and is offset by the threshold voltage of N2. -LED current is displayed.
한편, 화소를 구성하는 TFT는 신뢰도가 우수한 P-type TFT를 이용하는 것이 N-type TFT를 이용하는 것보다 유리하며, P-type TFT 한가지만 이용하는 것이 N-type, P-type TFT 모두를 사용하는 것보다 공정면에서 간단한 장점이 있다. 또한, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.On the other hand, the TFT constituting the pixel is advantageous to use the P-type TFT with excellent reliability than the N-type TFT, and to use only one P-type TFT is to use both the N-type and P-type TFT. It is simpler in terms of process. In addition, in the detailed description of the present invention has been described with respect to specific embodiments, various modifications are possible without departing from the scope of the invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the scope of the following claims, but also by the equivalents of the claims.
상술한 바와 같이 본 발명은 TFT 문턱전압의 불균일도 문제를 4개의 TFT와 한 개의 커패시터로 해결하였다. 따라서 본 발명에 따른 화소구조로 AMOLED 패널을 구현한다면 TFT 문턱전압 보정은 물론 기존에 비해 화소에서의 발광 면적도 넓힐수 있다.As described above, the present invention solves the problem of non-uniformity of TFT threshold voltage with four TFTs and one capacitor. Therefore, if the AMOLED panel is implemented in the pixel structure according to the present invention, the TFT threshold voltage can be corrected as well as the light emitting area of the pixel can be increased.
또한, 기본적인 선택 신호와 데이터 신호 외에는 다른 신호 처리를 위한 집적회로가 필요 없기 때문에 양산면에서도 다른 구조에 비해 경쟁력이 월등한 디스플레이를 구현할 수 있다.In addition, since there is no need for an integrated circuit for signal processing other than the basic selection signal and data signal, it is possible to realize a display that is more competitive than other structures in mass production.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0008776A KR100469070B1 (en) | 2002-02-19 | 2002-02-19 | Picture Element Structure of Active Matrix Organic Emitting Diode Display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0008776A KR100469070B1 (en) | 2002-02-19 | 2002-02-19 | Picture Element Structure of Active Matrix Organic Emitting Diode Display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030069293A KR20030069293A (en) | 2003-08-27 |
| KR100469070B1 true KR100469070B1 (en) | 2005-02-02 |
Family
ID=32221827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0008776A KR100469070B1 (en) | 2002-02-19 | 2002-02-19 | Picture Element Structure of Active Matrix Organic Emitting Diode Display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100469070B1 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450761B1 (en) * | 2002-09-14 | 2004-10-01 | 한국전자통신연구원 | Active matrix organic light emission diode display panel circuit |
| KR101067931B1 (en) * | 2004-04-28 | 2011-09-26 | 엘지디스플레이 주식회사 | Organic electroluminescence display and driving unit of same |
| KR101130903B1 (en) * | 2004-08-31 | 2012-03-28 | 엘지디스플레이 주식회사 | Driving circuit of active matrix type organic light emitting diode device and method thereof |
| KR100858613B1 (en) * | 2007-03-02 | 2008-09-17 | 삼성에스디아이 주식회사 | Organic Light Emitting Display Device |
| KR101911489B1 (en) * | 2012-05-29 | 2018-10-26 | 삼성디스플레이 주식회사 | Organic Light Emitting Display Device with Pixel and Driving Method Thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000035688A (en) * | 1998-11-25 | 2000-06-26 | 루센트 테크놀러지스 인크 | Display comprising organic smart pixels |
| KR20010051698A (en) * | 1999-11-18 | 2001-06-25 | 이데이 노부유끼 | Display device |
| EP1170719A1 (en) * | 2000-07-07 | 2002-01-09 | Seiko Epson Corporation | Current driven electrooptical device, e.g. organic electroluminescent display, with complementary driving transistors to counteract threshold voltage variations |
| KR100370286B1 (en) * | 2000-12-29 | 2003-01-29 | 삼성에스디아이 주식회사 | circuit of electroluminescent display pixel for voltage driving |
-
2002
- 2002-02-19 KR KR10-2002-0008776A patent/KR100469070B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000035688A (en) * | 1998-11-25 | 2000-06-26 | 루센트 테크놀러지스 인크 | Display comprising organic smart pixels |
| KR20010051698A (en) * | 1999-11-18 | 2001-06-25 | 이데이 노부유끼 | Display device |
| EP1170719A1 (en) * | 2000-07-07 | 2002-01-09 | Seiko Epson Corporation | Current driven electrooptical device, e.g. organic electroluminescent display, with complementary driving transistors to counteract threshold voltage variations |
| KR100370286B1 (en) * | 2000-12-29 | 2003-01-29 | 삼성에스디아이 주식회사 | circuit of electroluminescent display pixel for voltage driving |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030069293A (en) | 2003-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7839364B2 (en) | Pixel circuit of organic light emitting display | |
| US10733933B2 (en) | Pixel driving circuit and driving method thereof, display panel and display device | |
| JP3800050B2 (en) | Display device drive circuit | |
| US8289246B2 (en) | Electric current driving type display device and pixel circuit | |
| JP5157467B2 (en) | Self-luminous display device and driving method thereof | |
| KR100816470B1 (en) | Picture element structure of display device and driving method | |
| US10529281B2 (en) | Pixel compensation circuit and display device | |
| JP2007108378A (en) | Driving method of display device and display device | |
| JP2008529071A (en) | Voltage-programmed pixel circuit, display system, and driving method thereof | |
| JP2007108381A (en) | Display device and driving method of same | |
| WO2020062813A1 (en) | Pixel circuit and driving method therefor, and display device | |
| JP2007108380A (en) | Display device and driving method of display device | |
| US7586468B2 (en) | Display device using current driving pixels | |
| JP2005148134A (en) | Driving method of pixel circuit, pixel circuit and electronic apparatus | |
| US10140922B2 (en) | Pixel driving circuit and driving method thereof and display device | |
| US7847774B2 (en) | Active matrix organic light emitting diode (AMOLED) display, a pixel driving circuit, and a driving method thereof | |
| JP4843203B2 (en) | Active matrix display device | |
| JP4889205B2 (en) | Active matrix display device | |
| JP2008083117A (en) | Display device | |
| JP5034208B2 (en) | Display device and driving method of display device | |
| KR100469070B1 (en) | Picture Element Structure of Active Matrix Organic Emitting Diode Display | |
| JP4558391B2 (en) | Active matrix display device | |
| JP4687026B2 (en) | Display device and driving method of display device | |
| JP4747528B2 (en) | Pixel circuit and display device | |
| KR100505370B1 (en) | Pixel structure for active matrix organic light emitting diode display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130121 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140106 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |