KR100466395B1 - Thin film transistor lcd - Google Patents

Thin film transistor lcd Download PDF

Info

Publication number
KR100466395B1
KR100466395B1 KR10-2001-0030563A KR20010030563A KR100466395B1 KR 100466395 B1 KR100466395 B1 KR 100466395B1 KR 20010030563 A KR20010030563 A KR 20010030563A KR 100466395 B1 KR100466395 B1 KR 100466395B1
Authority
KR
South Korea
Prior art keywords
bus line
disposed
liquid crystal
slit
electrode
Prior art date
Application number
KR10-2001-0030563A
Other languages
Korean (ko)
Other versions
KR20020091694A (en
Inventor
김성운
이승희
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR10-2001-0030563A priority Critical patent/KR100466395B1/en
Publication of KR20020091694A publication Critical patent/KR20020091694A/en
Application granted granted Critical
Publication of KR100466395B1 publication Critical patent/KR100466395B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)

Abstract

본 발명은 액정표시장치를 디스플레이 할때 컬러 쉬프트의 발생을 방지할 수 있는 박막 트랜지스터 액정표시장치를 개시한다. 개시된 본 발명은 투명성 절연 기판으로된 상하부 기판; 상기 하부 기판 상에 일방향으로 배치된 게이트 버스 라인; 상기 게이트 버스 라인과 수직으로 교차 배열되어 단위 화소 영역을 한정하는 데이터 버스 라인; 상기 게이트 버스 라인과 데이터 버스 라인이 교차되는 영역 상에 배치된 박막 트랜지스터; 상기 단위 화소 영역 상에 상기 데이터 버스 라인과 평행하게 배치된 플레이트형의 제 1상대 전극; 상기 제 1상대 전극 상부에 절연막을 사이에두고 오버랩되도록 배치된 슬릿형 화소 전극; 상기 화소 전극이 형성된 하부 기판 내측면에 도포된 배향막; 상기 상부 기판 상에 배치된 슬릿형 제 2상대 전극; 상기 슬릿형 제 2상대 전극이 배치된 상부 기판 내측면에 도포된 배향막; 상기 상하부 기판 사이에 개재된 액정층을 포함하며, 상기 상부 기판에 배치된 제 2상대 전극의 슬릿은 상기 하부 기판에 배치된 화소 전극의 슬릿과 교차되도록 상기 게이트 버스 라인과 평행한 방향 갖도록 구성된 것이다.The present invention discloses a thin film transistor liquid crystal display device capable of preventing the occurrence of color shift when displaying a liquid crystal display device. The present invention discloses an upper and lower substrate made of a transparent insulating substrate; A gate bus line disposed in one direction on the lower substrate; A data bus line vertically intersecting with the gate bus line to define a unit pixel area; A thin film transistor disposed on an area where the gate bus line and the data bus line cross each other; A plate-shaped first relative electrode disposed in parallel with the data bus line on the unit pixel area; A slit-type pixel electrode disposed to overlap with an insulating layer on the first relative electrode; An alignment layer applied to an inner surface of a lower substrate on which the pixel electrode is formed; A slit-type second relative electrode disposed on the upper substrate; An alignment layer applied to an inner surface of the upper substrate on which the slit-type second relative electrode is disposed; And a liquid crystal layer interposed between the upper and lower substrates, wherein the slit of the second relative electrode disposed on the upper substrate has a direction parallel to the gate bus line so as to intersect with the slit of the pixel electrode disposed on the lower substrate. .

Description

박막 트랜지스터 액정표시장치{THIN FILM TRANSISTOR LCD}Thin Film Transistor Liquid Crystal Display {THIN FILM TRANSISTOR LCD}

본 발명은 박막 트랜지스터 액정표시장치에 관한 것으로, 보다 구체적으로는 서로 다른 시야각 방향에 따라 발생하는 컬러 쉬프트 현상을 방지하여 광시야각을 갖도록한 박막 트랜지스터 액정표시장치에 관한 것이다.The present invention relates to a thin film transistor liquid crystal display device, and more particularly, to a thin film transistor liquid crystal display device having a wide viewing angle by preventing color shift occurring in different viewing angle directions.

일반적으로 TN(Twisted Nematic) 모드 액정표시장치에 있어서의 좁은 시야각을 개선하기 위하여 하부 기판에 상대 전극을 배치한 IPS(In-Plane Switching: 이하, IPS라 한다) 모드 액정표시장치가 개발되었다.In general, in order to improve a narrow viewing angle in a twisted nematic (TN) mode liquid crystal display, an IPS (In-Plane Switching) mode liquid crystal display in which a counter electrode is disposed on a lower substrate has been developed.

상기 IPS 모드 액정표시장치의 전극 구조는 유리 기판 상에 불투명 금속으로된 상대 전극과 투명 금속으로된 화소 전극을 배치하여 전압인가에 따라 수평 전계가 발생하여 광시야각을 갖는 구조이다.The electrode structure of the IPS mode liquid crystal display device is a structure having a wide viewing angle because a horizontal electric field is generated by applying a counter electrode made of an opaque metal and a pixel electrode made of a transparent metal on a glass substrate.

그러나, IPS 모드 액정표시장치는 불투명 금속을 상대 전극으로 사용하므로 투과율이 낮고, 액정이 수평으로 배열되므로 응답 속도가 느린 단점이 있다. 그래서, 이를 개선하기 위하여 액정 분자의 배열을 수직으로 배열하는 VA(Vertical Aligment: 이하, VA라 한다) 모드가 제안되었다.However, since the IPS mode liquid crystal display uses an opaque metal as a counter electrode, the transmittance is low and the response speed is slow because the liquid crystals are arranged horizontally. Thus, in order to improve this, a VA (Vertical Aligment) mode for arranging the arrangement of liquid crystal molecules vertically has been proposed.

이러한 관점에서, 종래기술에 따른 박막트랜지스터 액정표시장치를 도 1를참조하여 설명하면 다음과 같다.In this regard, the thin film transistor liquid crystal display according to the related art will be described with reference to FIG. 1.

도 1은 종래 기술에 따른 VA 모드 액정표시장치의 액정 배열과 전극 구조를 설명하기 위한 도면이다.1 is a view for explaining the liquid crystal array and electrode structure of the VA mode liquid crystal display according to the prior art.

종래기술에 따른 박막트랜지스터 액정표시장치는, 도 1에 도시된 바와 같이, 투명성 절연 기판으로된 하부 유리 기판(10a) 상에 ITO 혹은 IZO 금속으로된 화소 전극(1)이 배치되어 있고, 상기 화소 전극(1) 상에는 액정을 수직 방향으로 배열하는 배향막(4a)이 도포되어 있다.In the thin film transistor liquid crystal display according to the related art, as illustrated in FIG. 1, a pixel electrode 1 made of ITO or IZO metal is disposed on a lower glass substrate 10a that is a transparent insulating substrate, and the pixel is disposed. On the electrode 1, the alignment film 4a which arranges a liquid crystal in the vertical direction is apply | coated.

또한, 상부 유리 기판(10b) 상에는 플레이트형의 상대 전극(3)이 배치되어 있고, 상기 상대 전극(3) 상에는 액정을 수직 방향으로 배열하는 배향막(4b)이 도포되어 있다. 이러한 구조를 갖는 상하부 유리 기판(4a, 4b)은 액정을 사이에 두고 합착되어 있고, 상기 액정 분자들은 수직으로 배열되어 있다.Moreover, the plate-shaped counter electrode 3 is arrange | positioned on the upper glass substrate 10b, and the alignment film 4b which arranges a liquid crystal in the vertical direction is apply | coated on the counter electrode 3. The upper and lower glass substrates 4a and 4b having such a structure are bonded together with the liquid crystal interposed therebetween, and the liquid crystal molecules are arranged vertically.

이러한 구조를 갖는 VA 모드 액정표시장치는 전계인가시 빠른 응답을 하게되며, 시야각이 넓은 장점이 있다.The VA mode liquid crystal display having such a structure has a fast response when an electric field is applied, and has a wide viewing angle.

그러나, 상기 종래의 VA 모드 액정표시장치가 광시야각을 갖도록 하기 위하여는 액정 배열을 다양하게 하는 공정이 필요하기 때문에 많은 횟수의 러빙 공정을 필요로 하게 되므로써 제조 수율 감소와 제조비의 상승을 발생시키는 문제가 있다.However, since the conventional VA mode liquid crystal display has a wide viewing angle, a process for varying the liquid crystal array is required, and thus, a large number of rubbing processes are required, resulting in a decrease in manufacturing yield and an increase in manufacturing cost. There is.

또한, 앞서 제시한 IPS 모드 액정표시장치와 VA 모드 액정표시장치는 액정 분자의 배열이 단일 방향만을 갖는 경우이기 때문에 빛의 편광각에 따라 액정의 장축 방향과 단축 방향은 셀갭(d)에 비해 액정의 Δn 값이 상대적으로 차이를 가져오게되므로 보는 시야각 방향에 따라 컬러 쉬프트(Color Shift) 현상이 발생하는 문제가 있다.In addition, since the arrangement of the liquid crystal molecules has only a single direction, the IPS mode liquid crystal display device and the VA mode liquid crystal display device described above have a liquid crystal display in which the major and minor directions of the liquid crystal are different from the cell gap d depending on the polarization angle of light. Since the value of Δn is relatively different, there is a problem that a color shift occurs according to the viewing angle direction.

따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기위하여 안출된 것으로서, IPS 모드와 VA 모드의 장점을 결합하여 빠른 응답 시간과 높은 투과율을 갖으며, 컬러 쉬프트 현상을 제거할 수 있는 박막 트랜지스터 액정표시장치를 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems of the prior art, combining the advantages of the IPS mode and VA mode has a fast response time and high transmittance, and can remove the color shift phenomenon liquid crystal It is an object to provide a display device.

도 1은 종래 기술에 따른 VA 모드 액정표시장치의 액정 배열과 전극 구조를 설명하기 위한 도면.1 is a view for explaining a liquid crystal array and the electrode structure of a VA mode liquid crystal display according to the prior art.

도 2a는 본 발명에 따른 FFS-VA 모드 액정표시장치의 화소 전극 구조를 도시한 평면도.2A is a plan view showing a pixel electrode structure of an FFS-VA mode liquid crystal display device according to the present invention;

도 2b는 본 발명에 따른 FFS-VA 모드 액정표시장치의 상부 기판의 상대 전극 구조를 도시한 평면도.2B is a plan view showing a counter electrode structure of an upper substrate of an FFS-VA mode liquid crystal display according to the present invention;

도 3은 본 발명에 따른 FFS-VA 모드 액정표시장치의 액정 배열과 전극 구조를 설명하기 위한 도면.3 is a view for explaining the liquid crystal array and electrode structure of the FFS-VA mode liquid crystal display according to the present invention.

도 4a 본 발명에 따른 상하 기판 사이에 전계인가 방향을 설명하기위한 도면.4A is a diagram for explaining an electric field application direction between upper and lower substrates according to the present invention;

도 4b는 본 발명에 따른 액정 분자의 방향을 설명하기 위한 도면.4B is a view for explaining the direction of liquid crystal molecules according to the present invention.

도 5a는 본 발명의 다른 실시예의 화소 전극 구조를 도시한 평면도.Fig. 5A is a plan view showing a pixel electrode structure of another embodiment of the present invention.

도 5b는 본 발명의 다른 실시예의 상부 기판의 상대 전극 구조를 도시한 평면도.5B is a plan view showing a counter electrode structure of an upper substrate of another embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

16: 화소 전극 17: 제 1상대 전극16: pixel electrode 17: first relative electrode

19: 제 2상대 전극 20a: 상부 유리 기판19: second relative electrode 20a: upper glass substrate

20b: 하부 유리 기판 21: 절연막20b: lower glass substrate 21: insulating film

24a, 24b: 수직 배향막 25: 액정 분자24a, 24b: vertical alignment layer 25: liquid crystal molecules

상기한 목적을 달성하기 위한 본 발명은, 투명성 절연 기판으로된 상하부 기판; 상기 하부 기판 상에 일방향으로 배치된 게이트 버스 라인; 상기 게이트 버스 라인과 수직으로 교차 배열되어 단위 화소 영역을 한정하는 데이터 버스 라인; 상기 게이트 버스 라인과 데이터 버스 라인이 교차되는 영역 상에 배치된 박막 트랜지스터; 상기 단위 화소 영역 상에 상기 데이터 버스 라인과 평행하게 배치된 플레이트형의 제 1상대 전극; 상기 제 1상대 전극 상부에 절연막을 사이에두고 오버랩되도록 배치된 슬릿형 화소 전극; 상기 화소 전극이 형성된 하부 기판 내측면에 도포된 배향막; 상기 상부 기판 상에 배치된 슬릿형 제 2상대 전극; 상기 슬릿형 제 2상대 전극이 배치된 상부 기판 내측면에 도포된 배향막; 상기 상하부 기판 사이에 개재된 액정층을 포함하며, 상기 상부 기판에 배치된 제 2상대 전극의 슬릿은 상기 하부 기판에 배치된 화소 전극의 슬릿과 교차되도록 상기 게이트 버스 라인과 평행한 방향 갖는 것을 특징으로 한다.The present invention for achieving the above object, the upper and lower substrates made of a transparent insulating substrate; A gate bus line disposed in one direction on the lower substrate; A data bus line vertically intersecting with the gate bus line to define a unit pixel area; A thin film transistor disposed on an area where the gate bus line and the data bus line cross each other; A plate-shaped first relative electrode disposed in parallel with the data bus line on the unit pixel area; A slit-type pixel electrode disposed to overlap with an insulating layer on the first relative electrode; An alignment layer applied to an inner surface of a lower substrate on which the pixel electrode is formed; A slit-type second relative electrode disposed on the upper substrate; An alignment layer applied to an inner surface of the upper substrate on which the slit-type second relative electrode is disposed; And a liquid crystal layer interposed between the upper and lower substrates, wherein the slit of the second relative electrode disposed on the upper substrate has a direction parallel to the gate bus line so as to intersect with the slit of the pixel electrode disposed on the lower substrate. It is done.

여기서, 상기 화소 전극과 제 1상대 전극 및 제 2상대 전극은 모두 ITO 또는IZO의 투명 금속인 것을 특징으로 한다.Here, the pixel electrode, the first relative electrode, and the second relative electrode are all transparent metals of ITO or IZO.

또한, 본 발명의 다른 실시예는 투명성 절연 기판으로된 상하부 기판; 상기 하부 기판 상에 일방향으로 배치된 게이트 버스 라인; 상기 게이트 버스 라인과 수직으로 교차 배열되어 단위 화소 영역을 한정하는 데이터 버스 라인; 상기 게이트 버스 라인과 데이터 버스 라인이 교차되는 영역 상에 배치된 박막 트랜지스터; 상기 단위 화소 영역 상에 상기 데이터 버스 라인과 평행하게 배치된 플레이트형의 제 1상대 전극; 상기 제 1상대 전극 상부에 절연막을 사이에두고 오버랩되도록 배치된 슬릿형 화소 전극; 상기 화소 전극이 형성된 하부 기판 내측면에 도포된 배향막; 상기 상부 기판 상에 배치된 슬릿형 제 2상대 전극; 상기 슬릿형 제 2상대 전극이 배치된 상부 기판 내측면에 도포된 배향막; 상기 상하부 기판 사이에 개재된 액정층을 포함하며, 상기 화소 전극의 슬릿은 상기 게이트 버스 라인과 평행한 단위 화소 중심축을 따라 상하 서로 대칭되도록 일정한 각도를 이루는 '>'자형 구조이고, 상기 화소 전극과 대응되는 상기 상부 기판의 제 2상대 전극의 슬릿은 상기 화소 전극의 슬릿과 교차되는 '<'자형 구조인 것을 특징으로 한다.In addition, another embodiment of the present invention is the upper and lower substrates made of a transparent insulating substrate; A gate bus line disposed in one direction on the lower substrate; A data bus line vertically intersecting with the gate bus line to define a unit pixel area; A thin film transistor disposed on an area where the gate bus line and the data bus line cross each other; A plate-shaped first relative electrode disposed in parallel with the data bus line on the unit pixel area; A slit-type pixel electrode disposed to overlap with an insulating layer on the first relative electrode; An alignment layer applied to an inner surface of a lower substrate on which the pixel electrode is formed; A slit-type second relative electrode disposed on the upper substrate; An alignment layer applied to an inner surface of the upper substrate on which the slit-type second relative electrode is disposed; And a liquid crystal layer interposed between the upper and lower substrates, wherein the slit of the pixel electrode has a '>' shaped structure having a predetermined angle so as to be symmetrical with each other along a unit pixel central axis parallel to the gate bus line. The corresponding slit of the second relative electrode of the upper substrate has a '<' shaped structure intersecting with the slit of the pixel electrode.

본 발명에 의하면, 프린지 필드 구동 모드 액정표시장치의 전극 구조에 VA 모드 액정표시장치의 상부 기판의 상대 전극을 결합하여 액정 분자들이 다양한 배열 방향을 갖도록하여 컬러 쉬프트 현상을 방지한 잇점이 있다.According to the present invention, a color shift phenomenon can be prevented by combining liquid crystal molecules with various alignment directions by combining the electrode structure of the fringe field driving mode liquid crystal display with the counter electrode of the upper substrate of the VA mode liquid crystal display.

(실시예)(Example)

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 자세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a는 본 발명에 따른 FFS-VA 모드 액정표시장치의 화소 전극 구조를 도시한 평면도이고, 도 2b는 본 발명에 따른 FFS-VA 모드 액정표시장치의 상부 기판의 상대 전극 구조를 도시한 평면도이다.2A is a plan view showing a pixel electrode structure of an FFS-VA mode liquid crystal display device according to the present invention, and FIG. 2B is a plan view showing a counter electrode structure of an upper substrate of an FFS-VA mode liquid crystal display device according to the present invention. .

본 발명의 일실시예에 따른 액정표시장치는, 도 2a에 도시된 바와 같이, 하부 유리 기판(미도시)상에 게이트 버스 라인(11)과 데이터 버스 라인(13)이 수직으로 교차 배열되어 단위 화소 영역을 한정하고, 상기 게이트 버스 라인(11)과 데이터 버스 라인(13)이 교차되는 영역 상에는 스위칭 역할을 하는 박막 트랜지스터(15)가 배치되어 있다.In the liquid crystal display according to the exemplary embodiment of the present invention, as illustrated in FIG. 2A, a gate bus line 11 and a data bus line 13 are vertically intersected and arranged on a lower glass substrate (not shown). A thin film transistor 15 is disposed on the region where the pixel area is defined and the gate bus line 11 and the data bus line 13 cross each other.

또한, 상기 단위 화소 영역 상에는 플레이트형의 제 1상대 전극(17)이 상기 데이터 버스 라인(13)과 평행하게 배치되어 있고, 상기 제 1상대 전극(17) 상부에는 절연막을 사이에 두고, 슬릿형 화소 전극(16)이 오버랩되도록 배치되어 있다.In addition, a plate-shaped first relative electrode 17 is disposed in parallel with the data bus line 13 on the unit pixel region, and an insulating film is interposed between the first relative electrode 17 and a slit type. The pixel electrodes 16 are arranged to overlap.

그리고, 상기 제 1상대 전극(17)과 화소 전극(16)은 투명 금속인 ITO 금속, 혹은, IZO 금속으로 되어 있고, 상기 화소 전극(16)의 슬릿들은 상기 데이터 버스 라인(13)과 평행한 방향으로 형성 되어 있다.The first relative electrode 17 and the pixel electrode 16 are made of ITO metal or IZO metal, which is a transparent metal, and the slits of the pixel electrode 16 are parallel to the data bus line 13. It is formed in the direction.

한편, 본 발명에 따른 FFS-VA 모드 액정표시장치의 상부 기판의 상대 전극 구조는, 도 2b에 도시된 바와같이, 상기 도 2a에 도시된 화소 전극(16)과 대향하도록 상부 유리 기판(미도시)상에는 슬릿형 제 2상대 전극(19)이 배치되어 있다.On the other hand, the counter electrode structure of the upper substrate of the FFS-VA mode liquid crystal display according to the present invention, as shown in Figure 2b, the upper glass substrate (not shown) to face the pixel electrode 16 shown in Figure 2a ), The slit type second relative electrode 19 is disposed.

또한, 상기 슬릿형 제 2상대 전극(19)의 슬릿들은 상기 화소 전극(16)의 슬릿들과 수직 교차될수 있도록 상기 게이트 버스 라인(11)과 평행한 방향으로 형성되어 있다.In addition, the slits of the slit-type second relative electrode 19 are formed in a direction parallel to the gate bus line 11 so as to vertically cross the slits of the pixel electrode 16.

그리고, 도 3은 본 발명에 따른 FFS-VA 모드 액정표시장치의 액정 배열과 전극 구조를 설명하기 위한 도면으로서, 투명성 절연 기판으로된 하부 유리 기판(20a) 상에는 ITO 금속으로된 플레이트형 제 1상대 전극(17)이 배치되어 있고, 상기 제 1상대 전극(17) 상부에는 절연막(21)을 사이에 두고 슬릿형 화소 전극(16)이 배치되어 있다. 또한, 상기 화소 전극(16) 상에는 액정을 수직 방향으로 배열하는 배향막(24a)이 도포되어 있다.3 is a view for explaining the liquid crystal array and the electrode structure of the FFS-VA mode liquid crystal display according to the present invention, the plate-like first partner of the ITO metal on the lower glass substrate 20a of the transparent insulating substrate An electrode 17 is disposed, and a slit pixel electrode 16 is disposed on the first relative electrode 17 with an insulating film 21 therebetween. In addition, an alignment film 24a for arranging liquid crystals in a vertical direction is coated on the pixel electrode 16.

그리고, 상부 유리 기판(20b) 상에는 상기 화소 전극(16)과 교차되는 슬릿형 제 2상대 전극(19)이 배치되어 있고, 상기 제 2상대 전극(19) 상에는 액정을 수직 방향으로 배열하는 배향막(24b)이 도포되어 있다.A slit-type second relative electrode 19 crossing the pixel electrode 16 is disposed on the upper glass substrate 20b, and an alignment layer for arranging liquid crystals in the vertical direction on the second relative electrode 19. 24b) is applied.

이러한 구조를 갖는 상하부 유리 기판(24a, 24b)은 액정을 사이에 두고 합착되어 있다. 여기서, 상기 액정 분자들은 수직으로 배열된 VA 모드로 되어 있고, 하부 기판(20a)의 전극 구조는 일반적이 FFS(Fringe Field Switching: 이하,FFS라 한다) 모드 전극 구조로 되어 있다.The upper and lower glass substrates 24a and 24b having such a structure are bonded together with the liquid crystal interposed therebetween. Here, the liquid crystal molecules are in a VA mode arranged vertically, and the electrode structure of the lower substrate 20a is a FFS (Fringe Field Switching) mode electrode structure.

상기와 같은 구조를 갖는 박막 트랜지스터 액정표시장치는 전계가 인가되기 전에 액정 분자들이 수직으로 배열되어 있고, 도면에는 도시하지 않았지만, 위상 보상필름에 의하여 액정분자들의 장축이 보상되어 완전한 다크상태를 이루고 있다.In the thin film transistor liquid crystal display device having the above structure, the liquid crystal molecules are vertically arranged before the electric field is applied, and although not shown in the drawing, the long axis of the liquid crystal molecules is compensated by the phase compensation film to form a completely dark state. .

이때, 전압이 인가되면, 바람직하게는 제 1상대 전극(17)과 제 2상대 전극(19)은 등전위를 갖도록 하고, 상기 화소 전극(16)과는 전압차를 갖도록 한다. 이렇게 전압이 인가된 전극에서는 상기 화소 전극(16)과 제 1상대 전극(17) 및 제 2상대 전극(19)사이에 각각 전계가 발생하여 액정 분자들이 상하 좌우로 다양하게 배열되어 어떠한 방향에서도 컬러 쉬프트가 발생하지 않는 광시야각을 갖게된다.At this time, when a voltage is applied, preferably, the first relative electrode 17 and the second relative electrode 19 have an equipotential, and have a voltage difference from the pixel electrode 16. In the electrode to which the voltage is applied, an electric field is generated between the pixel electrode 16, the first relative electrode 17, and the second relative electrode 19, respectively, so that liquid crystal molecules are variously arranged up, down, left, and right, and color in any direction. It has a wide viewing angle where no shift occurs.

도 4a 본 발명에 따른 상하 기판 사이에 전계인가 방향을 설명하기위한 도면으로서, 도시한 바와 같이, 하부 기판에서는 FFS 모드의 전극 구조와 동일하므로 상기 화소 전극(16)과 제 1상대 전극(17)에서 발생하는 전계는 상기 데이터 버스 라인(도시하지 않음)과 평행한 방향으로 강한 프린지 필드가 형성되고, 상기 제 2상대 전극(19)과의 사이에서는 상기 게이트 버스 라인(도시하지 않음)과 평행한 방향의 전계가 형성된다. 이렇게 형성된 상하 다른 전계들은 액정 분자들이 상하좌우 네 방향으로 회전될 수 있도록 하여 시야각이 넓어 지게된다.FIG. 4A is a view for explaining an electric field application direction between upper and lower substrates according to the present invention. As shown in FIG. 4A, the pixel substrate 16 and the first relative electrode 17 are the same as the electrode structure of the FFS mode in the lower substrate. A strong fringe field is formed in a direction parallel to the data bus line (not shown), and an electric field generated at is parallel to the gate bus line (not shown) between the second relative electrode 19. An electric field in the direction is formed. The other up and down electric fields thus formed allow the liquid crystal molecules to rotate in four directions of up, down, left, and right to widen the viewing angle.

도 4b는 본 발명에 따른 액정 분자의 방향을 설명하기 위한 도면으로서, 도시한 바와 같이, 액정 분자들이 FFS-VA 모드 구조에의하여 수직한 편광축(α,β)을 중심으로 네가지의 방향으로 배열됨을 알 수 있다.4B is a view for explaining the direction of the liquid crystal molecules according to the present invention. As shown, the liquid crystal molecules are arranged in four directions about the vertical polarization axes (α, β) by the FFS-VA mode structure. Able to know.

도 5a는 본 발명의 다른 실시예의 화소 전극 구조를 도시한 평면도로서, 도시한 바와 같이, 도 2a 와 도 2b에서 설명한 바와 같은 전극 구조를 갖지만, 화소 전극(26)과 상부 기판에 배치된 제 2상대 전극(29)의 구조를 바꾸어 배치한 것이다.FIG. 5A is a plan view illustrating a pixel electrode structure according to another exemplary embodiment of the present invention. As shown in FIG. 5A, a second electrode disposed on the pixel electrode 26 and the upper substrate has an electrode structure as described with reference to FIGS. 2A and 2B. The structure of the counter electrode 29 is changed and arranged.

여기서, 상기 화소 전극(26)은 게이트 버스 라인(11)에 평행한 단위 화소의 중심축을 중심으로 일정한 각도를 이루면서 상하 대칭이 되는 '>'자형 구조를 하고 있다.Here, the pixel electrode 26 has a '>' shaped structure in which the pixel electrode 26 is vertically symmetrical at a predetermined angle with respect to the central axis of the unit pixel parallel to the gate bus line 11.

도 5b는 본 발명의 다른 실시예의 상부 기판의 상대 전극 구조를 도시한 평면도로서, 도시한 바와 같이, 상기 도 5a에 도시한 화소 전극(26)과 대응되는 제 2상대 전극(29)의 구조는 상기 화소 전극(26)과 교차될 수 있도록 게이트 버스 라인(11)과 평행한 단위 화소 영역의 중심축을 중심으로 일정한 각도를 이루면서 상하 대칭이 되는 '<'자형 구조를 하고 있다.FIG. 5B is a plan view illustrating a counter electrode structure of an upper substrate according to another embodiment of the present invention. As shown in FIG. 5B, the structure of the second counter electrode 29 corresponding to the pixel electrode 26 illustrated in FIG. In order to intersect the pixel electrode 26, the pixel electrode 26 has a '<' shaped structure that is vertically symmetrical at a predetermined angle with respect to the central axis of the unit pixel region parallel to the gate bus line 11.

상기에서 설명한 FFS-VA 모드 액정표시장치는 강한 프린지 필드를 발생하는 FFS 모드 전극 구조와 액정 분자들이 수직으로 배열되어 빠른 응답을 보이는 VA 모드 구조를 모두 가지고 있으므로, 종래 액정표시장치에서 나타났던 느린 응답 속도와 낮은 투과도, 및 컬러 쉬프트 현상을 제거할 수 있는 잇점이 있다.The above-described FFS-VA mode liquid crystal display has both a FFS mode electrode structure generating a strong fringe field and a VA mode structure in which the liquid crystal molecules are vertically arranged to give a fast response. Speed, low transmittance, and color shift can be eliminated.

이상에서 설명한 바와 같이, 본 발명은 플린지 필드 구동 모드 액정표시장치의 전극 구조에 상부 기판에 상대 전극을 추가한 VA 모드 전극 구조를 결합하여 액정 분자의 배열 방향을 다양하게 하여 컬러 쉬프트 현상을 제거한 효과가 있다.As described above, the present invention combines the VA mode electrode structure in which the counter electrode is added to the upper substrate to the electrode structure of the fringe field driving mode liquid crystal display device to remove the color shift phenomenon by varying the alignment direction of the liquid crystal molecules. It works.

아울러, 액정표시장치의 디스플레이시 투과율과 고속응답 및 높은 콘트라스비를 얻을수 있는 효과가 있다.In addition, it is possible to obtain transmittance, high-speed response, and high contrast ratio in the display of the liquid crystal display.

본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.The present invention is not limited to the above-described embodiments, and various changes can be made by those skilled in the art without departing from the gist of the present invention as claimed in the following claims.

Claims (3)

투명성 절연 기판으로된 상하부 기판;Upper and lower substrates made of a transparent insulating substrate; 상기 하부 기판 상에 일방향으로 배치된 게이트 버스 라인;A gate bus line disposed in one direction on the lower substrate; 상기 게이트 버스 라인과 수직으로 교차 배열되어 단위 화소 영역을 한정하는 데이터 버스 라인;A data bus line vertically intersecting with the gate bus line to define a unit pixel area; 상기 게이트 버스 라인과 데이터 버스 라인이 교차되는 영역 상에 배치된 박막 트랜지스터;A thin film transistor disposed on an area where the gate bus line and the data bus line cross each other; 상기 단위 화소 영역 상에 상기 데이터 버스 라인과 평행하게 배치된 플레이트형의 제 1상대 전극;A plate-shaped first relative electrode disposed in parallel with the data bus line on the unit pixel area; 상기 제 1상대 전극 상부에 절연막을 사이에 두고 오버랩되도록 배치된 슬릿형 화소 전극;A slit pixel electrode disposed to overlap with an insulating layer on the first relative electrode; 상기 화소 전극이 형성된 하부 기판 내측면에 도포된 배향막;An alignment layer applied to an inner surface of a lower substrate on which the pixel electrode is formed; 상기 상부 기판 상에 배치된 슬릿형 제 2상대 전극;A slit-type second relative electrode disposed on the upper substrate; 상기 슬릿형 제 2상대 전극이 배치된 상부 기판 내측면에 도포된 배향막;An alignment layer applied to an inner surface of the upper substrate on which the slit-type second relative electrode is disposed; 상기 상하부 기판 사이에 개재된 액정층을 포함하여 구성되고,It is configured to include a liquid crystal layer interposed between the upper and lower substrates, 상기 상부 기판에 배치된 제 2상대 전극의 슬릿은 상기 하부 기판에 배치된 화소 전극의 슬릿과 교차되도록 상기 게이트 버스 라인과 평행한 방향으로 배치되어 있는 것을 특징으로 하는 박막 트랜지스터 액정표시장치.And a slit of the second relative electrode disposed on the upper substrate is disposed in a direction parallel to the gate bus line so as to intersect with the slit of the pixel electrode disposed on the lower substrate. 제 1항에 있어서,The method of claim 1, 상기 화소 전극과 제 1상대 전극 및 제 2상대 전극은 모두 ITO 또는 IZO의 투명 금속인 것을 특징으로 하는 박막 트랜지스터 액정표시장치.And the pixel electrode, the first relative electrode and the second relative electrode are all transparent metals of ITO or IZO. 투명성 절연 기판으로된 상하부 기판;Upper and lower substrates made of a transparent insulating substrate; 상기 하부 기판 상에 일방향으로 배치된 게이트 버스 라인;A gate bus line disposed in one direction on the lower substrate; 상기 게이트 버스 라인과 수직으로 교차 배열되어 단위 화소 영역을 한정하는 데이터 버스 라인;A data bus line vertically intersecting with the gate bus line to define a unit pixel area; 상기 게이트 버스 라인과 데이터 버스 라인이 교차되는 영역 상에 배치된 박막 트랜지스터;A thin film transistor disposed on an area where the gate bus line and the data bus line cross each other; 상기 단위 화소 영역 상에 상기 데이터 버스 라인과 평행하게 배치된 플레이트형의 제 1상대 전극;A plate-shaped first relative electrode disposed in parallel with the data bus line on the unit pixel area; 상기 제 1상대 전극 상부에 절연막을 사이에 두고 오버랩되도록 배치된 슬릿형 화소 전극;A slit pixel electrode disposed to overlap with an insulating layer on the first relative electrode; 상기 화소 전극이 형성된 하부 기판 내측면에 도포된 배향막;An alignment layer applied to an inner surface of a lower substrate on which the pixel electrode is formed; 상기 상부 기판 상에 배치된 슬릿형 제 2상대 전극;A slit-type second relative electrode disposed on the upper substrate; 상기 슬릿형 제 2상대 전극이 배치된 상부 기판 내측면에 도포된 배향막;An alignment layer applied to an inner surface of the upper substrate on which the slit-type second relative electrode is disposed; 상기 상하부 기판 사이에 개재된 액정층을 포함하여 구성되고,It is configured to include a liquid crystal layer interposed between the upper and lower substrates, 상기 화소 전극의 슬릿은 상기 게이트 버스 라인과 평행한 단위 화소 중심축을 따라 상하 서로 대칭되도록 일정한 각도만큼 경사지게 배치되어 있고, 상기 화소 전극과 대응되는 상기 상부 기판의 제 2상대 전극의 슬릿은 상기 화소 전극의 슬릿과 교차되게 상하 대칭되도록 일정한 각도만큼 경사지게 배치되어 있는 것을 특징으로 하는 박막 트랜지스터 액정표시장치.The slits of the pixel electrodes are disposed to be inclined at a predetermined angle so as to be symmetrical with each other along a unit pixel central axis parallel to the gate bus line, and the slits of the second relative electrodes of the upper substrate corresponding to the pixel electrodes are the pixel electrodes. The liquid crystal display device of claim 1, wherein the liquid crystal display is disposed to be inclined by a predetermined angle so as to be vertically symmetrical to intersect with the slits.
KR10-2001-0030563A 2001-05-31 2001-05-31 Thin film transistor lcd KR100466395B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0030563A KR100466395B1 (en) 2001-05-31 2001-05-31 Thin film transistor lcd

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0030563A KR100466395B1 (en) 2001-05-31 2001-05-31 Thin film transistor lcd

Publications (2)

Publication Number Publication Date
KR20020091694A KR20020091694A (en) 2002-12-06
KR100466395B1 true KR100466395B1 (en) 2005-01-13

Family

ID=27707389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0030563A KR100466395B1 (en) 2001-05-31 2001-05-31 Thin film transistor lcd

Country Status (1)

Country Link
KR (1) KR100466395B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7206048B2 (en) 2003-08-13 2007-04-17 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
KR101490475B1 (en) 2008-06-25 2015-02-06 삼성디스플레이 주식회사 Liquid crystal display and the driving method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990079365A (en) * 1998-04-04 1999-11-05 오평희 Multi-zone Vertically Oriented Liquid Crystal Display
KR19990086580A (en) * 1998-05-29 1999-12-15 김영환 LCD Display of IPS Mode
JPH11352489A (en) * 1998-05-16 1999-12-24 Samsung Electronics Co Ltd Wide visual field angle liquid crystal display device and its production
KR20010004534A (en) * 1999-06-29 2001-01-15 김영환 LCD having high aperture ratio and high transmittance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990079365A (en) * 1998-04-04 1999-11-05 오평희 Multi-zone Vertically Oriented Liquid Crystal Display
JPH11352489A (en) * 1998-05-16 1999-12-24 Samsung Electronics Co Ltd Wide visual field angle liquid crystal display device and its production
KR19990086580A (en) * 1998-05-29 1999-12-15 김영환 LCD Display of IPS Mode
KR20010004534A (en) * 1999-06-29 2001-01-15 김영환 LCD having high aperture ratio and high transmittance

Also Published As

Publication number Publication date
KR20020091694A (en) 2002-12-06

Similar Documents

Publication Publication Date Title
US6642985B2 (en) Fringe field mode LCD shielded from electrostatic disturbances
US6466290B2 (en) Fringe field switching mode LCD
US6678027B2 (en) Fringe field switching mode LCD
KR100494702B1 (en) Fringe field switching liquid crystal display
US7787091B2 (en) Transverse field type liquid crystal display panel
KR20020085244A (en) Liquid crystal display
JP4354944B2 (en) IPS mode liquid crystal display element
JP3850002B2 (en) Liquid crystal electro-optical device
JP2002182230A (en) Fringe field switching mode liquid crystal display
JP2008164983A (en) Liquid crystal display element
KR100430376B1 (en) Liquid crystal display
KR20020080860A (en) Fringe field switching mode lcd
KR100466395B1 (en) Thin film transistor lcd
KR100717186B1 (en) fringe field switching mode liquid crystal display device
KR100599962B1 (en) Fringe field switching mode lcd device
KR20020015651A (en) Active matrix type liquid crystal display device
KR100542306B1 (en) Liquid crystal display having wide viewing angle
KR100306806B1 (en) Liquid crystal display
KR19980028453A (en) Flat Drive Liquid Crystal Display
KR20020022450A (en) Liquid crystal display
KR100658074B1 (en) Cross field switching mode lcd improved transmittance and residual image
KR100737571B1 (en) LCD device having wide viewing angle
KR100781409B1 (en) LCD with improved viewing angle
JP2009053256A (en) Liquid crystal display device
KR100448043B1 (en) Fringe field switching mode lcd removed light leakage

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121207

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141217

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161226

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20181224

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 16