JP2009053256A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2009053256A
JP2009053256A JP2007217327A JP2007217327A JP2009053256A JP 2009053256 A JP2009053256 A JP 2009053256A JP 2007217327 A JP2007217327 A JP 2007217327A JP 2007217327 A JP2007217327 A JP 2007217327A JP 2009053256 A JP2009053256 A JP 2009053256A
Authority
JP
Japan
Prior art keywords
liquid crystal
electrode
substrate
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007217327A
Other languages
Japanese (ja)
Inventor
Toshiaki Fujiwara
敏昭 藤原
Masakatsu Tominaga
真克 冨永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007217327A priority Critical patent/JP2009053256A/en
Publication of JP2009053256A publication Critical patent/JP2009053256A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display device having a wide viewing angle and high contrast. <P>SOLUTION: The liquid crystal display device comprises: first substrate and second substrate opposite to each other; and a liquid crystal layer interposed between the first substrate and the second substrate. The liquid crystal layer contains a nematic liquid crystal having positive dielectric anisotropy. The first substrate has a first electrode to which variable potential is applied, a second electrode opposite to the first electrode in the first substrate plane and in a pixel area, and a first perpendicular alignment film formed on the surface on the liquid crystal layer side. The second substrate has a second perpendicular alignment film formed on the surface on the liquid crystal layer side, and the liquid crystal display device generates an electric field in the liquid crystal layer at least with the first electrode and the second electrode. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、液晶表示装置に関する。より詳しくは、広視野角を有するTV又はモニタ、ME(Medical Engineering)用レントゲンモニタ、デジタルカメラ用ディスプレイ等に好適な液晶表示装置に関するものである。 The present invention relates to a liquid crystal display device. More particularly, the present invention relates to a liquid crystal display device suitable for a TV or monitor having a wide viewing angle, an X-ray monitor for ME (Medical Engineering), a display for a digital camera, and the like.

液晶表示装置は、液晶層を介して互いに対向する一対の基板(通常、アクティブマトリクス基板及び対向基板)を有する液晶表示パネルを備える表示装置であり、近年、用途の拡大とともに、高性能化が進んでいる。液晶表示装置の重要な性能の1つとしては、視野角が挙げられ、広視野角を実現するために種々の技術及び表示モードが開発されている。現在、広視野角特性を有する表示モード(液晶モード)としては、いわゆるMVA(Multi−domain Vertical Alignment)モード及びIPS(In Plane Switching)モードが主流となっている。以下に、MVAモード及びIPSモードのメリット及びデメリットについてそれぞれ説明する。 BACKGROUND ART A liquid crystal display device is a display device including a liquid crystal display panel having a pair of substrates (usually an active matrix substrate and a counter substrate) facing each other with a liquid crystal layer interposed therebetween. It is out. One important performance of a liquid crystal display device is a viewing angle, and various technologies and display modes have been developed to realize a wide viewing angle. At present, the so-called MVA (Multi-domain Vertical Alignment) mode and IPS (In Plane Switching) mode are mainly used as display modes (liquid crystal modes) having a wide viewing angle characteristic. Hereinafter, advantages and disadvantages of the MVA mode and the IPS mode will be described.

MVAモードのメリットは、黒表示での光漏れを抑制できることである。すなわち、MVAモードによれば高コントラストを実現できる。これは、MAVモードは、液晶分子(液晶長軸)が基板主面に対して立っている複屈折を行わない状態で黒表示を行っているためである。より詳細には、MVAモードは、下記(1)〜(3)の特徴を有する。
(1)ラビング等の配向処理により液晶分子を特定方向に配向する必要が無いため、液晶分子の初期状態における配向方向と偏光板の透過軸の方向とのずれに起因する光漏れが発生しない。
(2)液晶分子の熱振動に起因するゆらぎが入射光の振動面に対して影響を与えにくい。
(3)ネガティブCプレートと組み合わせて用いることによって、斜め視野と基板主面(表示面)に対する垂直方向との間において液晶層に起因して発生する位相差を補償することができる。
The advantage of the MVA mode is that light leakage in black display can be suppressed. That is, according to the MVA mode, high contrast can be realized. This is because in the MAV mode, black display is performed in a state where the liquid crystal molecules (liquid crystal major axis) are not birefringent with respect to the main surface of the substrate. More specifically, the MVA mode has the following features (1) to (3).
(1) Since there is no need to align liquid crystal molecules in a specific direction by an alignment treatment such as rubbing, light leakage due to a deviation between the alignment direction in the initial state of the liquid crystal molecules and the direction of the transmission axis of the polarizing plate does not occur.
(2) Fluctuations caused by thermal vibrations of liquid crystal molecules hardly affect the vibration surface of incident light.
(3) By using in combination with the negative C plate, it is possible to compensate for the phase difference caused by the liquid crystal layer between the oblique visual field and the direction perpendicular to the substrate main surface (display surface).

一方、MVAモードのデメリットは、特に低諧調において斜め視野での白浮き(γずれ)が顕著に発生することである。これは、MVAモードは、諧調表示をする際に、基板主面に対する垂直方向の電界(垂直電界)によって液晶分子を寝かす方向に回転させ、このとき液晶分子が基板主面に対する垂線方向に同一のチルト角で回転するためである。より詳細には、MVAモードは、下記(1)及び(2)の特徴を更に有する。
(1)寝る方向に回転している液晶分子が液晶層の垂線方向において連なっているため、その回転している液晶分子による入射光の複屈折は、垂直方向で積分されることになる。したがって、斜め視野における液晶層の位相差は、垂直方向における液晶層の位相差よりも大きくなる。
(2)基板主面に対して垂直に立っている液晶分子を横に寝かすことによって階調を得るため、視線方向から見て、液晶分子はダイナミックに動くことになる。したがって、垂線方向と基板主面に対する斜め方向とにおける液晶分子の見え方は大きく異なり、その結果、大きな複屈折による位相差が発生する。
On the other hand, a demerit of the MVA mode is that white floating (γ shift) in an oblique visual field occurs remarkably particularly in low gradation. In the MVA mode, when gradation display is performed, the liquid crystal molecules are rotated in the direction to lie down by the electric field (vertical electric field) perpendicular to the main surface of the substrate. This is because it rotates at a tilt angle. More specifically, the MVA mode further has the following features (1) and (2).
(1) Since the liquid crystal molecules rotating in the sleeping direction are continuous in the normal direction of the liquid crystal layer, the birefringence of incident light by the rotating liquid crystal molecules is integrated in the vertical direction. Therefore, the phase difference of the liquid crystal layer in the oblique visual field is larger than the phase difference of the liquid crystal layer in the vertical direction.
(2) Since the gradation is obtained by lying down on the side of the liquid crystal molecules standing perpendicular to the main surface of the substrate, the liquid crystal molecules move dynamically as viewed from the line of sight. Therefore, the appearance of the liquid crystal molecules in the perpendicular direction and the oblique direction with respect to the main surface of the substrate are greatly different, and as a result, a phase difference due to large birefringence occurs.

IPSモードのメリットは、特に低諧調で、斜め視野での白浮き(γずれ)の発生を抑制できることである。これは、IPSモードは、諧調表示をする際に、基板主面に対する水平方向の電界(水平電界)により液晶分子を水平方向に連なって水平方向に回転させるためである。より詳細には、IPSモードは、下記(1)及び(2)の特徴を有する。
(1)水平方向に回転している液晶は、下部基板(背面側の基板)付近にのみに限定されるため、垂直方向から見たときに回転している液晶は、MVAモードに比べて、比較的に少ない。したがって、斜め方向から見たときに垂直方向において積分された液晶層の位相差と、垂線方向から見たときに垂直方向において積分された液晶層の位相差との差異が最小限に抑えられる。
(2)基板主面に対して寝ている液晶分子を水平方向に回転させることによって階調を得るため、液晶分子の視差が視線方向によって大きく変化することがない。すなわち、垂線方向と斜め方向とにおける液晶分子の見え方はほぼ同じであるため、位相差を最小限に抑えることができる。
The advantage of the IPS mode is that it is possible to suppress the occurrence of white floating (γ shift) in an oblique visual field, particularly with low gradation. This is because in the IPS mode, when gradation display is performed, liquid crystal molecules are rotated horizontally in a horizontal direction by an electric field (horizontal electric field) in a horizontal direction with respect to the main surface of the substrate. More specifically, the IPS mode has the following features (1) and (2).
(1) Since the liquid crystal rotating in the horizontal direction is limited to the vicinity of the lower substrate (the substrate on the back side), the liquid crystal rotating when viewed from the vertical direction is compared with the MVA mode. Relatively few. Therefore, the difference between the phase difference of the liquid crystal layer integrated in the vertical direction when viewed from the oblique direction and the phase difference of the liquid crystal layer integrated in the vertical direction when viewed from the perpendicular direction is minimized.
(2) Since the gradation is obtained by rotating the liquid crystal molecules lying with respect to the main surface of the substrate in the horizontal direction, the parallax of the liquid crystal molecules does not change greatly depending on the viewing direction. That is, the liquid crystal molecules are almost the same in the perpendicular direction and the oblique direction, so that the phase difference can be minimized.

一方、IPSモードのデメリットは、黒表示において光漏れが発生するのを抑制することが困難なことである。すなわち、IPSモードは、MVAモードと比較して、コントラストの点では不利である。これは、IPSモードは、液晶長軸が基板主面に対して平行な状態であり、複屈折を発生させないモードで黒表示を行っているためである。つまり、液晶分子の長軸方向と偏光板の透過軸の方向とにずれが発生した場合、複屈折が発生し、光漏れが発生してしまう。ずれの要因としては、下記(1)〜(3)が挙げられる。
(1)水平方向に液晶分子を配向させるためのラビングの方向と偏光板の透過軸の方向とがずれる。これは、偏光板の貼り合わせ精度に依存する。
(2)ラビングは、機械的に行われるため、配向力にぶれが発生し、液晶分子の配向方向がゆらぐ。
(3)水平配向であるため、液晶分子の熱振動に起因するゆらぎが入射光の振動面に対して影響を与えやすい。
On the other hand, a disadvantage of the IPS mode is that it is difficult to suppress the occurrence of light leakage in black display. That is, the IPS mode is disadvantageous in terms of contrast compared to the MVA mode. This is because in the IPS mode, the major axis of the liquid crystal is parallel to the main surface of the substrate, and black display is performed in a mode that does not generate birefringence. That is, when a deviation occurs between the major axis direction of the liquid crystal molecules and the transmission axis direction of the polarizing plate, birefringence occurs and light leakage occurs. The following (1)-(3) are mentioned as a factor of a shift | offset | difference.
(1) The rubbing direction for aligning the liquid crystal molecules in the horizontal direction and the direction of the transmission axis of the polarizing plate are shifted. This depends on the bonding accuracy of the polarizing plate.
(2) Since rubbing is performed mechanically, the alignment force fluctuates and the alignment direction of liquid crystal molecules fluctuates.
(3) Since the alignment is horizontal, fluctuations caused by thermal vibration of liquid crystal molecules tend to affect the vibration surface of incident light.

以上説明したように、MVAモードは、高コントラストに対して有利であり、IPSモードは、斜め視野における白浮き(γずれ)の抑制に対して有利であるが、どちらのモードについても、高コントラストと、斜め視野における白浮き(γずれ)の抑制とを両立することは困難であった。 As described above, the MVA mode is advantageous for high contrast, and the IPS mode is advantageous for suppressing white floating (γ shift) in an oblique field of view. It was difficult to achieve both white floating (γ shift) in an oblique visual field.

このような状況の中、製造及びその後の制御が容易で、かつ、液晶分子を駆動するための電界の影響が対向側基板内部にまで及ぶことを防止した新規な液晶表示装置として、互いに対向して設けられた第1及び第2の基板と、上記第1及び第2の基板間に挟持された液晶分子からなる液晶層とを備え、液晶分子のディレクタを主として基板に平行な面内で変化させることにより、表示動作を行う液晶表示装置において、上記第1の基板側に設けられかつ第1の所定電位を与えられる第1の共通電極と、上記第1の共通電極上に設けられた絶縁膜と、当該絶縁膜上に設けられた画素電極と、上記第2の基板側に設けられかつ第2の所定電位を与えられる第2の共通電極とを更に備えており、上記液晶分子は、負の誘電率異方性を有し、上記画素電極は、複数の開口部を有し、上記第1の共通電極は、上記基板に垂直な方向での断面において、上記画素電極の非開口部から開口部に亘る特定の領域であって、上記非開口部とその一部が重なる特定の領域に形成される特定部分を少なくとも有している液晶表示装置が開示されている(例えば、特許文献1参照。)。
特開2000−356786号公報
Under such circumstances, as a novel liquid crystal display device that is easy to manufacture and control thereafter and prevents the influence of the electric field for driving the liquid crystal molecules from reaching the inside of the opposite substrate, it faces each other. And a liquid crystal layer composed of liquid crystal molecules sandwiched between the first and second substrates, and the director of the liquid crystal molecules changes mainly in a plane parallel to the substrate. Accordingly, in the liquid crystal display device that performs the display operation, the first common electrode that is provided on the first substrate side and that is supplied with the first predetermined potential, and the insulation that is provided on the first common electrode are provided. A liquid crystal molecule further comprising: a film; a pixel electrode provided on the insulating film; and a second common electrode provided on the second substrate side and provided with a second predetermined potential. The above pixel having negative dielectric anisotropy The pole has a plurality of openings, and the first common electrode is a specific region extending from the non-opening of the pixel electrode to the opening in a cross section in a direction perpendicular to the substrate. A liquid crystal display device having at least a specific portion formed in a specific region where a non-opening portion and a part thereof overlap is disclosed (for example, refer to Patent Document 1).
JP 2000-356786 A

しかしながら、特許文献1に記載の技術は、IPSモードの液晶表示装置について、水平方向における液晶分子の配向力を向上させることが目的であり、コントラストを改善する効果は小さかった。 However, the technique described in Patent Document 1 is intended to improve the alignment force of liquid crystal molecules in the horizontal direction for an IPS mode liquid crystal display device, and the effect of improving contrast is small.

本発明は、上記現状に鑑みてなされたものであり、広視野角かつ高コントラストな液晶表示装置を提供することを目的とするものである。 The present invention has been made in view of the above-described situation, and an object thereof is to provide a liquid crystal display device having a wide viewing angle and high contrast.

本発明者らは、広視野角かつ高コントラストな液晶表示装置について種々検討したところ、液晶分子の制御方法に着目した。そして、液晶表示装置が配向膜として垂直配向膜を有し、同一基板に設けられ互いに対峙する第一電極と第二電極とにより液晶層に電界(水平成分を含む)を発生させることにより、黒表示時における光漏れの発生を抑制しつつ、階調表示時における白浮きの発生を抑制できることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。 The present inventors have studied various liquid crystal display devices with a wide viewing angle and high contrast, and have focused on a method for controlling liquid crystal molecules. The liquid crystal display device has a vertical alignment film as an alignment film, and an electric field (including a horizontal component) is generated in the liquid crystal layer by a first electrode and a second electrode which are provided on the same substrate and face each other. The present inventors have found that the occurrence of whitening at the time of gradation display can be suppressed while suppressing the occurrence of light leakage at the time of display, and have conceived that the above-mentioned problems can be solved brilliantly and have reached the present invention.

すなわち、本発明は、互いに対向する第一基板及び第二基板と、上記第一基板及び第二基板間に挟持された液晶層とを備える液晶表示装置であって、上記液晶層は、正の誘電率異方性を有するネマチック液晶を含有し、上記第一基板は、可変電位が印加される第一電極と、第一基板面内かつ画素領域内において第一電極と対峙する第二電極と、液晶層側の表面に形成された第一垂直配向膜とを有し、上記第二基板は、液晶層側の表面に形成された第二垂直配向膜を有し、上記液晶表示装置は、少なくとも第一電極及び第二電極によって液晶層に電界を発生させる液晶表示装置である。 That is, the present invention is a liquid crystal display device comprising a first substrate and a second substrate facing each other, and a liquid crystal layer sandwiched between the first substrate and the second substrate, wherein the liquid crystal layer is positive The first substrate includes a nematic liquid crystal having dielectric anisotropy, and the first substrate includes a first electrode to which a variable potential is applied, and a second electrode facing the first electrode in the first substrate surface and in the pixel region. The first vertical alignment film formed on the surface on the liquid crystal layer side, the second substrate has a second vertical alignment film formed on the surface on the liquid crystal layer side, the liquid crystal display device, The liquid crystal display device generates an electric field in the liquid crystal layer by at least a first electrode and a second electrode.

これにより、液晶層に電界が発生していない状態(オフ状態)において、正の誘電率異方性を有するネマチック液晶は、第一基板及び第二基板主面に対して略垂直方向に配向(垂直配向)することとなる。したがって、MVAモードと同様に、黒表示時における光漏れの発生を抑制することができる。すなわち、高コントラストを実現することができる。他方、同一基板(第一基板)内に設けられた第一電極及び第二電極間に電圧が印加された状態(オン状態)においては、IPSモードと同様に、第一基板及び第二基板主面に対して略水平方向に電界が発生することとなる。すなわち、水平成分を多分に有する水平電界が発生する。そして、水平電界が発生すると、第一基板側に位置する正の誘電率異方性を有するネマチック液晶も第一基板及び第二基板主面に対して略水平方向に配向(水平配向)する。その結果、液晶層に複屈折が発生するため、オン状態において階調表示が可能となる。一方、第二基板側に位置する正の誘電率異方性を有するネマチック液晶は、第二垂直配向膜の配向規制力により垂直配向を保ったままとなる。したがって、本発明の液晶表示装置は、斜め視野における白浮きの原因となる第一基板及び第二基板主面に対して斜め方向に配向した液晶分子の発生を抑制しつつ、階調表示を行うことができるので、斜め視野において白浮きが発生するのを抑制することができる。更に、垂直配向した液晶分子と、水平配向した液晶分子とは、斜め視野から見た場合、互いの位相差を補完することができる。したがって、本発明の液晶表示装置は、斜め視野における白浮きの発生をIPSモード以上に抑制することも可能となる。このように、本発明の液晶表示装置は、広視野角と高コントラストとを両立することができる。なお、本発明の液晶表示装置は、少なくとも第一電極及び第二電極によって発生する電界と、第一垂直配向膜及び第二垂直配向膜の配向規制力とによってネマチック液晶の配向を制御することができる。 Thereby, in a state where no electric field is generated in the liquid crystal layer (off state), the nematic liquid crystal having positive dielectric anisotropy is aligned in a direction substantially perpendicular to the first substrate and the second substrate main surface ( (Vertical alignment). Therefore, similar to the MVA mode, it is possible to suppress light leakage during black display. That is, high contrast can be realized. On the other hand, in a state in which a voltage is applied between the first electrode and the second electrode provided in the same substrate (first substrate) (on state), the first substrate and the second substrate main as in the IPS mode. An electric field is generated in a substantially horizontal direction with respect to the surface. That is, a horizontal electric field having a large horizontal component is generated. When a horizontal electric field is generated, nematic liquid crystal having positive dielectric anisotropy located on the first substrate side is also aligned (horizontal alignment) in a substantially horizontal direction with respect to the first substrate and the second substrate main surface. As a result, since birefringence occurs in the liquid crystal layer, gradation display is possible in the on state. On the other hand, the nematic liquid crystal having positive dielectric anisotropy located on the second substrate side remains in the vertical alignment by the alignment regulating force of the second vertical alignment film. Therefore, the liquid crystal display device of the present invention performs gradation display while suppressing the generation of liquid crystal molecules oriented obliquely with respect to the first substrate and the second substrate main surface that cause whitening in an oblique visual field. Therefore, it is possible to suppress whitening from occurring in an oblique visual field. Further, the vertically aligned liquid crystal molecules and the horizontally aligned liquid crystal molecules can complement each other's phase difference when viewed from an oblique field of view. Therefore, the liquid crystal display device of the present invention can suppress the occurrence of whitening in an oblique visual field more than the IPS mode. Thus, the liquid crystal display device of the present invention can achieve both a wide viewing angle and high contrast. In the liquid crystal display device of the present invention, the alignment of the nematic liquid crystal can be controlled by at least the electric field generated by the first electrode and the second electrode and the alignment regulating force of the first vertical alignment film and the second vertical alignment film. it can.

なお、オン状態において水平配向する第一基板側の液晶分子の量(厚み)は、水平電界の強さに依存して変化する。このように、本発明の液晶表示装置は、水平配向する第一基板側の液晶分子の量(厚み)を第一電極及び第二電極間に印加される電圧の強さによって変化させることによって、階調表示を行う。 Note that the amount (thickness) of liquid crystal molecules on the first substrate side that is horizontally aligned in the on state varies depending on the strength of the horizontal electric field. Thus, the liquid crystal display device of the present invention changes the amount (thickness) of the liquid crystal molecules on the first substrate side that is horizontally aligned depending on the strength of the voltage applied between the first electrode and the second electrode, Perform gradation display.

本発明の液晶表示装置の構成としては、このような構成要素を必須として形成されるものである限り、その他の構成要素を含んでいても含んでいなくてもよく、特に限定されるものではない。
本発明の液晶表示装置における好ましい形態について以下に詳しく説明する。
The configuration of the liquid crystal display device of the present invention is not particularly limited as long as such components are formed as essential components, and may or may not include other components. Absent.
A preferred embodiment of the liquid crystal display device of the present invention will be described in detail below.

上記第一電極及び第二電極は、実質的に一定の間隔を有して対峙することが好ましい。なお、実質的に一定な間隔とは、厳密に一定な間隔である必要はなく、間隔が一定となるように第一電極及び第二電極が設計及び形成された場合に達成しうる程度に一定の間隔であればよく、もちろん製造プロセス上発生しうる誤差を含んでもよい。 The first electrode and the second electrode are preferably opposed to each other with a substantially constant interval. It should be noted that the substantially constant interval does not need to be strictly constant, but is constant as much as can be achieved when the first electrode and the second electrode are designed and formed so that the interval is constant. It is sufficient to include an error that may occur in the manufacturing process.

斜め視野における白浮きの発生をより抑制する観点からは、上記第二基板は、液晶層側に第三電極を有し、上記液晶表示装置は、第一電極、第二電極及び第三電極によって液晶層に電界を発生させることが好ましい。これにより、オン状態においても、第二基板側に位置する正の誘電率異方性を有するネマチック液晶をより垂直方向に配向した状態に保つことができる。すなわち、第一基板及び第二基板主面に対して斜め方向に配向する液晶を減少することができる。なお、本発明の液晶表示装置は、第一電極、第二電極及び第三電極によって発生する電界と、第一垂直配向膜及び第二垂直配向膜の配向規制力とによってネマチック液晶の配向を制御することができる。 From the viewpoint of further suppressing the occurrence of whitening in an oblique field of view, the second substrate has a third electrode on the liquid crystal layer side, and the liquid crystal display device includes a first electrode, a second electrode, and a third electrode. It is preferable to generate an electric field in the liquid crystal layer. Thereby, even in the ON state, the nematic liquid crystal having positive dielectric anisotropy located on the second substrate side can be kept in a more vertically aligned state. That is, it is possible to reduce the liquid crystal aligned in the oblique direction with respect to the first substrate and the second substrate main surface. In the liquid crystal display device of the present invention, the alignment of the nematic liquid crystal is controlled by the electric field generated by the first electrode, the second electrode, and the third electrode and the alignment regulating force of the first vertical alignment film and the second vertical alignment film. can do.

表示領域の全域にわたって、斜め視野における白浮きの発生を更に抑制する観点からは、上記第一基板は、スイッチング素子と、上記スイッチング素子を介して第一電極に接続(電気的に接続)され得るソースバスラインとを有し、上記第三電極は、ソースバスラインが延伸する方向の画素列に長手方向が沿うようにストライプ状に形成されるとともに、可変電位が印加されることが好ましい。これにより、ソースバスラインから画像信号が供給されている各画素においてそれぞれ、第三電極の電位を所望の電位に設定することができる。 From the viewpoint of further suppressing the occurrence of whitening in an oblique view over the entire display area, the first substrate can be connected (electrically connected) to the switching element and the first electrode via the switching element. Preferably, the third electrode is formed in a stripe shape so that the longitudinal direction extends along a pixel column in a direction in which the source bus line extends, and a variable potential is applied. Accordingly, the potential of the third electrode can be set to a desired potential in each pixel to which the image signal is supplied from the source bus line.

斜め視野における白浮きの発生を特に抑制する観点からは、上記液晶表示装置は、第一電極及び第二電極間の電圧が第二電極及び第三電極間の電圧よりも大きく、かつ第二電極及び第三電極間の電圧が第一電極及び第二電極間の電圧に比例するように、第一電極、第二電極及び第三電極に電位を印加することが好ましい。 From the viewpoint of particularly suppressing the occurrence of whitening in an oblique field of view, the liquid crystal display device has a voltage between the first electrode and the second electrode larger than the voltage between the second electrode and the third electrode, and the second electrode It is preferable to apply a potential to the first electrode, the second electrode, and the third electrode so that the voltage between the first electrode and the third electrode is proportional to the voltage between the first electrode and the second electrode.

また、斜め視野における白浮きの発生をより抑制する観点からは、上記第一電極及び第二電極は、同一面上に並設されてもよい。これにより、第一電極及び第二電極により発生する電界の斜め成分(第一基板及び第二基板主面に対する斜め方向の成分)を減少することができる。 In addition, from the viewpoint of further suppressing the occurrence of whitening in an oblique field of view, the first electrode and the second electrode may be provided side by side on the same plane. Thereby, the diagonal component (the component of the diagonal direction with respect to a 1st board | substrate and a 2nd board | substrate main surface) of the electric field which generate | occur | produces with a 1st electrode and a 2nd electrode can be reduced.

斜め視野におけるコントラストを向上する観点からは、上記液晶表示装置は、第一基板よりも前方に(観察面側に)ネガティブCプレートを更に備えることが好ましい。これにより、黒表示時の斜め視野において、垂直配向している液晶に起因して発生する位相差を補償し、黒表示時の斜め視野における光漏れの発生を抑制することができる。 From the viewpoint of improving the contrast in the oblique visual field, the liquid crystal display device preferably further includes a negative C plate in front of the first substrate (on the observation surface side). Accordingly, it is possible to compensate for the phase difference caused by the vertically aligned liquid crystal in the oblique visual field during black display, and to suppress the occurrence of light leakage in the oblique visual field during black display.

斜め視野における白浮きの発生をより抑制する観点からは、上記第一電極及び第二電極の少なくとも一方は、不透明な導電性材料を用いて形成されることが好ましく、上記第一電極及び第二電極は、不透明な導電性材料を用いて形成されることがより好ましい。 From the viewpoint of further suppressing the occurrence of whitening in an oblique field of view, at least one of the first electrode and the second electrode is preferably formed using an opaque conductive material. More preferably, the electrode is formed using an opaque conductive material.

本発明の液晶表示装置によれば、広視野角特性と高コントラストとを両立することができる。 According to the liquid crystal display device of the present invention, both wide viewing angle characteristics and high contrast can be achieved.

以下に実施形態を掲げ、本発明を図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。 Embodiments will be described below, and the present invention will be described in more detail with reference to the drawings. However, the present invention is not limited only to these embodiments.

(実施形態1)
図1は、実施形態1の液晶表示パネルの構成を示す平面模式図である。図2は、実施形態1の液晶表示パネルの構成を示す断面模式図であり、図1中のX−Y線における断面を示す。
(Embodiment 1)
FIG. 1 is a schematic plan view illustrating the configuration of the liquid crystal display panel of the first embodiment. 2 is a schematic cross-sectional view showing the configuration of the liquid crystal display panel of Embodiment 1, and shows a cross section taken along line XY in FIG.

実施形態1の液晶表示パネル100は、アクティブマトリクス基板10と、アクティブマトリクス基板10に対向する対向基板50と、これらの間に設けられた液晶層30とを備える。また、液晶表示パネル100は、アクティブマトリクス基板10及び対向基板50の外側に設けられた一対の偏光板41a、41bと、アクティブマトリクス基板10と偏光板41aとの間に設けられたネガティブCプレート42とを備える。 The liquid crystal display panel 100 of Embodiment 1 includes an active matrix substrate 10, a counter substrate 50 facing the active matrix substrate 10, and a liquid crystal layer 30 provided therebetween. In addition, the liquid crystal display panel 100 includes a pair of polarizing plates 41a and 41b provided outside the active matrix substrate 10 and the counter substrate 50, and a negative C plate 42 provided between the active matrix substrate 10 and the polarizing plate 41a. With.

液晶層30は、正の誘電異方性を有するネマチック液晶材料を含む。偏光板41aの透過軸と偏光板41bの透過軸とは、液晶表示パネル100を平面視したときに、直交するように配置される。すなわち、偏光板41aと偏光板41bとは、クロスニコルに配置されている。また、偏光板41aの透過軸と偏光板41bの透過軸とはそれぞれ、パネルの上下又は左右方向に沿って配置される。ネガティブCプレート42は、光軸がフィルム面に対して略垂直方向にある負の1軸異方性を有する位相差補償フィルム、すなわちnx=ny>nzの1軸異方性の位相差補償フィルムである。 The liquid crystal layer 30 includes a nematic liquid crystal material having positive dielectric anisotropy. The transmission axis of the polarizing plate 41a and the transmission axis of the polarizing plate 41b are arranged to be orthogonal when the liquid crystal display panel 100 is viewed in plan. That is, the polarizing plate 41a and the polarizing plate 41b are arranged in crossed Nicols. Further, the transmission axis of the polarizing plate 41a and the transmission axis of the polarizing plate 41b are respectively arranged along the vertical or horizontal direction of the panel. The negative C plate 42 is a retardation compensation film having negative uniaxial anisotropy in which the optical axis is substantially perpendicular to the film surface, that is, a uniaxial anisotropic retardation compensation film of nx = ny> nz. It is.

対向基板50は、透明の絶縁基板(例えば、ガラス基板)11bと、ブラックマトリクス(BM)層(図示せず)と、複数の色層(カラーフィルタ)52と、第三電極である対向電極53と、これらの構成を覆う第二垂直配向膜54とを有する。 The counter substrate 50 includes a transparent insulating substrate (for example, a glass substrate) 11b, a black matrix (BM) layer (not shown), a plurality of color layers (color filters) 52, and a counter electrode 53 that is a third electrode. And a second vertical alignment film 54 covering these structures.

一方、アクティブマトリクス基板10は、透明の絶縁基板(例えば、ガラス基板)11aと、複数のゲートバスライン12と、複数のCsバスライン(容量保持配線)13と、絶縁膜14と、複数のソースバスライン16と、層間絶縁膜19と、第一電極であるドレイン電極20と、第二電極(第二のドレイン電極)であるCs電極21と、これらの構成を覆って液晶層30側の表面に設けられた第一垂直配向膜25とを有する。また、アクティブマトリクス基板10は、各画素に対応してスイッチング素子である薄膜トランジスタ(TFT)26を有する。TFT26は、ゲートバスライン12、絶縁膜14、半導体層15、ソース電極17及びドレイン配線18を含んで構成される。 On the other hand, the active matrix substrate 10 includes a transparent insulating substrate (for example, a glass substrate) 11a, a plurality of gate bus lines 12, a plurality of Cs bus lines (capacitance holding wirings) 13, an insulating film 14, and a plurality of sources. The bus line 16, the interlayer insulating film 19, the drain electrode 20 as the first electrode, the Cs electrode 21 as the second electrode (second drain electrode), and the surface on the liquid crystal layer 30 side covering these components The first vertical alignment film 25 is provided. The active matrix substrate 10 has a thin film transistor (TFT) 26 that is a switching element corresponding to each pixel. The TFT 26 includes a gate bus line 12, an insulating film 14, a semiconductor layer 15, a source electrode 17 and a drain wiring 18.

複数のゲートバスライン12は、パネル左右方向に互いに平行に延設されており、複数のソースバスライン16は、ゲートバスライン12に直交する方向、すなわちパネル上下方向に互いに平行に延設されている。Csバスライン13は、ゲートバスライン12に平行に、すなわちパネル左右方向に延設されている。すなわち、ゲートバスライン12及びCsバスライン13は、互いに交互、かつ平行に配置される。本実施形態において、各画素領域は、概略、これらゲートバスライン12及びソースバスライン16で囲まれた領域として規定されている。すなわち、各画素領域は、マトリクス状に配置される。また、Csバスライン13は、画素領域の中心付近を通るように配置されている。なお、ゲートバスライン12及びソースバスライン16はそれぞれ、従来のモードのものと同様に、ゲートバスライン信号(走査信号)及びソースバスライン信号(画像信号)を伝播するものである。 The plurality of gate bus lines 12 extend in parallel with each other in the left-right direction of the panel, and the plurality of source bus lines 16 extend in parallel with each other in a direction orthogonal to the gate bus lines 12, that is, in the vertical direction of the panel. Yes. The Cs bus line 13 extends in parallel to the gate bus line 12, that is, in the left-right direction of the panel. That is, the gate bus lines 12 and the Cs bus lines 13 are arranged alternately and in parallel. In the present embodiment, each pixel region is roughly defined as a region surrounded by the gate bus line 12 and the source bus line 16. That is, each pixel region is arranged in a matrix. The Cs bus line 13 is disposed so as to pass near the center of the pixel region. The gate bus line 12 and the source bus line 16 propagate the gate bus line signal (scanning signal) and the source bus line signal (image signal), respectively, as in the conventional mode.

このような画素領域の各々には、第一電極であるドレイン電極20が設けられている。液晶表示パネル100を平面視したときのドレイン電極20の形状は、櫛状である。より具体的には、ドレイン電極20は、画素領域を規定する一方のソースバスライン(図1中、左側のソースバスライン16)近傍であり、かつその一方のソースバスライン16と平行に配された幹部22aと、幹部22aに接続され、かつ画素領域を規定する他方のソースバスライン(図1中、右側のソースバスライン16)の方に延伸された複数の枝部23aとを有する。枝部23aは、液晶表示パネル100を平面視したときに、ゲートバスライン12方向における画素領域の中心付近で折れ曲がったV字形状又は逆V字形状を有し、また、ソースバスライン16及びゲートバスライン12に対して略45°斜めの方向に形成される。 In each of such pixel regions, a drain electrode 20 as a first electrode is provided. The drain electrode 20 has a comb shape when the liquid crystal display panel 100 is viewed in plan. More specifically, the drain electrode 20 is disposed in the vicinity of one source bus line (left source bus line 16 in FIG. 1) that defines the pixel region and in parallel with the one source bus line 16. And a plurality of branch portions 23a connected to the trunk portion 22a and extended toward the other source bus line (the source bus line 16 on the right side in FIG. 1) that defines the pixel region. The branch portion 23a has a V shape or an inverted V shape that is bent near the center of the pixel region in the direction of the gate bus line 12 when the liquid crystal display panel 100 is viewed in plan view. It is formed in a direction oblique to the bus line 12 by approximately 45 °.

また、画素領域の各々には、第二電極であるCs電極21が設けられている。Cs電極21は、ドレイン電極20と同様に、平面視櫛状であり、より具体的には、Cs電極21は、画素領域を規定する他方のソースバスライン(図1中、右側のソースバスライン16)近傍であり、かつその他方のソースバスライン16と平行に配された幹部22bと、幹部22bに接続され、かつ画素領域を規定する一方のソースバスライン(図1中、左側のソースバスライン16)の方に延伸された複数の枝部23bと、幹部22bの中心部分に接続され、かつ画素領域の中央に位置する中心枝部24とを有する。枝部23bは、液晶表示パネル100を平面視したときに、ゲートバスライン12方向における画素領域の中心付近で折れ曲がったV字形状又は逆V字形状を有し、また、ソースバスライン16及びゲートバスライン12に対して略45°斜めの方向に形成される。液晶表示パネル100を平面視したときの中心枝部24の形状は、略菱形である。 Each pixel region is provided with a Cs electrode 21 as a second electrode. Similarly to the drain electrode 20, the Cs electrode 21 has a comb shape in plan view. More specifically, the Cs electrode 21 is the other source bus line defining the pixel region (the right source bus line in FIG. 1). 16) a trunk portion 22b that is in the vicinity and arranged in parallel with the other source bus line 16, and one source bus line that is connected to the trunk portion 22b and defines a pixel region (the source bus on the left side in FIG. 1) A plurality of branch portions 23b extending toward the line 16) and a central branch portion 24 connected to the central portion of the trunk portion 22b and positioned at the center of the pixel region. The branch portion 23b has a V shape or an inverted V shape that is bent near the center of the pixel region in the direction of the gate bus line 12 when the liquid crystal display panel 100 is viewed in plan view. It is formed in a direction oblique to the bus line 12 by approximately 45 °. The shape of the central branch portion 24 when the liquid crystal display panel 100 is viewed in plan is a substantially rhombus.

このように、ドレイン電極20の枝部23aとCs電極21の枝部23bとは、互いに相補的な平面形状を有するとともに、ある間隔を有して互い違いに配置されている。すわなち、ドレイン電極20の枝部23aと、Cs電極21の枝部23b及び中心枝部24とは、同一の平面内において互いに平行に対峙して配置されている。 As described above, the branch portions 23a of the drain electrode 20 and the branch portions 23b of the Cs electrode 21 have a planar shape complementary to each other and are alternately arranged with a certain interval. In other words, the branch part 23a of the drain electrode 20, the branch part 23b and the central branch part 24 of the Cs electrode 21 are arranged to face each other in parallel in the same plane.

なお、画素の光透過率を向上する観点からは、ドレイン電極20及びCs電極21は、櫛形状を有さない、すなわち、それぞれ幹部22a及び幹部22bのみを有し、画素領域の対向する二辺に対峙して配置されてもよいが、液晶分子の応答速度を向上する観点からは、上述のように、ドレイン電極20及びCs電極21を櫛形状とし、互い違いに配置することが好ましい。 From the viewpoint of improving the light transmittance of the pixel, the drain electrode 20 and the Cs electrode 21 do not have a comb shape, that is, have only the trunk portion 22a and the trunk portion 22b, respectively, and two opposite sides of the pixel region. However, from the viewpoint of improving the response speed of the liquid crystal molecules, it is preferable that the drain electrode 20 and the Cs electrode 21 have a comb shape and are alternately arranged as described above.

また、枝部23a及び枝部23bは、V字形状又は逆V字形状を有さない、すなわち、それぞれパネル左右方向に直線状に形成されてもよいが、液晶分子の倒れる方向を4方向に分割し、より広い視野角を実現する観点からは、上述のように、ドレイン電極20は、V字形状又は逆V字形状の枝部23aを有するとともに、Cs電極21も、V字形状又は逆V字形状の枝部23bを有し、枝部23a及び枝部23bは、ソースバスライン16及びゲートバスライン12(パネル上下左右方向)に対して略45°斜めの方向(斜めに交わる4つの方向)に形成されることが好ましい。 Further, the branch portion 23a and the branch portion 23b do not have a V-shape or an inverted V-shape, that is, each of the branch portions 23a and 23b may be linearly formed in the left-right direction of the panel. From the viewpoint of dividing and realizing a wider viewing angle, the drain electrode 20 has a V-shaped or inverted V-shaped branch portion 23a as described above, and the Cs electrode 21 also has a V-shaped or inverted shape. The branch part 23b has a V-shaped branch part 23b, and the branch part 23a and the branch part 23b are inclined by about 45 ° with respect to the source bus line 16 and the gate bus line 12 (panel vertical and horizontal directions). Direction).

ドレイン電極20は、ドレイン配線18上方の層間絶縁膜19に設けられたコンタクトホール27bを介してドレイン配線18に接触及び接続される。すなわち、ドレイン電極20は、ドレイン配線18を介してTFT26に接続される。 The drain electrode 20 is in contact with and connected to the drain wiring 18 through a contact hole 27 b provided in the interlayer insulating film 19 above the drain wiring 18. That is, the drain electrode 20 is connected to the TFT 26 via the drain wiring 18.

また、ソースバスライン16は、ソース電極17を介してTFT26に接続される。これにより、TFT26がオン状態になると、ソースバスライン16に供給される画像信号がドレイン電極20に書き込まれることになる。なお、ソースバスライン16とソース電極17とは、同一工程及び同一材料により一体的に形成されている。 The source bus line 16 is connected to the TFT 26 through the source electrode 17. Thus, when the TFT 26 is turned on, the image signal supplied to the source bus line 16 is written to the drain electrode 20. The source bus line 16 and the source electrode 17 are integrally formed by the same process and the same material.

他方、Cs電極21は、中心枝部24がCsバスライン13上方の層間絶縁膜19及び絶縁膜14に設けられたコンタクトホール27aを介してCsバスライン13に接触及び接続されることによって、Csバスライン13に接続される。これにより、Cs電極21には、Csバスライン13の電位が印加されることになる。 On the other hand, the Cs electrode 21 is brought into contact with and connected to the Cs bus line 13 through the contact hole 27a provided in the interlayer insulating film 19 and the insulating film 14 above the Cs bus line 13 in the central branch 24. Connected to the bus line 13. As a result, the potential of the Cs bus line 13 is applied to the Cs electrode 21.

次に、液晶表示パネル100の断面構造について詳細に説明する。 Next, the cross-sectional structure of the liquid crystal display panel 100 will be described in detail.

液晶表示パネル100は、概略、アクティブマトリクス基板10と対向基板50とで、液晶分子を含有する液晶層30を挟持した構造を備える。 The liquid crystal display panel 100 generally has a structure in which a liquid crystal layer 30 containing liquid crystal molecules is sandwiched between an active matrix substrate 10 and a counter substrate 50.

アクティブマトリクス基板10は、主材料として、絶縁基板11aの一方の(液晶層30側の)主面上に、ゲートバスライン12及びCsバスライン13を備える。 The active matrix substrate 10 includes a gate bus line 12 and a Cs bus line 13 on one main surface (on the liquid crystal layer 30 side) of the insulating substrate 11a as main materials.

また、これらゲートバスライン12及びCsバスライン13の全面を覆うようにして、絶縁膜14が設けられている。更に、絶縁膜14上であって、ゲートバスライン12に相当する領域には、アモルファスシリコン等からなる半導体層15が形成されている。そして、半導体層15を介して互いに接続されるドレイン配線18及びソース電極17(ソースバスライン16を含む)が形成されている。半導体層15は、TFT26におけるチャネル領域として作用するものであり、このことから理解されるように、絶縁膜14は、ゲートバスライン12上方において、ゲート絶縁膜として機能する。また、ゲートバスライン12は、ゲート電極としても機能する。 An insulating film 14 is provided so as to cover the entire surface of the gate bus line 12 and the Cs bus line 13. Further, a semiconductor layer 15 made of amorphous silicon or the like is formed on the insulating film 14 in a region corresponding to the gate bus line 12. A drain wiring 18 and a source electrode 17 (including the source bus line 16) connected to each other through the semiconductor layer 15 are formed. The semiconductor layer 15 functions as a channel region in the TFT 26. As understood from this, the insulating film 14 functions as a gate insulating film above the gate bus line 12. The gate bus line 12 also functions as a gate electrode.

なお、本実施形態において、TFT26は、後述するようにドレイン配線18及びソース電極17を分離する際に、半導体層15をも多少エッチングするような製法で製造されたチャネルエッチタイプであり、かつ、ゲート電極としても機能するゲートバスライン12がドレイン配線18及びソース電極17よりも下方に設けられる逆スタガタイプである。 In the present embodiment, the TFT 26 is a channel etch type manufactured by a manufacturing method that slightly etches the semiconductor layer 15 when the drain wiring 18 and the source electrode 17 are separated as described later, and This is a reverse stagger type in which the gate bus line 12 that also functions as a gate electrode is provided below the drain wiring 18 and the source electrode 17.

また、上述のように、ソース電極17は、ソースバスライン16と一体に形成されており、ドレイン配線18は、ドレイン電極20に接続されている。このような構成を備えるTFT26は、ゲートバスライン12に所定の電圧が供給されると、オンし、ソースバスライン16を伝播する画像信号(電圧)をドレイン電極20に書き込むこととなる。 Further, as described above, the source electrode 17 is formed integrally with the source bus line 16, and the drain wiring 18 is connected to the drain electrode 20. The TFT 26 having such a configuration is turned on when a predetermined voltage is supplied to the gate bus line 12, and an image signal (voltage) propagating through the source bus line 16 is written to the drain electrode 20.

アクティブマトリクス基板10における他の構成要素について説明を続けると、ドレイン配線18及びソース電極17の上層には層間絶縁膜19が形成されており、層間絶縁膜19上にはドレイン電極20及びCs電極21が形成され、更にこれらの上層には第一垂直配向膜25が塗布形成されている。第一垂直配向膜25は、第一垂直配向膜25近傍の液晶分子を第一垂直配向膜25表面に対して略垂直に配向する。 Continuing the description of other components in the active matrix substrate 10, an interlayer insulating film 19 is formed on the drain wiring 18 and the source electrode 17, and the drain electrode 20 and the Cs electrode 21 are formed on the interlayer insulating film 19. Further, a first vertical alignment film 25 is applied and formed on these layers. The first vertical alignment film 25 aligns liquid crystal molecules in the vicinity of the first vertical alignment film 25 substantially perpendicularly to the surface of the first vertical alignment film 25.

一方、対向基板50は、絶縁基板11bの一方の(液晶層30側の)主面上に、BM層(図示せず)及び色層52を備える。BM層は、Cr等の不透明な金属、炭素を含有するアクリル等の不透明な有機膜等から形成され、画素領域の周囲、すなわち、ゲートバスライン12、ソースバスライン16及びTFT26に対応する領域に形成されている。一方、色層52は、カラー表示を行うために用いられるものであり、主として、画素領域に形成されている。 On the other hand, the counter substrate 50 includes a BM layer (not shown) and a color layer 52 on one main surface (on the liquid crystal layer 30 side) of the insulating substrate 11b. The BM layer is formed of an opaque metal such as Cr, an opaque organic film such as acrylic containing carbon, and the like, around the pixel region, that is, in a region corresponding to the gate bus line 12, the source bus line 16, and the TFT 26. Is formed. On the other hand, the color layer 52 is used for performing color display, and is mainly formed in the pixel region.

また、BM層及び色層52上には、複数の対向電極53が設けられている。複数の対向電極53は、図から明らかなように、パネル上下方向において隣接する画素間で共有されるように、各画素列に対応して配置されている。このように、各対向電極53は、液晶表示パネル100を平面視したときに、ストライプ状に配置される。 A plurality of counter electrodes 53 are provided on the BM layer and the color layer 52. As is apparent from the drawing, the plurality of counter electrodes 53 are arranged corresponding to each pixel column so as to be shared between adjacent pixels in the vertical direction of the panel. Thus, the counter electrodes 53 are arranged in a stripe shape when the liquid crystal display panel 100 is viewed in plan.

また、対向電極53上には、第二垂直配向膜54が塗布形成されている。第二垂直配向膜54も、第一垂直配向膜25と同様に垂直配向膜であり、第二垂直配向膜54近傍の液晶分子を第二垂直配向膜54表面に対して略垂直に配向する。 A second vertical alignment film 54 is formed on the counter electrode 53 by coating. The second vertical alignment film 54 is also a vertical alignment film like the first vertical alignment film 25, and aligns liquid crystal molecules in the vicinity of the second vertical alignment film 54 substantially perpendicularly to the surface of the second vertical alignment film 54.

なお、第一垂直配向膜25及び第二垂直配向膜54は、液晶分子を膜表面に対して厳密に垂直に配向する必要はないが、プレチルト角(電界が発生していない状態(オフ状態)における液晶分子の長軸と膜表面とのなす角)が85°以上であることが好ましく、88°以上であることがより好ましい。 The first vertical alignment film 25 and the second vertical alignment film 54 do not need to align liquid crystal molecules strictly perpendicular to the film surface, but the pretilt angle (state in which no electric field is generated (off state)). The angle formed between the major axis of the liquid crystal molecules and the film surface is preferably 85 ° or more, and more preferably 88 ° or more.

次に、本実施形態の液晶表示装置の構成について説明する。図3は、実施形態1の液晶表示装置の構成を示す模式図であり、(a)は、平面図を示し、(b)は、側面図を示す。図4は、実施形態1のアクティブマトリクス基板側の構成を示す平面模式図である。 Next, the configuration of the liquid crystal display device of this embodiment will be described. 3A and 3B are schematic views illustrating the configuration of the liquid crystal display device according to the first embodiment. FIG. 3A is a plan view and FIG. 3B is a side view. FIG. 4 is a schematic plan view illustrating the configuration of the active matrix substrate side according to the first embodiment.

実施形態1の液晶表示装置200は、図3に示すように、上述の液晶表示パネル100の他、一般的な液晶表示装置と同様に、液晶表示パネル100のアクティブマトリクス基板10の張出部上に搭載された複数のVd1出力用ドライバチップ61及びゲートドライバチップ62と、アクティブマトリクス基板10の張出部に接続されたFPC(Flexible Printed Circuit)基板103とを備える。 As shown in FIG. 3, the liquid crystal display device 200 according to the first embodiment is provided on the extended portion of the active matrix substrate 10 of the liquid crystal display panel 100 in the same manner as the general liquid crystal display device in addition to the liquid crystal display panel 100 described above. And a plurality of Vd1 output driver chips 61 and gate driver chips 62, and an FPC (Flexible Printed Circuit) substrate 103 connected to the overhanging portion of the active matrix substrate 10.

各Vd1出力用ドライバチップ61はそれぞれ、図4に示すように、複数の接続配線64aを介して、パネル上下方向に並設された複数のソースバスライン16に接続され、各ソースバスライン16に画像信号を供給する。各ゲートドライバチップ62はそれぞれ、複数の接続配線64bを介して、パネル左右方向に並設された複数のゲートバスライン12に接続され、各ゲートバスライン12に走査信号を供給する。また、各Vd1出力用ドライバチップ61及び各ゲートドライバチップ62は、接続配線(図示せず)を介してコントロール回路、電源回路等の制御回路が形成されたFPC基板63とも接続される。更に、パネル左右方向に並設された各Csバスライン13は、複数の接続配線64dによりパネルの左右の額縁領域(非表示領域)において並列接続されるととも、この接続配線64dを介してFPC基板63(FPC基板63に設けられた電源等)に接続される。このように、各Csバスライン13には、Csバスライン信号がFPC基板63から直接入力される。 As shown in FIG. 4, each Vd1 output driver chip 61 is connected to a plurality of source bus lines 16 arranged in parallel in the vertical direction of the panel via a plurality of connection wirings 64a. Supply image signals. Each gate driver chip 62 is connected to a plurality of gate bus lines 12 arranged in parallel in the left-right direction of the panel via a plurality of connection wirings 64 b, and supplies a scanning signal to each gate bus line 12. Each Vd1 output driver chip 61 and each gate driver chip 62 are also connected to an FPC board 63 on which control circuits such as a control circuit and a power supply circuit are formed via connection wiring (not shown). Furthermore, the Cs bus lines 13 arranged in parallel in the left-right direction of the panel are connected in parallel in the left and right frame areas (non-display areas) of the panel by a plurality of connection wirings 64d, and the FPC is connected via the connection wiring 64d. It is connected to a substrate 63 (a power supply or the like provided on the FPC substrate 63). In this way, the Cs bus line signal is directly input from the FPC board 63 to each Cs bus line 13.

そして、液晶表示装置200は、液晶表示パネル100の対向基板50の張出部上に搭載されたVc出力用ドライバチップ65を備える。各Vc出力用ドライバチップ65はそれぞれ、複数の接続配線64cを介して対向電極53に接続される。これにより、各対向電極53に任意の電位を供給することができる。 The liquid crystal display device 200 includes a Vc output driver chip 65 mounted on the extended portion of the counter substrate 50 of the liquid crystal display panel 100. Each Vc output driver chip 65 is connected to the counter electrode 53 via a plurality of connection wires 64c. Thereby, an arbitrary potential can be supplied to each counter electrode 53.

なお、液晶表示装置200は、液晶表示パネル100に光を供給するバックライトユニット、液晶表示パネル100、バックライトユニット等の電子機器を保持する筐体等の通常の液晶表示装置が備える部材を更に有する。 The liquid crystal display device 200 further includes members included in a normal liquid crystal display device such as a backlight unit that supplies light to the liquid crystal display panel 100, a housing that holds electronic devices such as the liquid crystal display panel 100, and the backlight unit. Have.

ここで、各ドライバチップの動作について説明する。図5は、実施形態1の液晶表示装置におけるタイミングチャート(電圧波形)であり、(a)は、ゲートバスライン信号(走査信号)Vgを示し、(b)は、ソースバスライン信号(画像信号)Vd1を示し、(c)は、Csバスライン信号Vd2を示し、(d)は、対向電極に供給される信号Vcを示す。なお、図5(a)〜(d)は、同じ時間軸(横軸)上にある。また、各図5(a)〜(d)において、縦軸は電位を示す。 Here, the operation of each driver chip will be described. 5A and 5B are timing charts (voltage waveforms) in the liquid crystal display device according to the first embodiment. FIG. 5A illustrates a gate bus line signal (scanning signal) Vg, and FIG. 5B illustrates a source bus line signal (image signal). ) Vd1, (c) shows the Cs bus line signal Vd2, and (d) shows the signal Vc supplied to the counter electrode. 5A to 5D are on the same time axis (horizontal axis). In each of FIGS. 5A to 5D, the vertical axis indicates the potential.

図5(a)に示すよう、パネル上下方向に並設された各ゲートバスライン12には、ゲートドライバチップ62からゲートバスライン信号Vgが順次供給される(線順次駆動)。このように、図5(a)は、隣接する複数(例えば、3つ)のゲートバスライン12にゲートバスライン信号Vgが順次供給されている状態を示す。また、図5(b)に示すよう、Vd1出力用ドライバチップ61から各ソースバスライン16、すなわちドレイン電極20には、階調により振幅が可変の電位であるソースバスライン信号Vd1が供給される。なお、本実施形態の液晶表示装置は、交流駆動であり、ソースバスライン信号Vd1は、1フレーム毎に極性が反転している。更に、図5(c)に示すよう、各Csバスライン13、すなわち、Cs電極には、所定の電位、例えば0Vに設定されたCsバスライン信号Vd2が供給される。そして、図5(d)に示すよう、Vc出力用ドライバチップ65から各対向電極53には、階調により振幅が可変の電位であり、かつ極性が1フレーム毎に反転する信号Vcが供給される。なお、信号Vcの極性は、ソースバスライン信号Vdと同じ極性方向に設定される。 As shown in FIG. 5A, the gate bus line signals Vg are sequentially supplied from the gate driver chip 62 to the gate bus lines 12 arranged in parallel in the vertical direction of the panel (line sequential driving). 5A shows a state in which the gate bus line signal Vg is sequentially supplied to a plurality of (for example, three) gate bus lines 12 adjacent to each other. Further, as shown in FIG. 5B, the source bus line signal Vd1 having a potential whose amplitude is variable depending on the gradation is supplied from the Vd1 output driver chip 61 to each source bus line 16, that is, the drain electrode 20. . Note that the liquid crystal display device of the present embodiment is AC driven, and the polarity of the source bus line signal Vd1 is inverted every frame. Further, as shown in FIG. 5C, a Cs bus line signal Vd2 set to a predetermined potential, for example, 0 V, is supplied to each Cs bus line 13, that is, the Cs electrode. As shown in FIG. 5D, the Vc output driver chip 65 is supplied with a signal Vc whose amplitude is variable by gradation and whose polarity is inverted every frame from each counter electrode 53. The Note that the polarity of the signal Vc is set in the same polarity direction as that of the source bus line signal Vd.

図6は、実施形態1の液晶表示装置におけるタイミングチャート(電圧波形)であり、ソースバスライン信号(画像信号)Vd1と、Csバスライン信号Vd2と、対向電極に供給される信号Vcとを重ね合わせた図である。なお、図6においてVd1、Vd2及びVcの立ち上がり及び立下りは、見やすくするためにずらして図示しているが、実際には、各信号は同時に上下(変化)する。また図6において横軸は時間軸を示し、縦軸は電位を示す。 FIG. 6 is a timing chart (voltage waveform) in the liquid crystal display device of the first embodiment, in which the source bus line signal (image signal) Vd1, the Cs bus line signal Vd2, and the signal Vc supplied to the counter electrode are overlapped. FIG. In FIG. 6, the rising and falling edges of Vd1, Vd2, and Vc are shown to be shifted for easy viewing. However, in actuality, the signals move up and down (change) at the same time. In FIG. 6, the horizontal axis represents the time axis, and the vertical axis represents the potential.

液晶表示装置200において、信号Vcの極性はソースバスライン信号Vd及び信号Vcの振幅は可変であることから、図6に示すように、電圧|Vd1−Vc|や電圧|Vc−Vd2|、電圧|Vd1−Vd2|を1フレーム毎に適宜変更することができる。また、信号Vcの極性はソースバスライン信号Vdと同じ方向であることから、各信号間の関係を後述する(|Vd1|−|Vd2|)/2=|Vc|−|Vd2|を満たすように設定することができる。 In the liquid crystal display device 200, since the polarity of the signal Vc is variable in the amplitude of the source bus line signal Vd and the signal Vc, as shown in FIG. 6, the voltage | Vd1-Vc | or the voltage | Vc-Vd2 | | Vd1-Vd2 | can be appropriately changed for each frame. Further, since the polarity of the signal Vc is in the same direction as the source bus line signal Vd, the relationship between the signals will be described later (| Vd1 | − | Vd2 |) / 2 = | Vc | − | Vd2 | Can be set to

ここで、本実施形態の液晶表示パネル100の動作についてシミュレーションを行った結果について説明する。図7は、実施形態1の液晶表示パネルを示す断面図であり、低階調時における液晶層に発生する電界の等電位線と液晶分子の配向方向とをシミュレーションにより求めた結果を示す。図8は、実施形態1の液晶表示パネルを示す断面図であり、高階調時における液晶層に発生する電界の等電位線と液晶分子の配向方向とをシミュレーションにより求めた結果を示す。 Here, the result of having performed simulation about operation | movement of the liquid crystal display panel 100 of this embodiment is demonstrated. FIG. 7 is a cross-sectional view showing the liquid crystal display panel of Embodiment 1, and shows the result of obtaining the equipotential lines of the electric field generated in the liquid crystal layer and the alignment direction of the liquid crystal molecules by simulation at the time of low gradation. FIG. 8 is a cross-sectional view showing the liquid crystal display panel of Embodiment 1, and shows the results of obtaining the equipotential lines of the electric field generated in the liquid crystal layer and the alignment direction of the liquid crystal molecules by simulation at the time of high gradation.

このシミュレーションにおける各種条件は、以下のとおりである。すなわち、液晶分子の誘電率異方性Δε=2.9及び屈折率異方性Δn=0.1とし、液晶層の厚み(セルギャップ)d1は、4.2μmとした。また、ドレイン電極20の各枝部23aの幅(枝部23aの長手方向(延伸方向)に対して垂直な方向における長さ)La1と、Cs電極21の各枝部23bの幅(枝部23bの長手方向(延伸方向)に対して垂直な方向における長さ)Lb1とは、4.0μmとした。更に、ドレイン電極20の各枝部23aと、Cs電極21の各枝部23bとの間の間隔(枝部23a及び枝部23bの長手方向(延伸方向)に対して垂直な方向における枝部23a及び枝部23b間の長さ)S1も、4.0μmとした。 Various conditions in this simulation are as follows. That is, the dielectric anisotropy Δε = 2.9 and the refractive index anisotropy Δn = 0.1 of the liquid crystal molecules were set, and the thickness (cell gap) d1 of the liquid crystal layer was 4.2 μm. Further, the width of each branch 23a of the drain electrode 20 (length in a direction perpendicular to the longitudinal direction (extension direction) of the branch 23a) La1 and the width of each branch 23b of the Cs electrode 21 (branch 23b). The length in a direction perpendicular to the longitudinal direction (stretching direction) Lb1 was 4.0 μm. Furthermore, the distance between each branch 23a of the drain electrode 20 and each branch 23b of the Cs electrode 21 (the branch 23a in a direction perpendicular to the longitudinal direction (extension direction) of the branch 23a and the branch 23b). And the length between the branch portions 23b) S1 was also set to 4.0 μm.

また、図7(低階調時の図)は、ドレイン電極20に対して10Vを、Cs電極21に対して0Vを、対向電極53に対して5Vを印加した状態を示す。すなわち、図7においては、ドレイン電極20の電位Vd1=10V、Cs電極21の電位Vd2=0V、対向電極53の電位Vc=5Vとした。一方、図8(高階調時の図)は、ドレイン電極20に対して20Vを、Cs電極21に対して0Vを、対向電極53に対して10Vを印加した状態を示す。すなわち、図8においては、ドレイン電極20の電位Vd1=20V、Cs電極21の電位Vd2=0V、対向電極53の電位Vc=10Vとした。 FIG. 7 (a diagram at a low gradation) shows a state in which 10 V is applied to the drain electrode 20, 0 V is applied to the Cs electrode 21, and 5 V is applied to the counter electrode 53. That is, in FIG. 7, the potential Vd1 of the drain electrode 20 is 10 V, the potential Vd2 of the Cs electrode 21 is 0 V, and the potential Vc of the counter electrode 53 is 5 V. On the other hand, FIG. 8 (a diagram at the time of high gradation) shows a state in which 20 V is applied to the drain electrode 20, 0 V is applied to the Cs electrode 21, and 10 V is applied to the counter electrode 53. That is, in FIG. 8, the potential Vd1 of the drain electrode 20 is 20 V, the potential Vd2 of the Cs electrode 21 is 0 V, and the potential Vc of the counter electrode 53 is 10 V.

シミュレーションの結果、低階調時においては、図7に示すように、ドレイン電極20及びCs電極21間で発生した水平電界により、アクティブマトリクス基板10付近の液晶分子のみが寝る方向(水平方向)に回転(配向)した(図7中、一点差線で囲まれた領域参照)。また、高階調時においても、図8に示すように、ドレイン電極20及びCs電極21間で発生した水平電界により、アクティブマトリクス基板10側の液晶分子が水平方向に回転した(図8中、一点差線で囲まれた領域参照)。他方、高階調時においては、図8中の白抜き矢印で示すように、水平方向に回転する液晶分子の層は、アクティブマトリクス基板10から対向基板50側に広がっていた。このように、液晶表示パネル100は、対向基板50に設けられた対向電極53と、アクティブマトリクス基板10に設けられたドレイン電極20及びCs電極21とによる放物線電界(水平電界と垂直電界との合成ベクトル)によって液晶層を制御することができる。また、液晶表示パネル100は、水平電界により水平方向近くまで配向(回転)した液晶分子(水平配向した液晶分子)と、水平電界の影響をほとんど受けずに垂直方向に配向したまま液晶分子(垂直配向したままの液晶分子)とブレンドの割合で、各諧調の位相差を発生させることができる。すなわち、液晶表示パネル100は、アクティブマトリクス基板10側の水平配向した液晶分子の層の厚みと、対向基板50側の垂直配向したままである液晶分子の層の厚みと変化させることによって階調表示を行うことができる。そして、液晶表示パネル100においては、低階調から高階調になるにしたがって、水平配向した液晶分子の層の厚みが大きくなるとともに、垂直配向したままである液晶分子の層の厚みが小さくなる。 As a result of the simulation, at the time of low gradation, as shown in FIG. 7, the horizontal electric field generated between the drain electrode 20 and the Cs electrode 21 causes only the liquid crystal molecules in the vicinity of the active matrix substrate 10 to sleep (horizontal direction). Rotation (orientation) (refer to the area surrounded by a one-dotted line in FIG. 7). Further, even at high gradation, as shown in FIG. 8, the horizontal electric field generated between the drain electrode 20 and the Cs electrode 21 causes the liquid crystal molecules on the active matrix substrate 10 side to rotate in the horizontal direction (in FIG. (See the area enclosed by the difference line). On the other hand, at the time of high gradation, the layer of liquid crystal molecules rotating in the horizontal direction spreads from the active matrix substrate 10 to the counter substrate 50 side, as indicated by white arrows in FIG. As described above, the liquid crystal display panel 100 includes a parabolic electric field (a combination of a horizontal electric field and a vertical electric field) formed by the counter electrode 53 provided on the counter substrate 50 and the drain electrode 20 and the Cs electrode 21 provided on the active matrix substrate 10. The liquid crystal layer can be controlled by the vector). Further, the liquid crystal display panel 100 includes liquid crystal molecules (horizontal aligned liquid crystal molecules) that are aligned (rotated) near the horizontal direction by a horizontal electric field, and liquid crystal molecules (vertical) that are aligned in the vertical direction almost without being affected by the horizontal electric field. The phase difference of each gradation can be generated by the ratio of the liquid crystal molecules (as-aligned) and the blend. In other words, the liquid crystal display panel 100 displays gradation by changing the thickness of the horizontally aligned liquid crystal molecule layer on the active matrix substrate 10 side and the thickness of the liquid crystal molecule layer that remains vertically aligned on the counter substrate 50 side. It can be performed. In the liquid crystal display panel 100, the thickness of the liquid crystal molecule layer that is horizontally aligned increases and the thickness of the liquid crystal molecule layer that remains vertically aligned decreases as the gray level increases from low to high.

このような水平方向近くまで充分寝た水平配向に近い液晶分子においては、IPSモードと同様に、形状的に斜め視野での位相差がほとんど発生しない。したがって、液晶表示パネル100は、斜め視野における白浮きの発生を、IPSモードと同程度まで抑制することができる。 In the liquid crystal molecules close to the horizontal direction and close to the horizontal alignment, as in the IPS mode, the phase difference in the oblique visual field hardly occurs in the shape. Therefore, the liquid crystal display panel 100 can suppress the occurrence of whitening in an oblique view to the same extent as in the IPS mode.

また、液晶表示パネル100において、偏光板41a、41bは、クロスニコルに配置されるとともに、対向電極53、ドレイン電極20及びCs電極21間に電位差が発生していないとき(すなわち、液晶層30に電界が発生していないとき)は、液晶分子が第一垂直配向膜25及び第二垂直配向膜54により垂直配向している。したがって、液晶表示パネル100は、MVAモードと同様に、光漏れの少ない黒表示が可能である(ノーマリーブラック)。すなわち、液晶表示パネル100は、斜め視野における白浮きの発生を抑制しつつ、高コントラストを実現することができる。 Further, in the liquid crystal display panel 100, the polarizing plates 41a and 41b are arranged in crossed Nicols, and when no potential difference is generated between the counter electrode 53, the drain electrode 20, and the Cs electrode 21 (that is, in the liquid crystal layer 30). When no electric field is generated, the liquid crystal molecules are vertically aligned by the first vertical alignment film 25 and the second vertical alignment film 54. Therefore, the liquid crystal display panel 100 can display black with little light leakage (normally black), as in the MVA mode. That is, the liquid crystal display panel 100 can achieve high contrast while suppressing the occurrence of whitening in an oblique visual field.

このように、液晶表示パネル100は、斜め視野からの位相差の発生が大きい、垂直方向及び水平方向の中間に位置にする配向(斜め配向)をできる限り発生させず、斜め視野からの位相差が発生しにくい垂直配向と水平配向との2つの液晶分子の構成比を変化させることによって、諧調を作り出すことができる。 As described above, the liquid crystal display panel 100 generates a phase difference from the oblique visual field, and does not generate as much orientation (oblique orientation) as possible between the vertical direction and the horizontal direction. Gradation can be created by changing the composition ratio of two liquid crystal molecules, ie, vertical alignment and horizontal alignment, which are less likely to occur.

なお、液晶表示パネル100においては、図7及び8に示すように、アクティブマトリクス基板10及び対向基板10の主面に対して斜め方向に発生する電界(斜め電界)も存在し、この斜め電界に起因して斜め方向に配向(斜め配向)した液晶分子も存在する。しかしながら、この斜め配向した液晶分子の全体に占める割合は、図11を用いて後述するMVAモードに比べて非常に少なく、図12を用いて後述するIPSモードと同程度である。したがって、液晶表示パネル100は、上述のように、斜め視野における白浮きの発生を、IPSモードと同程度、又はそれ以上抑制することができる。 In the liquid crystal display panel 100, as shown in FIGS. 7 and 8, there is also an electric field (oblique electric field) generated in an oblique direction with respect to the main surfaces of the active matrix substrate 10 and the counter substrate 10. As a result, there are also liquid crystal molecules that are oriented obliquely (obliquely oriented). However, the proportion of the obliquely aligned liquid crystal molecules in the entire liquid crystal molecule is very small compared to the MVA mode described later with reference to FIG. 11, and is comparable to the IPS mode described later with reference to FIG. Therefore, as described above, the liquid crystal display panel 100 can suppress the occurrence of whitening in an oblique visual field at the same level as or more than in the IPS mode.

また、幅La1、幅Lb1、間隔S1及びセルギャッ1プdがほぼ等しい場合は、上述した液晶表示パネル100の液晶配向を成立させるためには、垂直電界(Y軸方向、すなわち基板に対して垂直な方向の電界)よりも水平電界(X軸方向、すなわち基板に対して水平な方向の電界)が大きくすることが好ましい。そして、いくらか水準を振ってシミュレーションを行った結果、垂直電界及び水平電界の関係は、(垂直電界の大きさ):(水平電界の大きさ)=1:2であるときに斜め電界の発生を比較的抑制できることを見いだした。すなわち、幅La1、幅Lb1、間隔S1及びセルギャップd1がほぼ等しい場合、斜め視野における白浮きの発生を充分に抑制するためには、ドレイン電極20の電位Vd1、Cs電極21の電位Vd2及び対向電極53の電位Vcは、(|Vd1|−|Vd2|)/2=|Vc|−|Vd2|の関係を満たすように、各電極が制御されることが好ましいことがわかった。 Further, when the width La1, the width Lb1, the interval S1, and the cell gap 1 are substantially equal, in order to establish the liquid crystal alignment of the liquid crystal display panel 100 described above, a vertical electric field (Y-axis direction, ie, perpendicular to the substrate). It is preferable that the horizontal electric field (the X-axis direction, that is, the electric field in the direction horizontal to the substrate) be larger than the electric field in the right direction. Then, as a result of performing simulations at some level, the relationship between the vertical electric field and the horizontal electric field is as follows. When (vertical electric field magnitude) :( horizontal electric field magnitude) = 1: 2, an oblique electric field is generated. It was found that it can be controlled relatively. That is, when the width La1, the width Lb1, the interval S1, and the cell gap d1 are substantially equal, the potential Vd1 of the drain electrode 20 and the potential Vd2 of the Cs electrode 21 and the opposite side are sufficiently suppressed in order to sufficiently suppress the occurrence of whitening in the oblique field of view. It has been found that the potential Vc of the electrode 53 is preferably controlled so that the relationship of (| Vd1 | − | Vd2 |) / 2 = | Vc | − | Vd2 | is satisfied.

なお、液晶表示パネル100は、MVAモードと同様に、黒表示(オフ)時の斜め視野において位相差が発生することが懸念されるが、液晶表示パネル100は、ネガティブCプレート42を備えることから、この黒表示時の斜め視野における位相差を効果的に補償することができる。 Note that the liquid crystal display panel 100 is concerned that a phase difference may occur in an oblique visual field during black display (off), as in the MVA mode, but the liquid crystal display panel 100 includes the negative C plate 42. The phase difference in the oblique visual field at the time of black display can be effectively compensated.

また、垂直配向の液晶分子と水平配向の液晶分子とは、斜め視野から見た場合、互いに位相差における補完関係にある。すなわち、垂直配向の液晶分子と水平配向の液晶分子とは、視野による位相差の変化を自己補償する関係にある。したがって、液晶表示パネル100は、従来のネガティブCプレートを備えたMVAモードやIPSモードに比べて更に良好な視野角特性を得ることが可能である。 In addition, the vertically aligned liquid crystal molecules and the horizontally aligned liquid crystal molecules have a complementary relationship in phase difference when viewed from an oblique field of view. That is, the vertically aligned liquid crystal molecules and the horizontally aligned liquid crystal molecules are in a relationship of self-compensating for a change in phase difference depending on the visual field. Therefore, the liquid crystal display panel 100 can obtain better viewing angle characteristics than the MVA mode or IPS mode provided with the conventional negative C plate.

次に、このような構成を備える本実施形態による液晶表示装置の製造方法について説明する。 Next, the manufacturing method of the liquid crystal display device according to the present embodiment having such a configuration will be described.

まず、アクティブマトリクス基板10の製造方法について説明する。ガラス等の透明な絶縁基板11a上に、Cr等の金属の単層、又は、Cr等の金属及び/若しくはITO(インジウム錫酸化物)等の透明導電膜の多層膜からなるゲートバスライン12及びCsバスライン13をスパッタリングとフォトレジスト工程とにより形成する。なお、ゲートバスライン12及びCsバスライン13の抵抗をより低くする観点からは、ゲートバスライン12及びCsバスライン13の材料としては、ITO等の透明導電膜よりもCr等の金属の方が好ましい。 First, a method for manufacturing the active matrix substrate 10 will be described. A gate bus line 12 made of a single layer of a metal such as Cr or a multilayer film of a metal such as Cr and / or a transparent conductive film such as ITO (indium tin oxide) on a transparent insulating substrate 11a such as glass The Cs bus line 13 is formed by sputtering and a photoresist process. From the viewpoint of lowering the resistance of the gate bus line 12 and the Cs bus line 13, the material of the gate bus line 12 and the Cs bus line 13 is made of a metal such as Cr rather than a transparent conductive film such as ITO. preferable.

次に、ゲートバスライン12及びCsバスライン13の上層に、窒化シリコン、酸化シリコン等のシリコン絶縁膜の単層膜又は多層膜からなる絶縁膜14をCVD(Chemical Vapor Deposite)とフォトレジスト工程とにより形成する。絶縁膜14は、絶縁基板11aの略全面に形成される。 Next, an insulating film 14 made of a single layer film or a multilayer film of a silicon insulating film such as silicon nitride or silicon oxide is formed on the gate bus line 12 and the Cs bus line 13 by CVD (Chemical Vapor Deposition) and a photoresist process. To form. The insulating film 14 is formed on substantially the entire surface of the insulating substrate 11a.

次に、絶縁膜14のゲートバスライン12の上方にあたる領域に、アモルファスシリコン(a−Si層及びna−Si層)からなる島状の半導体層15をCVDとフォトレジスト工程に形成する。 Next, an island-shaped semiconductor layer 15 made of amorphous silicon (a-Si layer and n + a-Si layer) is formed in a region of the insulating film 14 above the gate bus line 12 by CVD and a photoresist process.

次に、Cr等の金属の単層、又は、Cr等の金属及び/若しくはITO等の透明導電膜の多層膜からなるドレイン配線18、ソース電極17及びソースバスライン16をスパッタリングとフォトレジスト工程とにより形成する。これにより、ソース電極17及びソースバスライン16が一体的に形成される。また、このフォトレジスト工程においてドレイン配線18とソース電極17とを分離する際に、半導体層15のチャネル領域まで併せて多少エッチングする。これにより、上述のように、チャネルエッチタイプのTFT26が形成されることとなる。 Next, the drain wiring 18, the source electrode 17 and the source bus line 16 made of a single layer of a metal such as Cr or a multilayer film of a metal such as Cr and / or a transparent conductive film such as ITO are sputtered and subjected to a photoresist process. To form. Thereby, the source electrode 17 and the source bus line 16 are integrally formed. Further, when the drain wiring 18 and the source electrode 17 are separated in this photoresist process, the channel region of the semiconductor layer 15 is slightly etched together. As a result, the channel etch type TFT 26 is formed as described above.

なお、これに対して、ドレイン配線18等の電極材をスパッタする前に、半導体層15の所定領域にプロテクト層を形成し、ドレイン配線18とソース電極17との分離の際に、チャネル領域がエッチングされないようにすれば、チャネルプロテクトタイプのTFTを形成することができる。 On the other hand, a protective layer is formed in a predetermined region of the semiconductor layer 15 before the electrode material such as the drain wiring 18 is sputtered, and a channel region is formed when the drain wiring 18 and the source electrode 17 are separated. If not etched, a channel protection type TFT can be formed.

ここまでで説明された工程により、ゲートバスライン12、ソースバスライン16及びCsバスライン13と、ゲートバスライン12及びソースバスライン16の交点付近に位置するTFT26とが形成される。 Through the steps described so far, the gate bus line 12, the source bus line 16, and the Cs bus line 13 and the TFT 26 located near the intersection of the gate bus line 12 and the source bus line 16 are formed.

次に、窒化シリコンからなる層間絶縁膜19をCVDとフォトレジスト工程とにより形成する。このとき、ドレイン配線18上方の層間絶縁膜19と、Csバスライン13上方の層間絶縁膜19及び絶縁膜14とを除去し、これにより、Csバスライン13上方に位置するコンタクトホール27aと、ドレイン配線18上方に位置するコンタクトホール27bとが形成される。 Next, an interlayer insulating film 19 made of silicon nitride is formed by CVD and a photoresist process. At this time, the interlayer insulating film 19 above the drain wiring 18 and the interlayer insulating film 19 and the insulating film 14 above the Cs bus line 13 are removed, whereby the contact hole 27a positioned above the Cs bus line 13 and the drain A contact hole 27b located above the wiring 18 is formed.

その後、Cr等の金属の単層、又は、Cr等の金属及び/若しくはITO等の透明導電膜の多層膜からなるドレイン電極20及びCs電極21をスパッタリングとフォトレジスト工程とにより形成する。このとき、ドレイン電極20の幹部22aは、コンタクトホール27bを介してドレイン配線18と接触することによって、ドレイン電極20は、ドレイン配線18に接続される。また、Cs電極21の幹部22bは、コンタクトホール27aを介してCsバスライン13と接触することによって、Cs電極21は、Csバスライン13に接続される。 Thereafter, a drain electrode 20 and a Cs electrode 21 made of a single layer of a metal such as Cr or a multilayer film of a metal such as Cr and / or a transparent conductive film such as ITO are formed by sputtering and a photoresist process. At this time, the trunk portion 22 a of the drain electrode 20 is in contact with the drain wiring 18 through the contact hole 27 b, whereby the drain electrode 20 is connected to the drain wiring 18. Also, the Cs electrode 21 is connected to the Cs bus line 13 by the trunk portion 22b of the Cs electrode 21 coming into contact with the Cs bus line 13 through the contact hole 27a.

また、このとき、ドレイン電極20及びCs電極21は、同一面上に形成されることとなる。このように、ドレイン電極20及びCs電極21を同一層に配置することによって、ドレイン電極20及びCs電極21によって発生する電界の斜め成分を減少させることができ、その結果、斜め視野における白浮きの発生をより抑制することができる。なお、ドレイン電極20及びCs電極21は、異なる層として形成されてもよいが、この場合、ドレイン電極20及びCs電極21によって発生する電界の斜め成分が増加し、斜め視野における白浮きの抑制効果が低減してしまう。 At this time, the drain electrode 20 and the Cs electrode 21 are formed on the same surface. In this way, by arranging the drain electrode 20 and the Cs electrode 21 in the same layer, the oblique component of the electric field generated by the drain electrode 20 and the Cs electrode 21 can be reduced, and as a result, white floating in the oblique field of view can be achieved. Generation | occurrence | production can be suppressed more. The drain electrode 20 and the Cs electrode 21 may be formed as different layers, but in this case, the oblique component of the electric field generated by the drain electrode 20 and the Cs electrode 21 increases, and the whitening suppression effect in the oblique field of view is increased. Will be reduced.

また、図7及び8に示すように、ドレイン電極20及びCs電極21上方における液晶分子は、電場を印加した状態でもほとんど配向せず、すなわち垂直配向のままである。したがって、ドレイン電極20及びCs電極21上方の領域は、画素の光透過率にあまり寄与しないことから、ドレイン電極20及びCs電極21は、透明な導電性物質から形成される必要は特になく、不透明な導電性物質であってもよい。電極境界付近の液晶分子の配向は、スリット部(ドレイン電極20及びCs電極21間の隙間)の液晶分子の配向に比べて、より立った状態となっている。すなわち、電極境界付近の液晶長軸は、スリット部の液晶長軸と比べて、絶縁基板11aの主面に対してより垂直に近い状態となっている。したがって、不透明な導電性物質を用いてドレイン電極20又はCs電極21(より好ましくは、ドレイン電極20及びCs電極21)を形成することよって、この電極境界付近の液晶分子の配向を遮光することができ、その結果、斜め視野での白浮きをより改善することができる。なお、不透明な導電性材料としては、例えば、Cr等の金属が挙げられる。 Further, as shown in FIGS. 7 and 8, the liquid crystal molecules above the drain electrode 20 and the Cs electrode 21 are hardly aligned even when an electric field is applied, that is, remain in the vertical alignment. Accordingly, since the region above the drain electrode 20 and the Cs electrode 21 does not contribute much to the light transmittance of the pixel, the drain electrode 20 and the Cs electrode 21 do not need to be formed of a transparent conductive material, and are opaque. A conductive material may be used. The alignment of the liquid crystal molecules in the vicinity of the electrode boundary is more prominent than the alignment of the liquid crystal molecules in the slit (the gap between the drain electrode 20 and the Cs electrode 21). That is, the major axis of the liquid crystal near the electrode boundary is closer to being perpendicular to the main surface of the insulating substrate 11a than the major axis of the liquid crystal in the slit portion. Therefore, by forming the drain electrode 20 or the Cs electrode 21 (more preferably, the drain electrode 20 and the Cs electrode 21) using an opaque conductive material, the alignment of the liquid crystal molecules near the electrode boundary can be shielded from light. As a result, the whitening in the oblique view can be further improved. In addition, as an opaque electroconductive material, metals, such as Cr, are mentioned, for example.

本実施形態において、ドレイン電極20の各枝部23aの幅La1は適宜設定することができるが、2.5μm以上であることが好ましい。枝部23aの幅La1は、画素の光透過率を増加させる観点からは、狭ければ狭いほどよい。しかしながら、枝部23aの幅La1が2.5μm未満であると、枝部23aの一方の端部上方に位置する液晶分子と枝部23aの他方の端部上方に位置する液晶分子との間における配向(配向境界)の分離が安定せず、枝部23aの両端部上方において配向ぶれが発生し、その結果、応答速度が遅くなる場合がある。一方、Cs電極21の各枝部23bの幅Lb1も、枝部23aと同様に2.5μm以上であることが好ましい。 In the present embodiment, the width La1 of each branch portion 23a of the drain electrode 20 can be set as appropriate, but is preferably 2.5 μm or more. The width La1 of the branch portion 23a is preferably as narrow as possible from the viewpoint of increasing the light transmittance of the pixel. However, when the width La1 of the branch part 23a is less than 2.5 μm, the liquid crystal molecule located above one end of the branch part 23a and the liquid crystal molecule located above the other end of the branch part 23a The separation of the orientation (orientation boundary) is not stable, and orientation blurring occurs above both ends of the branch portion 23a, resulting in a slow response speed. On the other hand, the width Lb1 of each branch part 23b of the Cs electrode 21 is also preferably 2.5 μm or more like the branch part 23a.

なお、ドレイン電極20の各枝部23aの幅La1と、Cs電極21の各枝部23bの幅Lb1とは、必ずしも同じ幅である必要はないが、ドレイン電極20とCs電極21を同一層で形成する場合を考慮し、製造プロセス(エッチングの均一性)の観点からは、同程度であることが好ましい。 Note that the width La1 of each branch 23a of the drain electrode 20 and the width Lb1 of each branch 23b of the Cs electrode 21 are not necessarily the same, but the drain electrode 20 and the Cs electrode 21 are formed in the same layer. Considering the case of forming, it is preferable that they are approximately the same from the viewpoint of the manufacturing process (etching uniformity).

また、ドレイン電極20の各枝部23aと、Cs電極21の各枝部23bとの間の間隔S1は適宜設定することができるが、小さすぎると斜め電界が増加し、白浮きの抑制効果が減少し、一方、大きければ画素の光透過率は増加する反面、応答速度が遅くなる。したがって、枝部23a及び枝部23b間の間隔S1は、より具体的には、2.5μm以上、5.0μm以下であることが好ましい。 Further, the spacing S1 between each branch 23a of the drain electrode 20 and each branch 23b of the Cs electrode 21 can be set as appropriate. However, if it is too small, the oblique electric field increases, and the whitening suppression effect is obtained. On the other hand, if it is larger, the light transmittance of the pixel increases, but the response speed becomes slower. Therefore, more specifically, the interval S1 between the branch part 23a and the branch part 23b is preferably 2.5 μm or more and 5.0 μm or less.

ドレイン電極20の幹部22aの幅(幹部22aの長手方向(延伸方向)に対して垂直な方向における長さ)は適宜設定することができるが、2.5μm以上であることが好ましい。一方、Cs電極21の幹部22bの幅(幹部22bの長手方向(延伸方向)に対して垂直な方向における長さ)も、幹部22aと同様に2.5μm以上であることが好ましい。 The width of the trunk portion 22a of the drain electrode 20 (the length in the direction perpendicular to the longitudinal direction (stretching direction) of the trunk portion 22a) can be set as appropriate, but is preferably 2.5 μm or more. On the other hand, the width of the trunk portion 22b of the Cs electrode 21 (the length in the direction perpendicular to the longitudinal direction (stretching direction) of the trunk portion 22b) is also preferably 2.5 μm or more, like the trunk portion 22a.

続いて、対向基板50の製造方法について説明すると、まず、ガラス等の透明な絶縁基板11b上に、従来公知の方法により、不透明な金属(例えばCr)、有機膜(例えば炭素を含有するアクリル樹脂)等からなる遮光膜と、有機膜(例えば顔料を含有するアクリル樹脂)等からなる色層52とを形成する。 Subsequently, a manufacturing method of the counter substrate 50 will be described. First, an opaque metal (for example, Cr) and an organic film (for example, an acrylic resin containing carbon) are formed on a transparent insulating substrate 11b such as glass by a conventionally known method. ) And the like, and a color layer 52 made of an organic film (for example, an acrylic resin containing a pigment) or the like.

そして、遮光膜及び色層52の上層に、ITO等の透明導電膜からなるストライプ状の複数の対向電極53をスパッタリングとフォトレジスト工程とにより形成する。 Then, a plurality of stripe-like counter electrodes 53 made of a transparent conductive film such as ITO are formed on the light shielding film and the color layer 52 by sputtering and a photoresist process.

このようにして製造されたアクティブマトリクス基板10及び対向基板50の対向面上に、ポリイミド等の有機膜からなる第一垂直配向膜25及び第二垂直配向膜54を形成する。なお、第一垂直配向膜25及び第二垂直配向膜54の材料としては、従来のMVAモードに使用される垂直配向膜材料を用いることができる。 A first vertical alignment film 25 and a second vertical alignment film 54 made of an organic film such as polyimide are formed on the opposing surfaces of the active matrix substrate 10 and the counter substrate 50 thus manufactured. In addition, as a material of the 1st vertical alignment film 25 and the 2nd vertical alignment film 54, the vertical alignment film material used for the conventional MVA mode can be used.

次に、アクティブマトリクス基板10及び対向基板50の一方の上に、アクティブマトリクス基板10及び対向基板50の間隔を一定に保つためのスペーサを散布するとともに、アクティブマトリクス基板10及び対向基板50を封止するためのシール材を塗布した後、アクティブマトリクス基板10及び対向基板50を第一垂直配向膜25及び第二垂直配向膜54が対向するように貼り合わせる。本実施形態において、画素の開口部(光を透過する領域)における液晶層30の厚み(セルギャップ)d1は、2〜5μm程度とする。 Next, a spacer for keeping the distance between the active matrix substrate 10 and the counter substrate 50 constant is spread on one of the active matrix substrate 10 and the counter substrate 50 and the active matrix substrate 10 and the counter substrate 50 are sealed. After applying the sealing material for this purpose, the active matrix substrate 10 and the counter substrate 50 are bonded together so that the first vertical alignment film 25 and the second vertical alignment film 54 face each other. In the present embodiment, the thickness (cell gap) d1 of the liquid crystal layer 30 in the pixel opening (the light transmitting region) is about 2 to 5 μm.

そして、シール材の開口部である注入口からアクティブマトリクス基板10及び対向基板50の隙間に液晶材料を充填し、注入口封止することによって、液晶層30を形成する。液晶材料としては、正の誘電率異方性を有するネマチック液晶を用いる。また、液晶材料としては、屈折率異方性Δn=0.06〜0.2程度、誘電率異方性Δε=2.5〜8程度、ネマチック−アイソトロピック相転移温度Tni=70〜120℃を示すものが好適である。 The liquid crystal layer 30 is formed by filling the gap between the active matrix substrate 10 and the counter substrate 50 from the injection port which is an opening of the sealing material with a liquid crystal material and sealing the injection port. As the liquid crystal material, nematic liquid crystal having positive dielectric anisotropy is used. As the liquid crystal material, refractive index anisotropy Δn = 0.06 to 0.2, dielectric anisotropy Δε = 2.5 to 8, nematic-isotropic phase transition temperature Tni = 70 to 120 ° C. Those exhibiting are preferred.

次に、アクティブマトリクス基板10の外側の主面にネガティブCプレート42を貼り付けた後、アクティブマトリクス基板10及び対向基板50の外側の主面に偏光板41a、41bを貼り付ける。このとき、偏光板41aと、偏光板41bとは、液晶表示パネル100を平面視したときに、これらの透過軸がゲートバスライン12及びソースバスライン16のいずれかと平行となるように配置される。 Next, after the negative C plate 42 is attached to the outer main surface of the active matrix substrate 10, polarizing plates 41 a and 41 b are attached to the outer main surfaces of the active matrix substrate 10 and the counter substrate 50. At this time, the polarizing plate 41 a and the polarizing plate 41 b are arranged so that their transmission axes are parallel to either the gate bus line 12 or the source bus line 16 when the liquid crystal display panel 100 is viewed in plan. .

このようにして、本実施形態の液晶表示パネル100を作製ことができる。続いて、液晶表示パネル100に、Vd1出力用ドライバチップ61、ゲートドライバチップ62及びVc出力用ドライバチップ65をCOG(Cip On Glass)方式により実装する。 Thus, the liquid crystal display panel 100 of this embodiment can be produced. Subsequently, the Vd1 output driver chip 61, the gate driver chip 62, and the Vc output driver chip 65 are mounted on the liquid crystal display panel 100 by a COG (Cip On Glass) method.

最後に、FPC基板63を液晶表示パネル100に接続するととも、液晶表示パネル100とバックライトユニットとを筐体内に格納することによって、液晶表示装置200を作製することができる。 Lastly, the liquid crystal display device 200 can be manufactured by connecting the FPC board 63 to the liquid crystal display panel 100 and storing the liquid crystal display panel 100 and the backlight unit in a housing.

以上説明したように、本実施形態の液晶表示装置200によれば、垂直配向で得られる高コントラストを維持しつつ、斜め視野における白浮きを改善することよって、広視野角、かつ高コントラストを実現することができる。 As described above, according to the liquid crystal display device 200 of the present embodiment, a wide viewing angle and a high contrast are realized by improving whitening in an oblique view while maintaining a high contrast obtained by vertical alignment. can do.

なお、本実施形態の液晶表示装置200において、対向電極53は、MVAモードの対向電極(共通電極)と同様に、表示領域の全面を覆うように形成されてもよい。これにより、製造工程の簡略化が可能となる。しかしながら、各画素に対応してきめ細かな電位設定を可能にし、より優れた表示品位を実現する観点からは、上述のように、対向電極53は、各画素列に対応して形成されることが好ましい。 In the liquid crystal display device 200 of the present embodiment, the counter electrode 53 may be formed so as to cover the entire display area, like the counter electrode (common electrode) in the MVA mode. Thereby, the manufacturing process can be simplified. However, from the viewpoint of enabling fine potential setting corresponding to each pixel and realizing better display quality, the counter electrode 53 may be formed corresponding to each pixel column as described above. preferable.

また、本実施形態の液晶表示装置200において、対向電極53は、設けられなくてもよい。これにより、製造工程の更なる簡略化が可能となる。 In the liquid crystal display device 200 of the present embodiment, the counter electrode 53 may not be provided. Thereby, the manufacturing process can be further simplified.

ここで、対向電極がない液晶表示パネルの動作についてシミュレーションを行った結果について説明する。図9は、対向電極がない実施形態1の液晶表示パネルを示す断面図であり、低階調時における液晶層に発生する電界の等電位線と液晶分子の配向方向とをシミュレーションにより求めた結果を示す。図10は、対向電極がない実施形態1の液晶表示パネルを示す断面図であり、高階調時における液晶層に発生する電界の等電位線と液晶分子の配向方向とをシミュレーションにより求めた結果を示す。図9(低階調時の図)は、ドレイン電極20に対して10Vを、Cs電極21に対して0Vを印加した状態を示す。すなわち、図9においては、ドレイン電極20の電位Vd1=10V、Cs電極21の電位Vd2=0Vとした。一方、図10(高階調時の図)は、ドレイン電極20に対して20Vを、Cs電極21に対して0Vを印加した状態を示す。すなわち、図10においては、ドレイン電極20の電位Vd1=20V、Cs電極21の電位Vd2=0Vとした。なお、本シミュレーションは、対向電極を配置しなかったこと以外は、図7及び8に示したシミュレーションと同様の条件によって行った。 Here, the result of having performed simulation about operation | movement of the liquid crystal display panel without a counter electrode is demonstrated. FIG. 9 is a cross-sectional view showing the liquid crystal display panel of Embodiment 1 having no counter electrode, and the result of obtaining by simulation the equipotential lines of the electric field generated in the liquid crystal layer and the orientation direction of the liquid crystal molecules at the time of low gradation Indicates. FIG. 10 is a cross-sectional view showing the liquid crystal display panel of Embodiment 1 without the counter electrode, and shows the results of obtaining the equipotential lines of the electric field generated in the liquid crystal layer and the orientation direction of the liquid crystal molecules by simulation at the time of high gradation. Show. FIG. 9 (a diagram at the time of low gradation) shows a state in which 10 V is applied to the drain electrode 20 and 0 V is applied to the Cs electrode 21. That is, in FIG. 9, the potential Vd1 of the drain electrode 20 is set to 10V, and the potential Vd2 of the Cs electrode 21 is set to 0V. On the other hand, FIG. 10 (a diagram at the time of high gradation) shows a state in which 20 V is applied to the drain electrode 20 and 0 V is applied to the Cs electrode 21. That is, in FIG. 10, the potential Vd1 of the drain electrode 20 is set to 20V, and the potential Vd2 of the Cs electrode 21 is set to 0V. This simulation was performed under the same conditions as the simulations shown in FIGS. 7 and 8 except that the counter electrode was not arranged.

シミュレーションの結果、図9及び10に示すように、本実施形態の液晶表示パネル100は、対向電極が設けられなくとも、アクティブマトリクス基板10付近の液晶分子を水平配向させることができるとともに、水平配向した液晶分子の層の厚みを変化させることによって階調表示が可能であることがわかる。しかしながら、対向電極53を設けなかった場合、アクティブマトリクス基板10側の水平配向した液晶分子の配向の影響により、対向基板50側の液晶分子が斜め方向に若干配向してしまう(図9及び10中の一点差線で囲まれた領域参照)。したがって、対向基板50に対向電極53を設けない形態は、白浮きの抑制効果に関して若干不利な形態であることが分かった。一方、対向電極53を設け、対向電極53に印加される電位Vcを適宜調節することによって、液晶表示パネル100は、アクティブマトリクス基板10側の液晶分子が斜め方向に配向するのを抑制できることがわかった。 As a result of the simulation, as shown in FIGS. 9 and 10, the liquid crystal display panel 100 of this embodiment can horizontally align the liquid crystal molecules in the vicinity of the active matrix substrate 10 without providing the counter electrode, and can also perform horizontal alignment. It can be seen that gradation display is possible by changing the thickness of the liquid crystal molecule layer. However, when the counter electrode 53 is not provided, the liquid crystal molecules on the counter substrate 50 side are slightly aligned in the oblique direction due to the influence of the alignment of the horizontally aligned liquid crystal molecules on the active matrix substrate 10 side (in FIGS. 9 and 10). (See the area enclosed by the single point difference line). Therefore, it was found that the form in which the counter electrode 53 is not provided on the counter substrate 50 is a slightly disadvantageous form with respect to the white floating suppression effect. On the other hand, it is found that by providing the counter electrode 53 and appropriately adjusting the potential Vc applied to the counter electrode 53, the liquid crystal display panel 100 can suppress the alignment of the liquid crystal molecules on the active matrix substrate 10 side in the oblique direction. It was.

(比較形態1)
MVAモードの液晶表示パネルの動作についてシミュレーションを行った結果について説明する。図11は、比較形態であるMVAモードの液晶表示パネルを示す断面図であり、低階調時における液晶層に発生する電界の等電位線と液晶分子の配向方向とをシミュレーションにより求めた結果を示す。
(Comparative form 1)
The results of simulation of the operation of the MVA mode liquid crystal display panel will be described. FIG. 11 is a cross-sectional view showing a MVA mode liquid crystal display panel as a comparative form, and shows the results of obtaining the equipotential lines of the electric field generated in the liquid crystal layer and the alignment direction of the liquid crystal molecules by simulation at the time of low gradation. Show.

このシミュレーションにおける各種条件は、以下のとおりである。すなわち、液晶分子の誘電率異方性Δε=2.9及び屈折率異方性Δn=0.1とし、液晶層130の厚み(セルギャップ)d2は、3.2μmとした。また、アクティブマトリクス基板110に設けられたドレイン電極120の幅L2は、44.0μmとし、隣接するドレイン電極120間の間隔(ドレイン電極120のスリットの幅)S2は、4.0μmとした。一方、対向基板150の全面には、対向電極(共通電極)153を設けた。また、ドレイン電極120及び対向電極153間の電圧は、2Vに設定した。 Various conditions in this simulation are as follows. That is, the dielectric constant anisotropy Δε = 2.9 and the refractive index anisotropy Δn = 0.1 of the liquid crystal molecules were set, and the thickness (cell gap) d2 of the liquid crystal layer 130 was 3.2 μm. The width L2 of the drain electrode 120 provided on the active matrix substrate 110 was 44.0 μm, and the interval between adjacent drain electrodes 120 (the width of the slit of the drain electrode 120) S2 was 4.0 μm. On the other hand, a counter electrode (common electrode) 153 is provided on the entire surface of the counter substrate 150. The voltage between the drain electrode 120 and the counter electrode 153 was set to 2V.

この結果、MVAモードの液晶表示パネルにおいては、低階調時においても、液晶層の厚み方向の全域に亘って斜め方向に配向した液晶分子が存在する。したがって、斜め視野において白浮きが顕著に発生する。 As a result, in the MVA mode liquid crystal display panel, there are liquid crystal molecules aligned in an oblique direction over the entire thickness direction of the liquid crystal layer even at a low gradation. Therefore, white floating occurs remarkably in an oblique view.

(比較形態2)
IPSモードの液晶表示パネルの動作についてシミュレーションを行った結果について説明する。図12は、比較形態であるIPSモードの液晶表示パネルを示す断面図であり、高階調時における液晶層に発生する電界の等電位線と液晶分子の配向方向とをシミュレーションにより求めた結果を示す。
(Comparative form 2)
The results of simulation of the operation of the IPS mode liquid crystal display panel will be described. FIG. 12 is a cross-sectional view showing a comparative example of an IPS mode liquid crystal display panel, and shows the results of obtaining the equipotential lines of the electric field generated in the liquid crystal layer and the alignment direction of the liquid crystal molecules by simulation at the time of high gradation. .

このシミュレーションにおける各種条件は、以下のとおりである。すなわち、液晶分子の誘電率異方性Δε=4.3及び屈折率異方性Δn=0.1とし、液晶層230の厚み(セルギャップ)d3は、4.2μmとした。また、アクティブマトリクス基板210に設けられたドレイン電極220の幅La2と、アクティブマトリクス基板210に設けられたCs電極(共通電極)221の幅Lb2とは、4.0μmとした。更に、ドレイン電極220及びCs電極221間の間隔S3も、4.0μmとした。また、ドレイン電極220及びCs電極221間の電圧は、7Vに設定した。 Various conditions in this simulation are as follows. That is, the dielectric anisotropy Δε = 4.3 and the refractive index anisotropy Δn = 0.1 of the liquid crystal molecules were set, and the thickness (cell gap) d3 of the liquid crystal layer 230 was 4.2 μm. The width La2 of the drain electrode 220 provided on the active matrix substrate 210 and the width Lb2 of the Cs electrode (common electrode) 221 provided on the active matrix substrate 210 were set to 4.0 μm. Further, the distance S3 between the drain electrode 220 and the Cs electrode 221 is also set to 4.0 μm. The voltage between the drain electrode 220 and the Cs electrode 221 was set to 7V.

この結果、IPSモードの液晶表示パネルにおいては、高階調時においても、斜め方向に配向する液晶分子が少ないことから、斜め視野における白浮きの発生を抑制することができる。ただし、IPSモードの液晶表示パネルは、黒表示に光漏れが発生しやすい。 As a result, in the IPS mode liquid crystal display panel, the occurrence of whitening in an oblique field of view can be suppressed because there are few liquid crystal molecules aligned in an oblique direction even at a high gradation. However, the IPS mode liquid crystal display panel tends to cause light leakage in black display.

実施形態1の液晶表示パネルの構成を示す平面模式図である。2 is a schematic plan view illustrating a configuration of a liquid crystal display panel of Embodiment 1. FIG. 実施形態1の液晶表示パネルの構成を示す断面模式図であり、図1中のX−Y線における断面を示す。It is a cross-sectional schematic diagram which shows the structure of the liquid crystal display panel of Embodiment 1, and shows the cross section in the XY line in FIG. 図3は、実施形態1の液晶表示装置の構成を示す模式図であり、(a)は、平面図を示し、(b)は、側面図を示す。3A and 3B are schematic views illustrating the configuration of the liquid crystal display device according to the first embodiment. FIG. 3A is a plan view and FIG. 3B is a side view. 実施形態1のアクティブマトリクス基板側の構成を示す平面模式図である。FIG. 2 is a schematic plan view illustrating a configuration on the active matrix substrate side of the first embodiment. 実施形態1の液晶表示装置におけるタイミングチャートであり、(a)は、ゲートバスライン信号(走査信号)Vgを示し、(b)は、ソースバスライン信号(画像信号)Vd1を示し、(c)は、Csバスライン信号Vd2を示し、(d)は、対向電極に供給される信号Vcを示す。4 is a timing chart in the liquid crystal display device of Embodiment 1, where (a) shows a gate bus line signal (scanning signal) Vg, (b) shows a source bus line signal (image signal) Vd1, and (c). Indicates the Cs bus line signal Vd2, and (d) indicates the signal Vc supplied to the counter electrode. 実施形態1の液晶表示装置におけるタイミングチャート(電圧波形)であり、ソースバスライン信号(画像信号)Vd1と、Csバスライン信号Vd2と、対向電極に供給される信号Vcとを重ね合わせた図である。4 is a timing chart (voltage waveform) in the liquid crystal display device of Embodiment 1, in which a source bus line signal (image signal) Vd1, a Cs bus line signal Vd2, and a signal Vc supplied to a counter electrode are superimposed. is there. 実施形態1の液晶表示パネルを示す断面図であり、低階調時における液晶層に発生する電界の等電位線と液晶分子の配向方向とをシミュレーションにより求めた結果を示す。FIG. 3 is a cross-sectional view showing the liquid crystal display panel of Embodiment 1 and shows the results of obtaining the equipotential lines of the electric field generated in the liquid crystal layer at the time of low gradation and the alignment direction of liquid crystal molecules by simulation. 実施形態1の液晶表示パネルを示す断面図であり、高階調時における液晶層に発生する電界の等電位線と液晶分子の配向方向とをシミュレーションにより求めた結果を示す。FIG. 3 is a cross-sectional view showing the liquid crystal display panel of Embodiment 1 and shows the results of obtaining the equipotential lines of the electric field generated in the liquid crystal layer at the time of high gradation and the alignment direction of liquid crystal molecules by simulation. 対向電極がない実施形態1の液晶表示パネルを示す断面図であり、低階調時における液晶層に発生する電界の等電位線と液晶分子の配向方向とをシミュレーションにより求めた結果を示す。FIG. 3 is a cross-sectional view showing the liquid crystal display panel of Embodiment 1 having no counter electrode, and shows the results of obtaining the equipotential lines of the electric field generated in the liquid crystal layer and the alignment direction of the liquid crystal molecules by simulation at the time of low gradation. 対向電極がない実施形態1の液晶表示パネルを示す断面図であり、高階調時における液晶層に発生する電界の等電位線と液晶分子の配向方向とをシミュレーションにより求めた結果を示す。FIG. 3 is a cross-sectional view showing the liquid crystal display panel of Embodiment 1 without a counter electrode, and shows the results of obtaining the equipotential lines of the electric field generated in the liquid crystal layer and the alignment direction of the liquid crystal molecules by simulation during high gradation. 比較形態であるMVAモードの液晶表示パネルを示す断面図であり、低階調時における液晶層に発生する電界の等電位線と液晶分子の配向方向とをシミュレーションにより求めた結果を示す。It is sectional drawing which shows the liquid crystal display panel of the MVA mode which is a comparison form, and shows the result of having calculated | required by the simulation the equipotential line of the electric field which generate | occur | produces in the liquid crystal layer at the time of a low gradation, and the orientation direction of a liquid crystal molecule. 比較形態であるIPSモードの液晶表示パネルを示す断面図であり、高階調時における液晶層に発生する電界の等電位線と液晶分子の配向方向とをシミュレーションにより求めた結果を示す。It is sectional drawing which shows the liquid crystal display panel of the IPS mode which is a comparative form, and shows the result of having calculated | required by the simulation the equipotential line of the electric field which generate | occur | produces in the liquid crystal layer at the time of a high gradation, and the orientation direction of a liquid crystal molecule.

符号の説明Explanation of symbols

10、110、210:アクティブマトリクス基板
11:絶縁基板
12:ゲートバスライン
13:Csバスライン(容量保持配線)
14:絶縁膜
15:半導体層
16:ソースバスライン
17:ソース電極
18:ドレイン配線
19:層間絶縁膜
20、120、220:ドレイン電極
21、221:Cs電極
22a、22b:幹部
23a、23b:枝部
24:中心枝部
25:第一垂直配向膜
26:薄膜トランジスタ(TFT)
27a、27b:コンタクトホール
30、130、230:液晶層
41a、41b:偏光板
42:ネガティブCプレート
50、150、250:対向基板
51:絶縁基板
52:色層(カラーフィルタ)
53:対向電極
54:第二垂直配向膜
61:Vd1出力用ドライバチップ
62:ゲートドライバチップ
63:FPC基板
64a、64b、64c、64d:接続配線
65:Vc出力用ドライバチップ
100:液晶表示パネル
121:Cs電極(共通電極)
153:対向電極(共通電極)
200:液晶表示装置
La1、Lb1:枝部の幅
L2:ドレイン電極の幅
La3:ドレイン電極の幅
Lb3:Cs電極(共通電極)の幅
S1:ドレイン電極の各枝部と、Cs電極の各枝部との間の間隔
S2:隣接するドレイン電極間の間隔
S3:ドレイン電極及びCs電極間の間隔
d1、d2、d3:液晶層の厚み(セルギャップ)
10, 110, 210: Active matrix substrate 11: Insulating substrate 12: Gate bus line 13: Cs bus line (capacitance holding wiring)
14: Insulating film 15: Semiconductor layer 16: Source bus line 17: Source electrode 18: Drain wiring 19: Interlayer insulating films 20, 120, 220: Drain electrode 21, 221: Cs electrodes 22a, 22b: Trunk parts 23a, 23b: Branches Part 24: central branch part 25: first vertical alignment film 26: thin film transistor (TFT)
27a, 27b: contact holes 30, 130, 230: liquid crystal layers 41a, 41b: polarizing plate 42: negative C plates 50, 150, 250: counter substrate 51: insulating substrate 52: color layer (color filter)
53: counter electrode 54: second vertical alignment film 61: driver chip for Vd1 output 62: gate driver chip 63: FPC boards 64a, 64b, 64c, 64d: connection wiring 65: driver chip for Vc output 100: liquid crystal display panel 121 : Cs electrode (common electrode)
153: Counter electrode (common electrode)
200: Liquid crystal display devices La1, Lb1: Branch width L2: Drain electrode width La3: Drain electrode width Lb3: Cs electrode (common electrode) width S1: Drain electrode branches and Cs electrode branches S2 between adjacent portions S2: spacing between adjacent drain electrodes S3: spacing between drain electrode and Cs electrode d1, d2, d3: thickness of liquid crystal layer (cell gap)

Claims (7)

互いに対向する第一基板及び第二基板と、該第一基板及び第二基板間に挟持された液晶層とを備える液晶表示装置であって、
該液晶層は、正の誘電率異方性を有するネマチック液晶を含有し、
該第一基板は、可変電位が印加される第一電極と、第一基板面内かつ画素領域内において第一電極と対峙する第二電極と、液晶層側の表面に形成された第一垂直配向膜とを有し、
該第二基板は、液晶層側の表面に形成された第二垂直配向膜を有し、
該液晶表示装置は、少なくとも第一電極及び第二電極によって液晶層に電界を発生させることを特徴とする液晶表示装置。
A liquid crystal display device comprising a first substrate and a second substrate facing each other, and a liquid crystal layer sandwiched between the first substrate and the second substrate,
The liquid crystal layer contains a nematic liquid crystal having a positive dielectric anisotropy,
The first substrate includes a first electrode to which a variable potential is applied, a second electrode facing the first electrode in the first substrate surface and in the pixel region, and a first vertical formed on the surface on the liquid crystal layer side. An alignment film,
The second substrate has a second vertical alignment film formed on the surface on the liquid crystal layer side,
The liquid crystal display device generates an electric field in a liquid crystal layer by at least a first electrode and a second electrode.
前記第二基板は、液晶層側に第三電極を有し、
前記液晶表示装置は、第一電極、第二電極及び第三電極によって液晶層に電界を発生させることを特徴とする請求項1記載の液晶表示装置。
The second substrate has a third electrode on the liquid crystal layer side,
The liquid crystal display device according to claim 1, wherein the liquid crystal display device generates an electric field in the liquid crystal layer by the first electrode, the second electrode, and the third electrode.
前記第一基板は、スイッチング素子と、該スイッチング素子を介して第一電極に接続され得るソースバスラインとを有し、
前記第三電極は、ソースバスラインが延伸する方向の画素列に長手方向が沿うようにストライプ状に形成されるとともに、可変電位が印加されることを特徴とする請求項2記載の液晶表示装置。
The first substrate includes a switching element and a source bus line that can be connected to the first electrode through the switching element.
3. The liquid crystal display device according to claim 2, wherein the third electrode is formed in a stripe shape so that a longitudinal direction thereof extends along a pixel column in a direction in which the source bus line extends, and a variable potential is applied. .
前記液晶表示装置は、第一電極及び第二電極間の電圧が第二電極及び第三電極間の電圧よりも大きく、かつ第二電極及び第三電極間の電圧が第一電極及び第二電極間の電圧に比例するように、第一電極、第二電極及び第三電極に電位を印加することを特徴とする請求項3記載の液晶表示装置。 In the liquid crystal display device, the voltage between the first electrode and the second electrode is larger than the voltage between the second electrode and the third electrode, and the voltage between the second electrode and the third electrode is the first electrode and the second electrode. 4. The liquid crystal display device according to claim 3, wherein a potential is applied to the first electrode, the second electrode, and the third electrode so as to be proportional to the voltage therebetween. 前記第一電極及び第二電極は、同一面上に並設されることを特徴とする請求項1記載の液晶表示装置。 The liquid crystal display device according to claim 1, wherein the first electrode and the second electrode are arranged side by side on the same plane. 前記液晶表示装置は、第一基板よりも前方にネガティブCプレートを更に備えることを特徴とする請求項1記載の液晶表示装置。 The liquid crystal display device according to claim 1, further comprising a negative C plate in front of the first substrate. 前記第一電極及び第二電極の少なくとも一方は、不透明な導電性材料を用いて形成されることを特徴とする請求項1記載の液晶表示装置。 The liquid crystal display device according to claim 1, wherein at least one of the first electrode and the second electrode is formed using an opaque conductive material.
JP2007217327A 2007-08-23 2007-08-23 Liquid crystal display device Pending JP2009053256A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007217327A JP2009053256A (en) 2007-08-23 2007-08-23 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007217327A JP2009053256A (en) 2007-08-23 2007-08-23 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2009053256A true JP2009053256A (en) 2009-03-12

Family

ID=40504415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007217327A Pending JP2009053256A (en) 2007-08-23 2007-08-23 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2009053256A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112130382A (en) * 2020-09-30 2020-12-25 厦门天马微电子有限公司 Display panel and display device
KR20220015965A (en) * 2020-07-31 2022-02-08 주식회사 엘지화학 Light Modulating Device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220015965A (en) * 2020-07-31 2022-02-08 주식회사 엘지화학 Light Modulating Device
KR102634119B1 (en) * 2020-07-31 2024-02-07 주식회사 엘지화학 Light Modulating Device
CN112130382A (en) * 2020-09-30 2020-12-25 厦门天马微电子有限公司 Display panel and display device
CN112130382B (en) * 2020-09-30 2022-01-07 厦门天马微电子有限公司 Display panel and display device
US11906861B2 (en) 2020-09-30 2024-02-20 Xiamen Tianma Micro-Electronics Co., Ltd. Display panel and display device

Similar Documents

Publication Publication Date Title
JP3294689B2 (en) Liquid crystal display
JP2701698B2 (en) Liquid crystal display
JP4863102B2 (en) Liquid crystal drive electrode, liquid crystal display device, and manufacturing method thereof
JP5881057B2 (en) Horizontal electric field type liquid crystal display device and manufacturing method thereof
JP4557800B2 (en) Liquid crystal display
KR100966230B1 (en) Viewing angle controllable liquid crystal display device
JP2001174818A (en) Liquid crystal display device
JP2001242466A (en) Multi-domain liquid crystal display device
KR100218697B1 (en) Liquid crystal display elements
CN111208676B (en) Liquid crystal display panel and liquid crystal display device
WO2010137427A1 (en) Liquid crystal display device
JP4287514B2 (en) Compound electric field type liquid crystal display element
JP2003140172A (en) Liquid crystal display device and method of manufacturing liquid crystal display device
JP2009300555A (en) Liquid crystal display and manufacturing method thereof
JP2011123234A (en) Liquid crystal display device
KR100350598B1 (en) Active matrix liquid crystal display device
WO2016090751A1 (en) Liquid crystal display panel
US20080180377A1 (en) Liquid crystal display device
WO2010041491A1 (en) Liquid crystal display (lcd) device
KR20010105256A (en) Liquid crystal display
JP5881061B2 (en) Horizontal electric field type liquid crystal display device
JP2005284304A (en) Active matrix liquid crystal display
JP2009053256A (en) Liquid crystal display device
JP2006251161A (en) Liquid crystal display device
KR102294632B1 (en) Fringe field switching mode liquid crystal display device