KR100459114B1 - Deinterleaver device and method of digital broadcasting - Google Patents

Deinterleaver device and method of digital broadcasting Download PDF

Info

Publication number
KR100459114B1
KR100459114B1 KR1019970080728A KR19970080728A KR100459114B1 KR 100459114 B1 KR100459114 B1 KR 100459114B1 KR 1019970080728 A KR1019970080728 A KR 1019970080728A KR 19970080728 A KR19970080728 A KR 19970080728A KR 100459114 B1 KR100459114 B1 KR 100459114B1
Authority
KR
South Korea
Prior art keywords
output
address
digital
ram
broadcasting
Prior art date
Application number
KR1019970080728A
Other languages
Korean (ko)
Other versions
KR19990060501A (en
Inventor
이석래
김용훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019970080728A priority Critical patent/KR100459114B1/en
Publication of KR19990060501A publication Critical patent/KR19990060501A/en
Application granted granted Critical
Publication of KR100459114B1 publication Critical patent/KR100459114B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/20—Adaptations for transmission via a GHz frequency band, e.g. via satellite

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Astronomy & Astrophysics (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)

Abstract

디인터리버용 메모리를 공유하고 메모리 자체 사이즈를 감소시켜 그에 따른 어드레스생성기 및 메모리의 구성을 간소화하고 신호처리속도를 향상시켜 디지털위성방송 및 디지털 티브이에 동시 적용할 수 있도록 한 디지털방송의 디인터리버장치 및 방법에 관한 것으로, 이너디코더 및 아우터디코더를 갖는 디지털방송의 디인터리버장치에 있어서, 디지털 위성방송용 입/출력 어드레스를 생성하는 제1 어드레스 생성기, 디지털 티브이 방송용 입/출력 어드레스를 생성하는 제2 어드레스 생성기, 디지털 위성방송모드/디지털 티브이방송모드 선택신호에 따라 제1 어드레스생성기 또는 제2 어드레스 생성기의 출력중 하나를 선택하는 제1 멀티플렉서, R/W신호 및 그에 상응하는 제1 멀티플렉서에서 출력된 입/출력 어드레스에 따라 데이터를 입/출력하는 램, 램에서 출력된 데이터 또는 램을 경유하지 않고 바이패스된 데이터중 하나를 선택하기 위한 선택신호를 출력하는 바이패스 선택부, 바이패스 선택부에서 출력된 선택신호에 따라 램에서 출력된 데이터 또는 램을 경유하지 않고 바이패스된 데이터중 하나를 아우터디코더에 출력하는 제2 멀티플렉서를 포함하여 구성되므로 제품의 설계 및 구현비용을 절감할 수 있다.The deinterleaver device for digital broadcasting that shares the memory for the deinterleaver, reduces the size of the memory itself, simplifies the configuration of the address generator and memory, and improves the signal processing speed so that it can be simultaneously applied to digital satellite broadcasting and digital TV. A method for a digital broadcast deinterleaver having an inner decoder and an outer decoder, the method comprising: a first address generator for generating an input / output address for digital satellite broadcasting and a second address generator for generating an input / output address for digital TV broadcasting; Input / output from a first multiplexer, an R / W signal and a corresponding first multiplexer for selecting one of an output of the first address generator or the second address generator according to the digital satellite broadcasting mode / digital TV broadcasting mode selection signal; RAM to input / output data according to the output address, The bypass selector for outputting a selection signal for selecting one of the data output from the RAM or the bypassed data without passing through the RAM, and the data or RAM output from the RAM according to the selection signal output from the bypass selection unit. It includes a second multiplexer that outputs one of the bypassed data to the outer decoder without passing through, thereby reducing the design and implementation cost of the product.

Description

디지털 방송의 디인터리버장치 및 방법Deinterleaver device and method of digital broadcasting

본 발명은 디지털방송에 관한 것으로서, 특히 디지털위성방송의 디인터리버 장치 및 방법에 관한 것이다.The present invention relates to digital broadcasting, and more particularly, to a deinterleaver device and method for digital satellite broadcasting.

일반적으로 디인터리버(deinterleaver)는 디지털 위성방송 또는 디지털 티브이방송 등에서 이너 디코더(Inner Decoder)와 아우터 디코더(Outer Decoder) 사이에 적용되어 신호처리시 발생되는 신호간의 간섭을 감소시키기 위해 사용된다.In general, a deinterleaver is applied between an inner decoder and an outer decoder in digital satellite broadcasting or digital TV broadcasting to reduce interference between signals generated during signal processing.

이때 상기 이너 디코더는 디지털 위성방송일 경우 비터비 디코더(Biterbi Decoder)가 사용되고 디지털 티브이 방송일 경우 트릴리스 디코더(Trellis Decoder)가 사용되며, 아우터 디코더는 RS디코더(Reed Solomon Decoder)가 공통으로 사용된다.In this case, the inner decoder uses a Viterbi decoder in the case of digital satellite broadcasting, and a trellis decoder in the case of digital TV broadcasting, and an RS decoder commonly uses a Reed Solomon Decoder.

이하, 첨부된 도면을 참조하여 종래의 기술에 따른 디인터리버를 살펴보면 다음과 같다.Hereinafter, a deinterleaver according to the related art will be described with reference to the accompanying drawings.

도 1a는 종래의 기술에 따른 디지털 위성방송용 디인터리버의 구성을 나타낸 도면, 도 1b는 종래의 기술에 따른 디지털 티브이방송 디인터리버의 구성을 나타낸 도면이고, 도 2는 도 1a의 메모리 엑세스방법을 설명하기 위한 도면이다.1A is a view showing the configuration of a digital satellite broadcasting deinterleaver according to the prior art, FIG. 1B is a view showing the configuration of the digital TV broadcasting deinterleaver according to the prior art, and FIG. 2 is a view illustrating the memory access method of FIG. 1A. It is a figure for following.

먼저, 종래의 기술에 따른 디지털 위성방송용 디인터리버는 도 1a에 도시된 바와 같이, 읽기신호 또는 쓰기신호(R,W)에 따라 읽기 또는 쓰기를 수행하기 위한 어드레스를 지정하는 쓰기어드레스 생성기(1) 및 읽기어드레스 생성기(2), 상기 R신호 또는 W신호, 쓰기어드레스 생성기(2) 및 읽기어드레스 생성기(1)에서 지정하는 어드레스에 상기 비터비 디코더(도시 생략)의 출력을 저장하거나 지정된 어드레스에 데이터를 출력하는 램(3), 상기 비터비 디코더의 출력중 바이패스시켜야 할 데이터를 선택하여 일정신호를 출력하는 바이패스선택부(4), 상기 바이패스선택부(4)의 출력에 따라 램(3)에 저장된 데이터를 출력하거나 비터비 디코더(도시 생략)의 출력을 바이패스시키는 멀티플렉서(5)를 포함하여 구성된다.First, the deinterleaver for digital satellite broadcasting according to the related art is a write address generator 1 that designates an address for reading or writing according to a read signal or a write signal R and W, as shown in FIG. 1A. And storing the output of the Viterbi decoder (not shown) at an address designated by the read address generator 2, the R signal or the W signal, the write address generator 2, and the read address generator 1, or at the designated address. RAM according to the output of the RAM (3), bypass selector (4) for outputting a predetermined signal by selecting the data to be bypassed among the output of the Viterbi decoder And a multiplexer 5 for outputting data stored in 3) or bypassing the output of a Viterbi decoder (not shown).

이때 램(3)은 도 2에 도시된 바와 같이 11×17, 10×17…2×17, 1×17형태의 메모리구조를 가진다.At this time, the RAM 3 is 11 × 17, 10 × 17... It has a memory structure of 2x17 and 1x17 type.

또한 종래의 기술에 따른 디지털 티브이방송용 디인터리버는 도 1b에 도시된 바와 같이, 읽기신호 또는 쓰기신호에 따라 읽기 또는 쓰기를 수행하기 위한 어드레스를 지정하는 쓰기어드레스 생성기(11) 및 읽기어드레스 생성기(12), 상기 R신호 또는 W신호, 쓰기어드레스 생성기(12) 및 읽기어드레스 생성기(11)에서 지정하는 어드레스에 상기 트릴리스 디코더(도시 생략)의 출력을 저장하거나 지정된 어드레스에 있는 데이터를 출력하는 램(13), 상기 트릴리스 디코더의 출력중 바이패스시켜야 할 데이터를 선택하여 일정신호를 출력하는 바이패스선택부(14), 상기 바이패스선택부(14)의 출력에 따라 램(13)에 저장된 데이터를 출력하거나 트릴리스 디코더의 출력을 바이패스시키는 멀티플렉서(15)를 포함하여 구성된다.In addition, the deinterleaver for digital TV broadcasting according to the related art includes a write address generator 11 and a read address generator 12 which designate an address for performing read or write according to a read signal or a write signal, as shown in FIG. RAM, which stores the output of the trellis decoder (not shown) at the addresses designated by the R or W signal, the write address generator 12 and the read address generator 11, or outputs data at the designated address ( 13) a bypass selector 14 which selects data to be bypassed among the outputs of the trellis decoder and outputs a predetermined signal, and data stored in the RAM 13 according to the output of the bypass selector 14. It is configured to include a multiplexer 15 for outputting or bypassing the output of the trellis decoder.

이때 램(13)은 4×51, 3×51, 2×51, 1×51형태의 메모리구조를 가진다.At this time, the RAM 13 has a memory structure of 4 × 51, 3 × 51, 2 × 51, and 1 × 51.

종래의 기술에 따른 디지털 위성방송용 디인터리버의 동작을 살펴보면 다음과 같다.The operation of the deinterleaver for digital satellite broadcasting according to the prior art is as follows.

먼저, 제어부(도시 생략)로 부터 쓰기신호가 입력되면 쓰기어드레스 생성기(1)는 비터비 디코더에서 출력되는 데이터를 저장할 어드레스를 램(3)에 지정한다.First, when a write signal is input from the controller (not shown), the write address generator 1 designates the RAM 3 to store an address for storing data output from the Viterbi decoder.

이어서 램(3)은 상기 쓰기어드레스 생성기(1)에서 지정한 어드레스에 상기 비터비 디코더에서 출력된 데이터를 저장한다.The RAM 3 then stores the data output from the Viterbi decoder at the address specified by the write address generator 1.

이때 쓰기어드레스 생성기(1)에서 지정된 어드레스가 데이터를 바이패스시키는 어드레스일 경우 바이패스 선택부(4)는 멀티플렉서(5)에 입력되는 선택신호를 변환하고 멀티플렉서(5)가 바이패스라인을 선택하도록 하여 비터비 디코더의 출력이 램(3)을 경유하지 않고 RS디코더에 입력되도록 한다.At this time, if the address specified by the write address generator 1 is an address for bypassing data, the bypass selector 4 converts the selection signal input to the multiplexer 5 and causes the multiplexer 5 to select the bypass line. The output of the Viterbi decoder is input to the RS decoder without passing through the RAM 3.

한편, 제어부로 부터 읽기신호가 입력되면 읽기어드레스 생성기(2)는 출력시켜야 할 데이터가 존재하는 어드레스를 지정하고 램(3)은 상기 어드레스에 있는 데이터를 멀티플렉서(5)를 통해 RS디코더에 입력시킨다.On the other hand, when a read signal is input from the controller, the read address generator 2 designates an address where data to be output exists and the RAM 3 inputs the data at the address to the RS decoder through the multiplexer 5. .

다음으로 디지털 티브이방송용 디인터리버는 상술한 바와 같이 구성되고 메모리 크기가 상이함으로 인해 지정하는 어드레스가 다른 것을 제외하고 디지털 위성방송용 디인터리버와 메모리 액세스방법 및 어드레스 지정방법은 동일하므로 그 동작설명은 생략하기로 한다.Next, the digital TV broadcasting deinterleaver is configured as described above, and the memory access method and the addressing method are the same as those of the digital satellite broadcasting deinterleaver except that the address is different because the memory size is different. Shall be.

종래의 기술에 따른 디인터리버는 디지털 위성방송용과 디지털 티브이방송용으로 구분되고 각각의 메모리장치 즉, 2포트(읽기, 쓰기)램을 사용하므로 어드레스 생성기가 각각 2개 필요하고 메모리도 각각 2개 필요하며 읽기, 쓰기에 각각의 어드레스가 필요하므로 그 구성이 복잡하고 신호처리속도가 저하되는 문제점이 있다.The deinterleaver according to the prior art is divided into digital satellite broadcasting and digital TV broadcasting, and each memory device, that is, two port (read and write) RAM, requires two address generators and two memory devices. Since each address is required for reading and writing, the configuration is complicated and the signal processing speed is degraded.

따라서 본 발명은 상기한 종래의 문제점을 해결하기 위하여 안출한 것으로서, 디인터리버용 메모리를 공유하고 메모리 자체 사이즈를 감소시켜 그에 따른 어드레스생성기 및 메모리의 구성을 간소화하고 신호처리속도를 향상시켜 디지털 위성방송 및 디지털 티브이에 동시 적용할 수 있도록 한 디지털방송의 디인터리버장치 및 방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned problems, and it is possible to share the memory for the deinterleaver and to reduce the size of the memory itself, thereby simplifying the configuration of the address generator and the memory and improving the signal processing speed. And a deinterleaver device and method for digital broadcasting that can be simultaneously applied to a digital TV.

본 발명은 이너디코더 및 아우터디코더를 갖는 디지털방송의 디인터리버장치에 있어서, 디지털 위성방송용 입/출력 어드레스를 생성하는 제1 어드레스 생성기, 디지털 티브이 방송용 입/출력 어드레스를 생성하는 제2 어드레스 생성기, 디지털 위성방송모드/디지털 티브이방송모드 선택신호에 따라 제1 어드레스 생성기 또는 제2 어드레스 생성기의 출력중 하나를 선택하는 제1 멀티플렉서, R/W신호 및 그에 상응하는 제1 멀티플렉서에서 출력된 입/출력 어드레스에 따라 데이터를 입/출력하는 램, 램에서 출력된 데이터 또는 램을 경유하지 않고 바이패스된 데이터중 하나를 선택하기 위한 선택신호를 출력하는 바이패스 선택부, 바이패스 선택부에서 출력된 선택신호에 따라 램에서 출력된 데이터 또는 램을 경유하지 않고 바이패스된 데이터중 하나를 아우터디코더에 출력하는 제2 멀티플렉서를 포함하여 구성됨을 특징으로 한다.The present invention relates to a digital broadcasting deinterleaver device having an inner decoder and an outer decoder, comprising: a first address generator for generating an input / output address for digital satellite broadcasting, a second address generator for generating an input / output address for digital TV broadcasting, and a digital receiver. Input / output addresses output from the first multiplexer, the R / W signal and the corresponding first multiplexer for selecting one of the outputs of the first address generator or the second address generator according to the satellite broadcasting mode / digital TV broadcasting mode selection signal. A bypass selector for outputting a selection signal for selecting one of the RAM for inputting / outputting data, the data output from the RAM, or the data bypassed without passing through the RAM, and the selection signal output from the bypass selector. According to either the data output from RAM or the data bypassed without RAM And a second multiplexer for outputting a router decoder characterized by configured.

이하, 첨부된 도면을 참조하여 본 발명에 따른 디지털방송의 디인터리버장치 및 방법을 설명하면 다음과 같다.Hereinafter, a deinterleaver device and method for digital broadcasting according to the present invention will be described with reference to the accompanying drawings.

도 3은 본 발명에 따른 디인터리버의 구성을 나타낸 블록도, 도 4는 도 3의 메모리 입/출력 타이밍을 나타낸 타이밍도이고, 도 5a 및 도 5b는 디지털 위성방송용 어드레스 생성방법을 설명하기 위한 도면이다.3 is a block diagram showing the configuration of a deinterleaver according to the present invention, FIG. 4 is a timing diagram showing the memory input / output timing of FIG. 3, and FIGS. 5A and 5B are diagrams for explaining an address generation method for digital satellite broadcasting. to be.

본 발명에 따른 디지털방송의 디인터리버장치는 도 3에 도시된 바와 같이, 디지털 위성방송(이하, DBS라 칭함)용 어드레스를 생성하는 제1 어드레스 생성기(21), 디지털 티브이방송(이하, DTV라 칭함)용 어드레스를 생성하는 제2 어드레스 생성기(22), DBS/DTV 모드 선택신호에 따라 상기 제1 또는 제2 어드레스 생성기(21)(22)의 출력중 하나를 선택하는 제1 멀티플렉서(23), 상기 신호에 상응하도록 제1 멀티플렉서(23)에서 출력된 어드레스에 데이터를 저장 또는 출력하는 램(24), 이너 디코더의 출력중 바이패스시켜야 할 데이터를 선택하여 일정신호를 출력하는 바이패스선택부(25), 상기 바이패스선택부(25)의 출력에 따라 램(24)에 저장된 데이터를 출력하거나 이너 디코더의 출력을 바이패스시키는 제2 멀티플렉서(26)를 포함하여 구성된다.As shown in FIG. 3, the deinterleaver device for digital broadcasting according to the present invention includes a first address generator 21 for generating an address for digital satellite broadcasting (hereinafter referred to as DBS), and digital TV broadcasting (hereinafter referred to as DTV). A second address generator 22 for generating an address for the first address; and a first multiplexer 23 for selecting one of the outputs of the first or second address generators 21 and 22 according to the DBS / DTV mode selection signal. A RAM 24 for storing or outputting data at an address output from the first multiplexer 23 and a bypass selector for selecting a data to be bypassed among the outputs of the inner decoder so as to correspond to the signal. And a second multiplexer 26 for outputting data stored in the RAM 24 or bypassing the output of the inner decoder in accordance with the output of the bypass selector 25.

이와 같이 구성된 본 발명 디인터리버의 동작을 살펴보면 다음과 같다.The operation of the deinterleaver according to the present invention configured as described above is as follows.

먼저, 사용자는 리모컨 등의 신호입력장치를 통해 DBS/DTV 모드중 시청하고자 하는 모드를 선택하고 예를 들어, 디지털 위성방송을 시청하고자 할 경우 DBS모드를 선택한다.First, a user selects a mode to be watched among DBS / DTV modes through a signal input device such as a remote controller and, for example, selects a DBS mode to watch digital satellite broadcasting.

이어서 상기 사용자의 모드 선택신호는 제1 멀티플렉서(23)에 입력되고 제1 멀티플렉서(23)는 제1 어드레스 생성기(21)의 출력을 램(24)에 제공한다.The mode selection signal of the user is then input to the first multiplexer 23, and the first multiplexer 23 provides an output of the first address generator 21 to the RAM 24.

그리고 도 4에 나타낸 바와 같이, 스트로브가 '하이'에서 '로우'로 천이하는 천이신호 즉, 쓰기신호에 따라 이너디코더 즉, 디지털 위성방송이므로 비터비 디코더의 출력이 상기 제1 어드레스 생성기(21)에서 지정된 어드레스에 저장되고 스트로브가 다시 '로우'에서 '하이'로 천이하는 천이신호 즉, 읽기신호에 따라 동일 어드레스에 저장된 데이터가 아우터 디코더 즉, RS디코더로 입력된다.As shown in FIG. 4, since the strobe transitions from 'high' to 'low', the output of the Viterbi decoder is an inner decoder, i. The data stored at the same address according to the read signal, which is stored at the address designated in the step and the strobe transitions from 'low' to 'high', is input to the outer decoder, that is, the RS decoder.

즉, 스트로브의 '로우'레벨 유지구간동안 이너디코더의 출력이 동일 어드레스상에서 That is, during the 'low' level hold period of the strobe, the output of the inner decoder is on the same address.

스트로브에 다른 일정시차를 두고 램(24)에 저장되었다가 아우터디코더로 출력되는 것이다.It is stored in the RAM 24 with another fixed time difference on the strobe and output to the outer decoder.

이때 상기 제1 어드레스 생성기(21)의 디지털 위성방송용 어드레스 생성방법은 다음과 같다.At this time, the method of generating the address for digital satellite broadcasting of the first address generator 21 is as follows.

먼저, 도 5a는 cnt17-stb에 의해 카운트되는 stb17-카운트와 column-카운터의 관계를 나타낸 stb17-카운터/column-카운터 테이블로 stb17-카운터가 12를 주기로 한 번 카운팅될 때 마다, 각 column-카운터는 1씩 증가한다.First, FIG. 5A is a stb17-counter / column-counter table showing the relationship between a stb17-count and a column-counter counted by cnt17-stb, each time the stb17-counter is counted once every 12 cycles. Increases by 1.

그리고 도 5b는 cnt17-stb에 의한 stb17-어드레스 발생을 나타낸 테이블로, stb17-카운터가 0인 경우 해당하는 column-카운터는 col-cnt0이고 이때 발생된 stb17-어드레스는 col-cnt0와 일치한다.FIG. 5B is a table showing the occurrence of stb17-address by cnt17-stb. If the stb17-counter is 0, the corresponding column-counter is col-cnt0 and the generated stb17-address coincides with col-cnt0.

동일한 방법으로 stb17-카운터가 6인 경우 해당하는 column-카운터는 col-cnt6이고 stb17-어드레스는 col-cnt6+51이 된다.In the same way, if the stb17-counter is 6, the corresponding column-counter is col-cnt6 and the stb17-address is col-cnt6 + 51.

이때 col-cnt6이 3을 카운팅하고 있다면 stb17-어드레스는 54가 된다.If col-cnt6 is counting 3, the stb17-address is 54.

상기와 같이 stb17-어드레스가 구해지면 이를 이용하여 실질적으로 램()에 엑세스하기 위한 어드레스는 다음과 같은 관계식에 의해 구해진다.As described above, when the stb17-address is obtained, an address for accessing the RAM () using the same is obtained by the following equation.

-어드레스=stb17-어드레스×17+-count Address = stb17-address * 17 + -count

예를 들어, stb17-어드레스가 1인 경우에 -어드레스는 17,18~33까지 변한다.For example, if stb17-address is 1, the address varies from 17,18-33.

이어서 상기 변화가 완료되면 다음 stb17-어드레스는 11,12~20중 하나가 선택되어 -어드레스를 결정하는 것이다.Subsequently, when the change is completed, the next stb17-address is one of 11, 12-20 selected to determine the address.

한편, 제2 어드레스 생성기(22)의 디지털 티브이 방송용 어드레스 생성방법은 상술한 디지털 위성방송용 어드레스 생성방법과 동일한 알고리즘에 의해 이루어지므로 그 설명은 생략하기로 한다.On the other hand, the digital TV broadcast address generation method of the second address generator 22 is made by the same algorithm as the above-described digital satellite broadcast address generation method will be omitted.

본 발명에 따른 디지털 방송용 디인터리버장치 및 방법은 디지털 위성방송과 디지털 티브이방송에서 사용되는 각각의 디인터리버를 일체화함에 있어, 싱글포트램을 사용하여 메모리 및 R/W어드레스를 공유하므로 어드레스 생성기의 구현이 간단하고 동일한 번지에서 데이터 입/출력을 수행하므로 메모리용량을 혁신적으로 감소시킴과 동시에 신호처리속도를 향상시켜 제품의 설계 및 구현비용을 절감할 수 있는 효과가 있다.The deinterleaver device and method for digital broadcasting according to the present invention implements an address generator by integrating respective deinterleavers used in digital satellite broadcasting and digital TV broadcasting by sharing a memory and a R / W address using a single port RAM. The data input / output at this simple and identical address can reduce the memory capacity and improve the signal processing speed, thereby reducing the design and implementation cost of the product.

도 1a 및 도 1b는 종래의 기술에 따른 디인터리버의 구성을 나타낸 블록도1A and 1B are block diagrams illustrating a configuration of a deinterleaver according to the related art.

도 2는 도 1a의 메모리 입/출력방법을 설명하기 위한 도면FIG. 2 is a diagram for describing a memory input / output method of FIG. 1A.

도 3은 본 발명에 따른 디인터리버의 구성을 나타낸 블록도3 is a block diagram showing the configuration of a deinterleaver according to the present invention.

도 4는 도 3의 메모리 입/출력 타이밍을 나타낸 타이밍도4 is a timing diagram illustrating memory input / output timing of FIG. 3.

도 5a 및 도 5b는 디지털 위성방송용 어드레스 생성방법을 설명하기 위한 도면5A and 5B are diagrams for explaining an address generation method for digital satellite broadcasting.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

21 : 제1 어드레스 생성기22 : 제2 어드레스 생성기21: first address generator 22: second address generator

23 : 제1 멀티플렉서24 : 램23: first multiplexer 24: RAM

25 : 바이패스 선택부26 : 제2 멀티플렉서25: bypass selector 26: second multiplexer

Claims (4)

이너디코더 및 아우터디코더를 갖는 디지털방송의 디인터리버장치에 있어서,In the deinterleaver device of digital broadcasting having an inner decoder and an outer decoder, 디지털 위성방송용 입/출력 어드레스를 생성하는 제1 어드레스 생성기;A first address generator for generating input / output addresses for digital satellite broadcasting; 디지털 티브이 방송용 입/출력 어드레스를 생성하는 제2 어드레스 생성기;A second address generator for generating an input / output address for digital TV broadcasting; 디지털 위성방송모드/디지털 티브이 방송모드 선택신호에 따라 상기 제1 어드레스 생성기 또는 제2 어드레스 생성기의 출력중 하나를 선택하는 제1 멀티플렉서;A first multiplexer for selecting one of the outputs of the first address generator and the second address generator according to a digital satellite broadcast mode / digital TV broadcast mode selection signal; R/W신호 및 그에 상응하여 상기 제1 멀티플렉서에서 출력된 입/출력 어드레스에 따라 데이터를 입/출력하는 램;RAM for inputting / outputting data according to an R / W signal and an input / output address output from the first multiplexer accordingly; 상기 램에서 출력된 데이터 또는 램을 경유하지 않고 바이패스된 데이터중 하나를 선택하기 위한 선택신호를 출력하는 바이패스 선택부;A bypass selector configured to output a selection signal for selecting one of the data output from the RAM or the bypassed data without passing through the RAM; 상기 바이패스 선택부에서 출력된 선택신호에 따라 램에서 출력된 데이터 또는 램을 경유하지 않고 바이패스된 데이터중 하나를 상기 아우터디코더에 출력하는 제2 멀티플렉서를 포함하여 구성됨을 특징으로 하는 디지털방송용 디인터리버장치.And a second multiplexer configured to output one of the data output from the RAM or the bypassed data to the outer decoder according to the selection signal output from the bypass selector. Interleaver device. 제1항에 있어서,The method of claim 1, 상기 램은 Single port 램이 사용됨을 특징으로 하는 디지털방송의 디인터리버장치.The RAM is a deinterleaver device for digital broadcasting, characterized in that a single port RAM is used. 램, 이너디코더, 아우터디코더를 갖는 디지털방송용 디인터리버장치의 디인터리빙방법에 있어서,In the deinterleaving method of a deinterleaver device for digital broadcasting having a RAM, an inner decoder, and an outer decoder, 디지털 위성방송 모드/디지털 티브이방송 모드 선택신호에 따라 R/W 신호에 상응하는 디지털 위성방송용 입/출력 어드레스 또는 디지털 티브이방송용 입/출력 어드레스를 출력하는 단계;Outputting an input / output address for digital satellite broadcasting or an input / output address for digital TV broadcasting corresponding to the R / W signal according to the digital satellite broadcasting mode / digital TV broadcasting mode selection signal; R/W 신호에 따라 상기 램의 해당 어드레스에 저장된 데이터를 아우터디코더에 출력하고 일정시차를 두어 동일 어드레스에 이너디코더의 출력을 저장하는 단계를 포함하여 이루어짐을 특징으로 하는 디지털방송의 디인터리빙방법.And outputting the data stored at the corresponding address of the RAM to the outer decoder according to the R / W signal, and storing the output of the inner decoder at the same address with a predetermined time difference. 제3항에 있어서,The method of claim 3, 상기 R/W신호에 따라 상기 램의 해당 어드레스에 저장된 데이터를 아우터디코더에 출력하고 일정시차를 두어 동일 어드레스에 이너디코더의 출력을 저장하는 단계의 일정시차는 R/W신호의 반주기임을 특징으로 하는 디지According to the R / W signal, the time difference of outputting the data stored at the corresponding address of the RAM to the outer decoder and storing the output of the inner decoder at the same address is a half cycle of the R / W signal. Digi 털방송의 디인터리빙방법.Deinterleaving method of hair broadcasting.
KR1019970080728A 1997-12-31 1997-12-31 Deinterleaver device and method of digital broadcasting KR100459114B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970080728A KR100459114B1 (en) 1997-12-31 1997-12-31 Deinterleaver device and method of digital broadcasting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970080728A KR100459114B1 (en) 1997-12-31 1997-12-31 Deinterleaver device and method of digital broadcasting

Publications (2)

Publication Number Publication Date
KR19990060501A KR19990060501A (en) 1999-07-26
KR100459114B1 true KR100459114B1 (en) 2005-09-30

Family

ID=37305047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970080728A KR100459114B1 (en) 1997-12-31 1997-12-31 Deinterleaver device and method of digital broadcasting

Country Status (1)

Country Link
KR (1) KR100459114B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133907B1 (en) * 2007-07-06 2012-04-12 주식회사 코아로직 Apparatus and method for de-interleave and interleaving index procucing and computer readable medium stored thereon computer executable instruction for performing the method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08223501A (en) * 1994-11-18 1996-08-30 Thomson Consumer Electron Inc Means for demodulating and decoding digital tv data subjected to satellite,ground and cable transmissions,and signal processor thereof
KR19980017787A (en) * 1996-08-31 1998-06-05 배순훈 Reed Solomon decoder
KR0174907B1 (en) * 1995-12-13 1999-03-20 배순훈 Multi-functional digital receiver
KR19990049234A (en) * 1997-12-12 1999-07-05 구자홍 Digital receiver capable of receiving digital satellite and terrestrial broadcasts and its control method
KR100238093B1 (en) * 1997-08-22 2000-01-15 윤종용 Universal stb
KR100252995B1 (en) * 1997-12-27 2000-04-15 구자홍 Digital/satellite broadcast reception of the common equipment

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08223501A (en) * 1994-11-18 1996-08-30 Thomson Consumer Electron Inc Means for demodulating and decoding digital tv data subjected to satellite,ground and cable transmissions,and signal processor thereof
KR0174907B1 (en) * 1995-12-13 1999-03-20 배순훈 Multi-functional digital receiver
KR19980017787A (en) * 1996-08-31 1998-06-05 배순훈 Reed Solomon decoder
KR100238093B1 (en) * 1997-08-22 2000-01-15 윤종용 Universal stb
KR19990049234A (en) * 1997-12-12 1999-07-05 구자홍 Digital receiver capable of receiving digital satellite and terrestrial broadcasts and its control method
KR100252995B1 (en) * 1997-12-27 2000-04-15 구자홍 Digital/satellite broadcast reception of the common equipment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133907B1 (en) * 2007-07-06 2012-04-12 주식회사 코아로직 Apparatus and method for de-interleave and interleaving index procucing and computer readable medium stored thereon computer executable instruction for performing the method
US8281086B2 (en) 2007-07-06 2012-10-02 Core Logic, Inc. De-interleaving and interleaving for data processing

Also Published As

Publication number Publication date
KR19990060501A (en) 1999-07-26

Similar Documents

Publication Publication Date Title
US5327227A (en) De-interleaving method and apparatus for D2 MAC audio
US6178530B1 (en) Addressing scheme for convolutional interleaver/de-interleaver
JPH0865177A (en) Folding interleaver having reducing memory requirements and adress generator
WO1997037434A1 (en) Convolutional interleaving with reduced memory requirements and address generator therefor
GB2315002A (en) Convolutional interleaver and method for generating address
US5265063A (en) Semiconductor memory device having a plurality of SRAMs operable in synchronism with a clock permitting simultaneous access to multiple data
US6138262A (en) Memory address generator in convolutional interleaver/deinterleaver
JP2005228205A (en) Semiconductor integrated circuit
KR100518295B1 (en) Digital communication system having a deinterleaver and a method deinterleaving thereof
KR100459114B1 (en) Deinterleaver device and method of digital broadcasting
JPH07141871A (en) Semiconductor memory
US6201838B1 (en) Mobile communication system
JP4900800B2 (en) Single memory with multiple shift register functions
US5959703A (en) Apparatus and method for removing error data decoding delay in a DTV
US5500825A (en) Parallel data outputting storage circuit
JP2001332980A (en) Device and method for interleave
JPH08265177A (en) Interleave data processing unit
KR930007193Y1 (en) Voice decoder
EP1553711A2 (en) Deinterleaving device for digital broadcast receivers having a downsized deinterleaver memory and deinterleaving method thereof
KR960009905Y1 (en) Data processing circuit of memory
KR100268406B1 (en) Method for rearranging a decoding data of lattice decoder for fa standard 8 vbs
KR19990065357A (en) Interleaved / Deinterleaved Devices
KR100733767B1 (en) Time De-Interleaving Device and Method
KR100295037B1 (en) A circuit and method of distribution of the block error in digital radio communication system
JPH0352694B2 (en)

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070918

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee