KR100455011B1 - 정값화처리및포화연산처리로이루어진라운딩처리를적합하게행할수있는프로세서 - Google Patents
정값화처리및포화연산처리로이루어진라운딩처리를적합하게행할수있는프로세서 Download PDFInfo
- Publication number
- KR100455011B1 KR100455011B1 KR1019970064288A KR19970064288A KR100455011B1 KR 100455011 B1 KR100455011 B1 KR 100455011B1 KR 1019970064288 A KR1019970064288 A KR 1019970064288A KR 19970064288 A KR19970064288 A KR 19970064288A KR 100455011 B1 KR100455011 B1 KR 100455011B1
- Authority
- KR
- South Korea
- Prior art keywords
- value
- instruction
- register
- bit integer
- result
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
- G06F9/30014—Arithmetic instructions with variable precision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30025—Format conversion instructions, e.g. Floating-Point to Integer, decimal conversion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
- G06F7/49921—Saturation, i.e. clipping the result to a minimum or maximum value
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Executing Machine-Instructions (AREA)
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
Claims (13)
- 명령열 중의 명령을 순차적으로 해독하여 실행하는 프로세서에 있어서,명령열에 있어서의 몇 개의 명령은 조작할 값의 저장장소의 지정을 포함하고,다음에 해독할 명령에 상기 명령이 보정명령인 취지의 조작내용 지정이 존재하면 이것을 검출하는 검출수단과;다음에 해독할 명령으로부터 보정명령인 취지의 조작내용 지정이 검출되면 상기 명령에 있어서의 조작할 값의 저장장소에 저장된 부호있는 m비트 정수값을 부호없는 s비트 정수의 범위(s<m)로 라운딩(rounding)하는 라운딩 수단을 포함하는 것을 특징으로 하는 프로세서.
- (정정) 제 1 항에 있어서,보정명령은 라운딩 수단에 의해 라운딩된 값의 전송장소의 지정을 포함하고,상기 라운딩 수단은,보정명령이 검출되면 상기 저장장소에 저장된 부호부 m비트 정수가 s비트 정수의 부(負)의 수인지의 여부를 판정하는 제 1 판정회로와;보정명령이 검출되면 상기 저장장소에 저장된 부호부 m비트 정수가 부호없는 s비트 정수로 표현할 수 있는 최대값을 초과하는지의 여부를 판정하는 제 2 판정회로를 포함하며;상기 프로세서는,제 1 및 제 2 판정회로의 판정결과의 조합에 기초하여 부호없는 s비트 정수로 표현된 제 1 소정값, 제 2 소정값 및 상기 조작할 값의 저장장소에 저장되어 있는 수치 중 어느 하나를 라운딩 결과의 전송장소로 전송하는 전송수단을 포함하는 것을 특징으로 하는 프로세서.
- 제 2 항에 있어서,제 1 판정회로가 부의 수인 것으로 판정한 경우, s비트 정수로 표현된 제로(0)를 제 1 소정값으로서 라운딩 결과의 전송장소로 전송하고,제 2 판정회로가 최대값을 초과한다고 판정한 경우, s비트 정수의 정(正)의 값의 최대값을 제 2 소정값으로서 라운딩 결과의 전송장소로 전송하며,제 1 판정회로가 정수인 것으로 판정하고, 또한 제 2 판정회로가 최대값을 초과하지 않는다고 판정한 경우, 조작할 값의 저장장소에 저장되어 있는 수치를 라운딩 결과의 전송장소로 전송하는 것을 특징으로 하는 프로세서.
- 제 3 항에 있어서,상기 제 1 판정회로는,저장장소에 저장된 부호부 m비트 정수에 있어서의 s비트 정수의 부호비트의 온/오프를 검지하는 검지부를 포함하고,상기 제 2 판정회로는,저장장소에 저장된 부호부 m비트 정수로부터 s비트 정수의 정의 값의 최대값을 빼는 감산을 실시할 수 있는 연산기를 포함하는 것을 특징으로 하는 프로세서.
- 제 4 항에 있어서,m비트 정수는 32비트이고,상기 보정명령은 8비트, 16비트, 24비트 중 어느 하나를 비트수 s로서 지정하는 지정필드를 갖고,제 1 판정회로에 있어서의 검지부는,보정명령에 포함된 지정필드에 따라 하위로부터 8비트째, 16비트째, 24비트째 중 어느 하나를 부호비트로서 결정하고,제 2 판정회로는,보정명령에 포함된 지정필드에 따라 부호없는 8비트 정수, 부호없는 16비트 정수, 부호없는 24비트 정수 중 어느 하나를 발생하는 발생부를 포함하는 것을 특징으로 하는 프로세서.
- 제 2 항에 있어서,전용 레지스터와,명령열에 포함되어 있는 연산명령에 따라 연산을 행하고, 연산결과를 전용 레지스터에 보유되어 있는 연산결과에 가산하는 연산수단을 포함하고,보정명령은 상기 전용 레지스터를 조작할 값의 저장장소로 지정하며,전송수단은,제 1 판정회로가 정수인 것으로 판정하고, 또한 제 2 판정회로가 최대값을 초과하지 않는다고 판정한 경우, 전용 레지스터가 보유하는 수치를 라운딩 결과의 전송장소로 전송하는 것을 특징으로 하는 프로세서.
- 제 6 항에 있어서,복수의 범용 레지스터로 이루어진 레지스터 파일을 포함하고,보정명령은 레지스터 파일 중 어느 하나의 범용 레지스터를 라운딩 결과의 전송장소로 지정하고,상기 전송수단은 제 1, 제 2 판정회로의 판정결과의 조합에 기초하여, 부호없는 s비트 정수로 표현된 제 1 소정값, 제 2 소정값 및 조작할 값의 저장장소에 저장되어 있는 수치 중 어느 하나를 범용 레지스터로 전송하는 것을 특징으로 하는 프로세서.
- 명령열 중의 명령을 순차적으로 해독하여 실행하는 프로세서에 있어서,명령열에 있어서의 몇 개의 명령은 조작할 값의 저장장소를 포함하고,다음에 해독할 명령에 상기 명령이 연산을 행하는 취지의 지정이 존재하면 이것을 검출하는 제 1 검출수단과;연산을 행하는 취지의 지정 외에 연산결과의 라운딩을 행하는 취지의 지정이 다음에 해독할 명령에 포함되어 있으면 이것을 검출하는 제 2 검출수단과;제 1 검출수단에 의해 연산을 행하는 취지의 지정이 검출되면 연산을 행하는 취지의 지정에 따라 m비트 정수값을 이용한 연산을 행하는 연산수단과;제 2 검출수단에 의해 라운딩을 행하는 취지의 지정이 검출되면 m비트 정수값을 이용하여 연산결과를 부호없는 s비트 정수의 범위(s<m)로 라운딩하는 라운딩 수단을 포함하는 것을 특징으로 하는 프로세서.
- (정정) 제 8 항에 있어서,라운딩을 행하는 취지의 지정을 포함하는 명령은 라운딩 수단에 의해 라운딩된 값의 전송장소의 지정도 포함하고,상기 라운딩 수단은,제 2 검출수단에 의해 라운딩을 행하는 취지의 지정이 검출되면 연산수단에 의해 연산된 결과가 부호부 s비트 정수의 부의 수인지를 판정하는 제 1 판정회로와;제 2 검출수단에 의해 라운딩을 행하는 취지의 지정이 검출되면 연산수단에 의해 연산된 결과가 부호없는 s비트 정수로 표현할 수 있는 최대값을 초과하는지를 판정하는 제 2 판정회로를 포함하며;상기 프로세서는,제 1, 제 2 판정회로의 판정결과의 조합에 기초하여 부호없는 s비트 정수로 표현된 제 1 소정값, 제 2 소정값 및 연산수단의 연산결과 중 어느 하나를 해독된 전송장소로 전송하는 전송수단을 포함하는 것을 특징으로 하는 프로세서.
- (정정) 제 9 항에 있어서,제 1 판정회로가 s비트 정수의 부의 수로 판정한 경우, s비트 정수로 표현된 제로를 제 1 소정값으로서 상기 전송장소로 전송하고,제 2 판정회로가 s비트 정수의 정의 값의 최대값을 초과한 값으로 판정한 경우, s비트 정수의 정의 값의 최대값을 제 2 소정값으로서 상기 전송장소로 전송하고,제 1 판정회로가 s비트 정수의 정수로 판정하고, 제 2 판정회로가 s비트 정수의 정의 값의 최대값을 초과하지 않는다고 판정한 경우, 연산수단의 연산결과를 상기 전송장소로 전송하는 것을 특징으로 하는 프로세서.
- 제 10 항에 있어서,제 1 판정회로는,연산수단의 연산결과에 있어서, s비트 정수의 부호비트의 온/오프를 검지하는 검지부를 포함하고,제 2 판정회로는,연산수단의 연산결과로부터 부호없는 s비트 정수의 정의 값의 최대값을 빼는 감산을 실시할 수 있는 연산기를 포함하는 것을 특징으로 하는 프로세서.
- 제 11 항에 있어서,m비트 정수는 32비트이고,상기 보정명령은 8비트, 16비트, 24비트 중 어느 하나를 비트수 s로서 지정하는 지정필드를 갖고,제 1 판정회로에 있어서의 검지부는,보정명령에 포함되어 있는 지정필드에 따라 하위로부터 8비트째, 16비트째, 24비트째 중 어느 하나를 부호비트로서 결정하고,연산기는,보정명령에 포함되어 있는 지정필드에 따라 부호없는 8비트 정수, 16비트 정수, 24비트 정수 중 어느 하나를 발생하는 발생부를 포함하는 것을 특징으로 하는 프로세서.
- 제 12 항에 있어서,복수의 범용 레지스터로 이루어진 레지스터 파일을 포함하고,연산명령은 라운딩 결과의 전송장소를 레지스터 파일 중 어느 하나의 범용 레지스터에 지정하는 것을 특징으로 하는 프로세서.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32042396 | 1996-11-29 | ||
JP96320423 | 1996-11-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980042913A KR19980042913A (ko) | 1998-08-17 |
KR100455011B1 true KR100455011B1 (ko) | 2004-12-17 |
Family
ID=18121299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970064288A KR100455011B1 (ko) | 1996-11-29 | 1997-11-29 | 정값화처리및포화연산처리로이루어진라운딩처리를적합하게행할수있는프로세서 |
Country Status (7)
Country | Link |
---|---|
US (5) | US5974540A (ko) |
EP (2) | EP0845741B1 (ko) |
JP (1) | JP3790619B2 (ko) |
KR (1) | KR100455011B1 (ko) |
CN (2) | CN100356316C (ko) |
DE (1) | DE69720922T2 (ko) |
TW (1) | TW448400B (ko) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69720922T2 (de) * | 1996-11-29 | 2003-11-13 | Matsushita Electric Ind Co Ltd | Prozessor mit verbessertem Rundungsprozess |
JP3412462B2 (ja) * | 1997-07-30 | 2003-06-03 | 松下電器産業株式会社 | プロセッサ |
US6209017B1 (en) * | 1997-08-30 | 2001-03-27 | Lg Electronics Inc. | High speed digital signal processor |
US6182105B1 (en) * | 1998-08-27 | 2001-01-30 | Lucent Technologies Inc. | Multiple-operand addition with intermediate saturation |
US6535900B1 (en) * | 1998-09-07 | 2003-03-18 | Dsp Group Ltd. | Accumulation saturation by means of feedback |
US6529930B1 (en) * | 1998-11-16 | 2003-03-04 | Hitachi America, Ltd. | Methods and apparatus for performing a signed saturation operation |
US6314443B1 (en) | 1998-11-20 | 2001-11-06 | Arm Limited | Double/saturate/add/saturate and double/saturate/subtract/saturate operations in a data processing system |
US6532486B1 (en) * | 1998-12-16 | 2003-03-11 | Texas Instruments Incorporated | Apparatus and method for saturating data in register |
WO2001042907A2 (en) * | 1999-12-10 | 2001-06-14 | Broadcom Corporation | Apparatus and method for reducing precision of data |
US6748521B1 (en) * | 2000-02-18 | 2004-06-08 | Texas Instruments Incorporated | Microprocessor with instruction for saturating and packing data |
US6704820B1 (en) * | 2000-02-18 | 2004-03-09 | Hewlett-Packard Development Company, L.P. | Unified cache port consolidation |
US7184486B1 (en) | 2000-04-27 | 2007-02-27 | Marvell International Ltd. | LDPC encoder and decoder and method thereof |
US6888897B1 (en) | 2000-04-27 | 2005-05-03 | Marvell International Ltd. | Multi-mode iterative detector |
US7000177B1 (en) | 2000-06-28 | 2006-02-14 | Marvell International Ltd. | Parity check matrix and method of forming thereof |
US6965652B1 (en) | 2000-06-28 | 2005-11-15 | Marvell International Ltd. | Address generator for LDPC encoder and decoder and method thereof |
US7072417B1 (en) | 2000-06-28 | 2006-07-04 | Marvell International Ltd. | LDPC encoder and method thereof |
US7099411B1 (en) | 2000-10-12 | 2006-08-29 | Marvell International Ltd. | Soft-output decoding method and apparatus for controlled intersymbol interference channels |
JP2003186567A (ja) * | 2001-12-19 | 2003-07-04 | Matsushita Electric Ind Co Ltd | マイクロプロセッサ |
KR100517971B1 (ko) * | 2002-09-07 | 2005-09-30 | 엘지전자 주식회사 | 이동통신 시스템의 고정점 결정장치 및 방법 |
US7149766B1 (en) * | 2002-11-12 | 2006-12-12 | Unisys Corporation | Methods for detecting overflow and/or underflow in a fixed length binary field |
US7577892B1 (en) | 2005-08-25 | 2009-08-18 | Marvell International Ltd | High speed iterative decoder |
US7861131B1 (en) | 2005-09-01 | 2010-12-28 | Marvell International Ltd. | Tensor product codes containing an iterative code |
JP4832572B2 (ja) * | 2007-11-07 | 2011-12-07 | 三菱電機株式会社 | 安全制御装置 |
JP2010020625A (ja) * | 2008-07-11 | 2010-01-28 | Seiko Epson Corp | 信号処理プロセッサ及び半導体装置 |
US8321769B1 (en) | 2008-11-06 | 2012-11-27 | Marvell International Ltd. | Multi-parity tensor-product code for data channel |
CN114461275A (zh) | 2011-12-22 | 2022-05-10 | 英特尔公司 | 具有独立进位链的加法指令 |
WO2013095603A1 (en) * | 2011-12-23 | 2013-06-27 | Intel Corporation | Apparatus and method for down conversion of data types |
CN104133806A (zh) * | 2014-07-31 | 2014-11-05 | 杭州康芯电子有限公司 | 一种十六位嵌入式芯片软核 |
CN112612521A (zh) * | 2016-04-26 | 2021-04-06 | 安徽寒武纪信息科技有限公司 | 一种用于执行矩阵乘运算的装置和方法 |
US10726514B2 (en) | 2017-04-28 | 2020-07-28 | Intel Corporation | Compute optimizations for low precision machine learning operations |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5856032A (ja) * | 1981-09-29 | 1983-04-02 | Toshiba Corp | パイプライン演算装置 |
JPH0774989B2 (ja) * | 1988-01-18 | 1995-08-09 | 株式会社東芝 | 符号変換回路 |
JP2600293B2 (ja) * | 1988-06-10 | 1997-04-16 | 日本電気株式会社 | オーバーフロー補正回路 |
JPH04309123A (ja) * | 1991-04-08 | 1992-10-30 | Nec Corp | 冗長2進演算回路 |
US5235533A (en) * | 1992-05-11 | 1993-08-10 | Intel Corporation | Store rounding in a floating point unit |
JPH06175821A (ja) * | 1992-12-10 | 1994-06-24 | Fujitsu Ltd | 演算装置 |
US5717947A (en) * | 1993-03-31 | 1998-02-10 | Motorola, Inc. | Data processing system and method thereof |
KR0179969B1 (ko) | 1993-09-01 | 1999-05-01 | 김광호 | 안테나 입력신호의 게인 조정방법 |
JP3487903B2 (ja) * | 1993-11-12 | 2004-01-19 | 松下電器産業株式会社 | 演算装置及び演算方法 |
US5448509A (en) * | 1993-12-08 | 1995-09-05 | Hewlett-Packard Company | Efficient hardware handling of positive and negative overflow resulting from arithmetic operations |
JP2591463B2 (ja) * | 1993-12-27 | 1997-03-19 | 日本電気株式会社 | リミッタ装置 |
US5642301A (en) * | 1994-01-25 | 1997-06-24 | Rosemount Inc. | Transmitter with improved compensation |
JP3105738B2 (ja) | 1994-06-10 | 2000-11-06 | 日本電気株式会社 | 情報処理装置 |
JP3651698B2 (ja) | 1995-04-28 | 2005-05-25 | 株式会社アサヒオプティカル | プラスチックレンズの製造方法 |
IL116210A0 (en) * | 1994-12-02 | 1996-01-31 | Intel Corp | Microprocessor having a compare operation and a method of comparing packed data in a processor |
GB2300054A (en) * | 1995-01-17 | 1996-10-23 | Hewlett Packard Co | Clipping integers |
US5801977A (en) * | 1995-01-17 | 1998-09-01 | Hewlett-Packard Company | System and method for clipping integers |
US5687359A (en) * | 1995-03-31 | 1997-11-11 | International Business Machines Corporation | Floating point processor supporting hexadecimal and binary modes using common instructions with memory storing a pair of representations for each value |
US5696709A (en) * | 1995-03-31 | 1997-12-09 | International Business Machines Corporation | Program controlled rounding modes |
JPH0997178A (ja) | 1995-09-29 | 1997-04-08 | Matsushita Electric Ind Co Ltd | 飽和演算処理装置および方法 |
US5812439A (en) * | 1995-10-10 | 1998-09-22 | Microunity Systems Engineering, Inc. | Technique of incorporating floating point information into processor instructions |
JP3701401B2 (ja) | 1996-08-12 | 2005-09-28 | 株式会社ルネサステクノロジ | 飽和演算命令を有するマイクロプロセッサ |
DE69720922T2 (de) * | 1996-11-29 | 2003-11-13 | Matsushita Electric Ind Co Ltd | Prozessor mit verbessertem Rundungsprozess |
US6058410A (en) * | 1996-12-02 | 2000-05-02 | Intel Corporation | Method and apparatus for selecting a rounding mode for a numeric operation |
US6029184A (en) * | 1997-06-17 | 2000-02-22 | Sun Microsystems, Inc. | Method of performing unsigned operations with signed instructions in a microprocessor |
US5870320A (en) * | 1997-06-23 | 1999-02-09 | Sun Microsystems, Inc. | Method for reducing a computational result to the range boundaries of a signed 16-bit integer in case of overflow |
-
1997
- 1997-11-28 DE DE69720922T patent/DE69720922T2/de not_active Expired - Lifetime
- 1997-11-28 CN CNB2004100022789A patent/CN100356316C/zh not_active Expired - Lifetime
- 1997-11-28 CN CNB971072698A patent/CN1210647C/zh not_active Expired - Lifetime
- 1997-11-28 JP JP32786697A patent/JP3790619B2/ja not_active Expired - Lifetime
- 1997-11-28 EP EP97309625A patent/EP0845741B1/en not_active Expired - Lifetime
- 1997-11-28 EP EP02028110A patent/EP1306752A1/en not_active Withdrawn
- 1997-11-29 KR KR1019970064288A patent/KR100455011B1/ko not_active IP Right Cessation
- 1997-11-29 TW TW086117996A patent/TW448400B/zh active
- 1997-12-01 US US08/980,676 patent/US5974540A/en not_active Expired - Lifetime
-
1999
- 1999-09-20 US US09/399,577 patent/US6237084B1/en not_active Ceased
-
2003
- 2003-02-13 US US10/366,502 patent/USRE39121E1/en not_active Expired - Lifetime
-
2004
- 2004-12-21 US US11/016,920 patent/USRE43145E1/en not_active Expired - Lifetime
-
2011
- 2011-04-22 US US13/092,453 patent/USRE43729E1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
USRE43729E1 (en) | 2012-10-09 |
CN1210647C (zh) | 2005-07-13 |
EP0845741A2 (en) | 1998-06-03 |
CN100356316C (zh) | 2007-12-19 |
TW448400B (en) | 2001-08-01 |
DE69720922T2 (de) | 2003-11-13 |
US6237084B1 (en) | 2001-05-22 |
DE69720922D1 (de) | 2003-05-22 |
EP0845741B1 (en) | 2003-04-16 |
JP3790619B2 (ja) | 2006-06-28 |
JPH10214186A (ja) | 1998-08-11 |
KR19980042913A (ko) | 1998-08-17 |
US5974540A (en) | 1999-10-26 |
CN1193771A (zh) | 1998-09-23 |
EP0845741A3 (en) | 2000-11-29 |
USRE39121E1 (en) | 2006-06-06 |
CN1512317A (zh) | 2004-07-14 |
USRE43145E1 (en) | 2012-01-24 |
EP1306752A1 (en) | 2003-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100455011B1 (ko) | 정값화처리및포화연산처리로이루어진라운딩처리를적합하게행할수있는프로세서 | |
US7287152B2 (en) | Conditional execution per lane | |
US6438676B1 (en) | Distance controlled concatenation of selected portions of elements of packed data | |
US7127593B2 (en) | Conditional execution with multiple destination stores | |
US8024551B2 (en) | Pipelined digital signal processor | |
US5880979A (en) | System for providing the absolute difference of unsigned values | |
US7017032B2 (en) | Setting execution conditions | |
TW564368B (en) | Method and apparatus for arithmetic operations on vectored data | |
WO2010129684A1 (en) | Execution units for context adaptive binary arithmetic coding (cabac) | |
US6844834B2 (en) | Processor, encoder, decoder, and electronic apparatus | |
US20020053015A1 (en) | Digital signal processor particularly suited for decoding digital audio | |
US7861071B2 (en) | Conditional branch instruction capable of testing a plurality of indicators in a predicate register | |
JP2001147799A (ja) | データ移動方法および条件付転送論理ならびにデータの配列換え方法およびデータのコピー方法 | |
US7003651B2 (en) | Program counter (PC) relative addressing mode with fast displacement | |
KR20050037607A (ko) | 동적 프로그램 압축 해제 장치 및 방법 | |
US7647368B2 (en) | Data processing apparatus and method for performing data processing operations on floating point data elements | |
KR20020021078A (ko) | 데이터 처리 시스템 및 복수의 부호 데이터 값의 산술연산 수행방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20131001 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20141002 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20150917 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20160921 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20170920 Year of fee payment: 14 |
|
EXPY | Expiration of term |