CN104133806A - 一种十六位嵌入式芯片软核 - Google Patents

Abstract

本发明公开了一种十六位嵌入式芯片软核，该十六位处理芯片包括控制单元、十六位数据总线、寄存器阵列、程序计数器、FPGA中的嵌入式RAM模块、工作寄存器、算术逻辑单元、位移运算器、缓冲寄存器、比较器、指令寄存器、定时器、存储器、地址总线。该十六位处理芯片可采用普通寄存器作为程序寄存器，而算术逻辑单元、移位器和缓冲器串联起来，由控制单元统一控制共同完成原本需要复杂模块完成的任务，从使该十六位处理芯片具有节省资源、使用方便和功能强大的优点。

Description

一种十六位嵌入式芯片软核

技术领域

本发明涉及一种十六位嵌入式芯片软核。

背景技术

在芯片涉及中降低生产成本是一项重要的内容。在高性能设计中，选用最佳的设计可提升性能是通常使用的设计理念，但随着生产成本不断增加，尤其是人力成本以及资金运作成本增加，使得越来越多的芯片设计越来越重视成本控制。在现有的十六位处理芯片中就存在设计中结构只适用于配对高性能模块，而存在生产成本高的问题。

发明内容

本发明要解决上述技术问题，提供一种生产成本低、性能优的十六位处理芯片。

为解决上述技术问题，本发明采用如下技术方案：该十六位处理芯片包括控制单元、十六位数据总线、寄存器阵列、程序计数器、FPGA中的嵌入式RAM模块、工作寄存器、算术逻辑单元、位移运算器、缓冲寄存器、比较器、指令寄存器、定时器、存储器、地址总线，所述控制单元与寄存器阵列、程序计数器、FPGA中的嵌入式RAM模块、作寄存器、算术逻辑单元、位移运算器、缓冲寄存器、比较器、指令寄存器、定时器、存储器连接，所述十六位数据总线与寄存器阵列、工作寄存器、算术逻辑单元、比较器、指令寄存器、定时器、地址总线、FPGA中的嵌入式RAM模块、缓冲寄存器、存储器，所述程序计数器与FPGA中的嵌入式RAM模块连接，所述FPGA中的嵌入式RAM模块与地址总线连接，所述工作寄存器与算术逻辑单元以及比较器都连接，所述算术逻辑单元与位移运算器连接，所述位移运算器与缓冲寄存器连接，所述缓冲寄存器与地址总线连接。

本发明采用上述技术方案：该十六位处理芯片可采用普通寄存器作为程序寄存器，而算术逻辑单元、移位器和缓冲器串联起来，由控制单元统一控制共同完成原本需要复杂模块完成的任务，从使该十六位处理芯片具有节省资源、使用方便和功能强大的优点。

附图说明

下面结合附图和具体实施方式对本发明作进一步具体说明。

图1为本发明的结构示意图。

具体实施方式

如图1所示，该十六位处理芯片包括控制单元1、十六位数据总线2、寄存器阵列3、程序计数器4、FPGA中的嵌入式RAM模块5、工作寄存器6、算术逻辑单元7、位移运算器8、缓冲寄存器9、比较器10、指令寄存器11、定时器12、存储器13、地址总线14，所述控制单元1与寄存器阵列3、程序计数器4、FPGA中的嵌入式RAM模块5、作寄存器、算术逻辑单元7、位移运算器8、缓冲寄存器9、比较器10、指令寄存器11、定时器12、存储器13连接，所述十六位数据总线2与寄存器阵列3、工作寄存器6、算术逻辑单元7、比较器10、指令寄存器11、定时器12、地址总线14、FPGA中的嵌入式RAM模块5、缓冲寄存器9、存储器13，所述程序计数器4与FPGA中的嵌入式RAM模块5连接，所述FPGA中的嵌入式RAM模块5与地址总线14连接，所述工作寄存器6与算术逻辑单元7以及比较器10都连接，所述算术逻辑单元7与位移运算器8连接，所述位移运算器8与缓冲寄存器9连接，所述缓冲寄存器9与地址总线14连接。

控制单元中包含了此芯片的所有指令系统硬件设计电路，全部由有限状态机表述。控制单元负责通过总线从程序存储器读取指令，通过指令寄存器进入控制单元，控制单元根据指令的要求向外部各功能模块发出对应的控制信号。为节省资源，程序计数器其实可以仅仅是一个普通的寄存器，因为可以通过控制单元将加1计数的任务让算术逻辑单元来完成。在计数完成后将结果通过移位器和输出寄存器锁入程序寄存器中。当然这个过程中，控制单元可选择移位器对数据是直通状态。

由R0～Rn-1组成的n个寄存器构建的寄存器阵列的优势是节省资源、使用方便和功能强大。它们公用一个三态开关，由控制单元选择与数据总线相连，这些寄存器地位平等。

此芯片的工作寄存器分别为比较器和算术逻辑单元提供一组操作数的缓存单元，而另一操作数则直接来自数据总线，而没有像一般芯片那样设置另一个操作数缓冲寄存器。这种省资源，高效率性在其它许多方面都有所表现，算术逻辑单元、移位器和缓冲寄存器串接起来，由控制单元统一控制来共同完成原本需要更复杂模块完成的任务。例如需要缓存总线上的某个数据，控制单元可以选择算术逻辑单元和移位器为直通状态；而若仅需要移位时，可使算术逻辑单元为直通状态。注意，这个缓冲寄存器向总线输出的输出端上含有三态开关，由控制单元决定是否向总线释放此寄存器的数据。

又如，这里的移位器采用纯组合电路，速度高且省去一个寄存器，因为输出口的缓冲寄存器可以帮助存储数据。移位器是纯组合电路的另一好处是，如果某项运算同时需要计算和移位，不但不需要传统情况下的两条指令完成，甚至一条指令也用不完，因为只需一个状态，即一个并行微操作节拍就实现了，速度显然很高。此外此电路结构中，比较器也很有特色。比较器的功能由控制单元直接控制，而其输出结果直接进入控制单元，速度快；而传统芯片的比较结果通常需经过总线或特定寄存器才能获得，反应速度要慢几个节拍。

此芯片另一高速结构特点是，各功能模块全部由控制单元通过单独的通道直接控制，并行工作特色明显，而不像传统芯片那样通过数据总线或控制总线来传输控制信息。

此系统只安排了一个FPGA中的嵌入式RAM模块，因此程序存储器与数据存储器共用一套地址，程序和数据可以只放在一个存储器中。即调用LPM_RAM来担任这个存储器是很方便的事情。因为尽管是RAM，但FPGA上电后，其程序会自动从配置Flash ROM向FPGA中的RAM加载，而此RAM在工作中又可随机读写，从而使得该系统可以在FPGA中实现单片系统SOC(System Of a Chip)。这种单片存储器系统对于传统的外部储存器显然是不可行的，因为还没有一个单片存储器既能保证程序掉电后不丢，又能接受芯片的高速数据的随机存取。因此在构建专用ASIC时需要建立单独的程序ROM。系统由芯片和存储器通过一组双向数据总线连接，系统中的所有存在向总线输出数据的模块，其输出口都使用三态总线控制单元隔离。地址总线则是单独单向的，所以不必加三态控制单元。

系统运行的过程与普通芯片的工作方式基本相同，对于一条指令的执行也分多个步骤进行：首先FPGA中的嵌入式RAM模块保存当前指令的地址，当一条指令执行完后，程序寄存器指向下一条指令的地址。如果是执行顺序指令，PC+1就指向下一条指令地址；如果是分支转移指令，则直接跳到该转移地址。方法是控制单元将转移地址写入程序寄存器和FPGA中的嵌入式RAM模块，这时在地址总线上就会输出新的地址。然后，控制单元将读写存储器的控制信号R/W置0，执行读操作；而将VMA置1，是告诉存储器此地址有效，于是存储器就根据此地址将存储单元中的数据传给数据总线。控制单元将存储器输出的数据写入指令寄存器中，接着对指令寄存器中的指令进行译码和执行指令，工作进程就这样循环下去。

Claims (1)

1.一种十六位嵌入式芯片软核，其特征在于：该十六位处理芯片包括控制单元(1)、十六位数据总线(2)、寄存器阵列(3)、程序计数器(4)、FPGA中的嵌入式RAM模块(5)、工作寄存器(6)、算术逻辑单元(7)、位移运算器(8)、缓冲寄存器(9)、比较器(10)、指令寄存器(11)、定时器(12)、存储器(13)、地址总线(14)，所述控制单元(1)与寄存器阵列(3)、程序计数器(4)、FPGA中的嵌入式RAM模块(5)、作寄存器、算术逻辑单元(7)、位移运算器(8)、缓冲寄存器(9)、比较器(10)、指令寄存器(11)、定时器(12)、存储器(13)连接，所述十六位数据总线(2)与寄存器阵列(3)、工作寄存器(6)、算术逻辑单元(7)、比较器(10)、指令寄存器(11)、定时器(12)、地址总线(14)、FPGA中的嵌入式RAM模块(5)、缓冲寄存器(9)、存储器(13)，所述程序计数器(4)与FPGA中的嵌入式RAM模块(5)连接，所述FPGA中的嵌入式RAM模块(5)与地址总线(14)连接，所述工作寄存器(6)与算术逻辑单元(7)以及比较器(10)都连接，所述算术逻辑单元(7)与位移运算器(8)连接，所述位移运算器(8)与缓冲寄存器(9)连接，所述缓冲寄存器(9)与地址总线(14)连接。