CN1447228A - 一种16位微处理器的系统结构 - Google Patents

Abstract

本发明公开了一种16位微处理器，是一个基于累加器的16位RISC微处理器，片上集成了定时器、中断控制器、通用异步串行口、通用同步串行口、双口RAM控制器等通用嵌入式外设控制器；采用四级伪流水结构，全部指令均为单字单周期指令，工作频率为16MHZ，支持16级中断。LS－IPU16微处理器内部数据与地址总线均为16位，包含程序代码总线、数据总线、寄存器总线，总线相互独立，可在单周期内实现数据的互相传送，LS－IPU16微处理器的寄存器包含64个内部寄存器，64个外部寄存器；64个外部寄存器可作为I/O通道扩展使用，内部集成的定时器、中断控制器等I/O控制器均从该扩展寄存器接入；当LS－IPU16作为主处理器的辅助处理器时，它与系统中的主CPU之间采用双口RAM来实现数据与命令的交换。

Description

一种16位微处理器的系统结构

一、所属技术领域

本发明属于计算机技术领域，涉及一种微处理器的设计和制造，特别涉及一种16位微处理器的系统结构。

二、背景技术

微处理器是目前电子、电器设备中实现控制的重要核心部分。由于它的体积小，易扩充，代价低等特点，广泛地应用于各类控制系统中。目前的微处理器一般有8位、16位和32位的。

通常的8位微处理器，以控制器和运算器为中心，存在如下缺点：

(1)整个系统的工作效率比较低。

(2)指令顺序执行，单位时间里完成的指令条数少，不能满足较高速度的工业控制或其他控制系统的需求。

(3)指令功能简单，限制了它在很多领域和环境的应用。

(4)处理数据的精度不够。数据宽度只有8位，和16位或32位的相比，处理数据的精度相差甚远，很难实现对数据的快速精确处理。

目前的16位微处理器一般采用CISC结构，也存在较多的缺点：

(1)指令系统庞大，功能复杂，寻址方式、指令格式不统一，使得完成指令的译码、分析和执行的控制器硬件非常庞大。不利于设计自动化技术的采用，延长了设计周期，增大了设计成本，增大出现错误的机会，降低了系统的可靠性。

(2)指令操作繁杂，执行速度低。

(3)代码密度高，编译程序难以优化编译生成真正高效的机器语言程序。

(4)通用寄存器并不是真正地通用，有的指令只能使用指定的几个寄存器，有的寄存器必须将它们腾出来才能移入要用的数据，这就增加了不必要的数据传送次数，使通用寄存器的优化管理复杂化。

(5)实现CISC的硬件复杂。

实践证明，当计算机的体系结构朝着CISC方向发展时，日益庞大复杂的指令系统不但实现起来越来越困难，实际上还有可能降低整个系统的性能，也降低了系统的性能价格比。

为克服CISC的缺点，减少指令总数和简化指令的功能来降低硬件设计的复杂度，提高指令的执行速度，人们发展了RISC计算机。目前采用RISC结构的一般是32位微处理器，采用很深的流水深度，主要有以下缺点：

(1)RISC结构的目标是：VLSI片子中用于实现控制器的这部分面积所占的比例显著减少。这样，RISC结构的VLSI片子中将可以让出更多的面积作为增设或扩大主存、输入/输出端口用，降低设计成本，以利于实现单片CPU。流水线的深度在三级以上，有的达到了七级。由于各流水级的输出结果要暂存于相应的流水线缓冲寄存器里，需要大量的硬件资源来支持。级数过多，操作过细，都增大了系统的硬件开销，提高了设计成本，这与采用RISC结构的目标是违背的。

(2)流水线冲突包括控制相关冲突、数据相关冲突及转移相关冲突。对RISC的执行效率有非常大的影响。为此，需要甚为复杂的算法和大量的硬件来解决各种冲突问题，使处理器的设计复杂化。不能适应低端应用的要求。

三、发明内容

针对上述现有技术存在的缺陷或不足，本发明的目的在于，提供一种减少指令总线与数据总线的仲裁机构，提高速度，降低设计复杂度的一种16位微处理器的系统结构。

实现上述发明目的的16位微处理器的系统结构是这样的：该微处理器是一个基于累加器的16位RISC微处理器，片上集成了定时器、中断控制器、通用异步串行口、通用同步串行口、双口RAM控制器等通用嵌入式外设控制器；采用四级伪流水结构，全部指令均为单字单周期指令，工作频率为16MHz，支持16级中断。

微处理器内部数据与地址总线均为16位，包含了三个总线，分别是程序代码总线、数据总线、寄存器总线，这三个总线相互独立，可在单周期内实现数据的互相传送。LS-IPU16微处理器的寄存器包含64个内部寄存器，64个外部寄存器；内部寄存器分为：8个专用寄存器，56个通用寄存器；64个外部寄存器可作为I/O通道扩展使用，内部集成的定时器、中断控制器等I/O控制器均从该扩展寄存器接入；

当微处理器作为主处理器的辅助处理器时，它与系统中的主CPU之间采用双口RAM来实现数据与命令的交换。微处理器内部包括了一个双口存储器控制器，全部存储器空间均可由主CPU访问。

存储器及通用寄存器接口采用了EDAC方案。

本发明的16位微处理器结构，具有以下的优点：

(1)微处理器采用Harvard结构，将指令总线和数据总线分开，减少了指令总线与数据总线的仲裁机构，提高了速度，降低了设计复杂度。简化了内部逻辑，减小了芯片的面积。

(2)内嵌的I/O控制器囊括了计数器、中断控制器、并行口、异步串行口、同步串行口，满足了控制中的常规需求。

(3)微处理器和外部的输入输出以8或16位通讯，而微处理器内部以16位进行处理，从而可以实现对8位外设的16位处理。

(4)集成了双口RAM控制器，支持主从分布式应用，减少了片外硬件资源要求，降低了应用开发成本，缩短了开发周期。

(5)具有存储器EDAC功能，能检测2位以上的数据错，纠正1位的数据错，支持在空间环境的高可靠应用。

(6)全16位的高速MEM-CPU总线。

(7)微处理器可提供给用户多达56个通用寄存器，减少了访问存储器的次数，提高了数据处理效率。

(8)运算器中的加法器采用“并行超前进位产生电路”，提高了运算器的速度。

(9)系统具有休眠状态，在休眠状态时，停止一切操作，系统时钟也会静止，大大地降低了CPU的功耗。

(10)微处理器采用SOC技术，是实现嵌入式系统的一种形式，使传统电子系统全面进入了现代电子系统。嵌入式计算机具有体积小、结构紧凑、可靠性高等特点，经常可工作在恶劣的条件下。

(11)微处理器采用RISC体系结构，指令格式规整，全部指令均为单周期。大大简化了控制器的设计，提高了系统的可靠性，适合超大规模集成电路实现。

(12)指令系统包括5类37条指令，寻指方式相对简单，使控制器的译码和执行硬件相对简单，使用硬布线控制逻辑，用于实现控制器的这部分面积所占的比例明显减少，让出更多的面积作为增设主存、输入/输出端口用，也可以扩大寄存器数来改进CPU的吞吐率，增强片子的规整性，降低设计成本。

(13)采用伪四级流水结构。使用两个物理流水级，实现了指令的四级流水，发扬了RISC结构的优点；为了加强指令功能，尽可能地利用指令编码空间，有些指令能够实现两种或更多的功能，吸收了CISC结构的精华。

(14)微处理器可以软核形式提供，与常规16微处理器相比布线面积小，对低端控制应用的SOC设计提供了良好的支持。

四、附图说明

图1是本发明的16位微处理器体系结构示意图；

图2是16位微处理器的指令取指、译码和执行时序图。

五、具体实施方式

为了更清楚的理解本发明，以下结合附图和发明人给出的一个具体的实施例，LS-IPU16微处理器系统结构，对本发明作进一步的详细描述。

LS-IPU16微处理器作为一智能16位I/O处理器，主要用于对输入/输出接口的智能管理。也可单独作为一微处理器使用，或作为主处理器的辅助处理器使用。

LS-IPU16微处理器是一个基于累加器的16位RISC微处理器，片上集成了定时器Timer、中断控制器PIC、通用异步串行口UART、同步串行口SYNC、通用并口控制器、双口RAM控制器等通用嵌入式外设控制器。采用伪四级流水结构，全部指令均为单字单周期指令，工作频率为16MHz，支持16级中断。

LS-IPU16微处理器内部数据与地址总线均为16位，包含了三个总线，分别是程序代码总线Code Bus、数据总线Data Bus、寄存器总线Register Bus，这三个总线相互独立，可在单周期内实现数据的互相传送。LS-IPU16微处理器的寄存器包含64个内部寄存器，64个外部寄存器；内部寄存器分为：8个专用寄存器，56个通用寄存器；64个外部寄存器可作为I/O通道扩展使用，内部集成的定时器、中断控制器等I/O控制器均从该扩展寄存器接入。

当LS-IPU16微处理器作为主处理器的辅助处理器时，它与系统中的主CPU之间采用双口RAM来实现数据与命令的交换。LS-IPU16内部包括了一个双口存储器控制器，全部存储器空间均可由主CPU访问。

LS-IPU16微处理器的系统结构参见图1：

控制器核IPU16 Core是LS-IPU16微处理器的核心组成，是一个16位微控制器。它由控制器单元IPU16 Controller、处理单元IPU16 Processor、寄存器文件和总线接口控制器BIU(Bus Interface Unit)四部分组成，如图1所示。它支持如下5类37条指令，指令全部为单字单周期指令。A、立即数装入指令①立即数→内部寄存器B、数据传送类指令①内部寄存器寄存器②内部寄存器存储器③堆栈操作：包括压栈和出栈指令C、算术逻辑运算类指令为了提高乘法迭代的速度，将移位操作附加于算术逻辑运算之后。①加“1”指令②减“1”指令③加法或带进位的加法④减法或带进位的减法⑤逻辑与⑥逻辑或⑦逻辑异或⑧逻辑求反⑨移位⑩字节交换D、转移类指令①无条件转移/调用②寄存器转移/调用③条件转移E、杂类指令①开/关中断指令②清除中断服务标志指令③清除堆栈溢出标志指令④停机指令⑤软中断指令⑥NOP指令⑦返回指令

LS-IPU16微处理器的控制单元完成取指、译码、寄存器与存储器访问请求及访问地址生成等功能，是微处理器中的重要组成部分。在LS-IPU16微处理器的控制单元中有系统时钟、系统复位信号发生器。正常情况下，系统时钟由脉冲源产生的源时钟信号产生；当系统处于休眠状态时，系统时钟静止，但可由中断唤醒，为系统提供同步时钟。系统复位信号由源复位信号异步清‘0’，由系统时钟同步有效。IPU16微处理器采用流水机制，要执行的下一条指令总是提前预取到指令寄存器IR中。取指单元还要维持一个指令地址寄存器PC，保存指令的取指地址，它总是指向下一条要执行的指令在存储器中的地址，该寄存器复位后为0，即程序从0开始执行。每当取出一条指令后在译码的同时还要完成对PC进行加1。若无转移时则取指单元锁存一条新的指令，并将PC自动加1。当发生转移时，控制器通知取指单元作废当前取出的指令，不要对PC进行加1。这时控制器还会控制取指单元下一个机器周期将ALU(算术逻辑单元)的输出装入PC，从而实现转移。

由于IPU16微处理器采用了伪四级流水结构，指令的取指译码与执行是并行的，即在一个机器周期中要执行一条指令，同时还要完成下一条指令的取指与译码。如图2所示。

总线接口单元BIU是LS-IPU16微处理器与主机及外部存储器的接口。存储器总线控制器对外部提供的信号时序可满足一般的EPROM、PROM和SRAM应用，输出数据对写信号有5ns以上的保持时间。BIU用来实现LS-IPU16微处理器与外存储器之间、主机与外存储器之间的数据访问，以及进行LS-IPU16微处理器与主机之间访问外部存储器的仲裁。BIU中包含了一个IPU接口控制器、一个主机接口控制器和双端口RAM控制器。主机接口控制器处理来自主处理器的存储器总线访问，IPU接口控制器用来处理来自主处理器的存储器总线访问，双端口RAM控制器对主机和IPU16处理器的存储器访问进行仲裁，IPU16的访问具有优先权。一般情况下，即IPU16不连续执行两次存储器操作指令，主机最多等待一个指令周期。在双端口RAM控制器中还包含了存储器EDAC模块，使IPU16微处理器对存储器数据具有检错和纠错能力。通过设置参数，可配置EDAC功能的使用与否，当使用该功能时，对16位存储器能检测1～2位错，纠正1位错。这个功能也使IPU16微处理器区别于一般简单功能的微处理器。

LS-IPU16微处理器支持128个寄存器，由寄存器文件和扩展寄存器两部分组成。其中寄存器文件由64个16位寄存器组成，扩展寄存器由64个16位寄存器组成。64个寄存器文件分为8个专用寄存器和56个通用寄存器，地址分别为0～7，8～63。64个扩展寄存器可作为输入输出端口使用。8个专用寄存器：累加器寄存器ACC、堆栈指针寄存器SP、数据暂存器T、标志寄存器PSW、版本寄存器VR和三个保留寄存器。地址分别是0，1，2，3，7。

累加器寄存器ACC除作为一般的寄存器使用外，还作为运算指令的一个默认数据源和目标寄存器。标志寄存器PSW用来记录运算的一些标志如零标志、进位标志、溢出标志、移出位标志等。为实现与外部的8位输入输出设备通讯时的数据拼接，数据暂存器T通常只允许写低8位，在实现交换指令(SWAP)或弹栈指令(POP)时才可写入高8位。版本信息寄存器VR，存放该微处理器的版本号，目前为固定值5。标志寄存器PSW的各位定义如下：

PSW寄存器的定义：D15    D14      D13      D12      D11     D10     D9    D8      D7     D6    D5      D4      D3     D2    D1     D0

SO

IS

IE

BF

OF

CF

ZF

ZF：最近一次计算的结果为零；

CF：最近一次计算的结果有进位；

OF：最近一次计算的结果溢出；

BF：最近一次计算的结果移位输出；

IE：中断使能，‘1’为允许中断，‘0’为不允许；

IS：中断服务标志，‘1’为正在中断服务，硬件置位，软件清除；

SO：堆栈溢出标志，‘1’表示溢出，硬件置位，软件清除。

堆栈指针寄存器SP，用来寄存堆栈指针，压栈与弹栈指令用它做为存储器的地址寻址。执行压栈指令时该寄存器的低8位自动加1，执行弹栈指令时自动减1。当进行程序调用或响应中断时，返回地址将存储到SP所指示的存储器单元并将SP自动加1。当进行程序调用完毕或中断程序执行完毕返回使SP自动减1。堆栈寄存器SP的输出可为SP寄存器的值或SP-1的值。当进行压栈时由控制单元选择SP输出，出栈时选SP-1。同时在栈操作后处理单元还要控制对堆栈指针寄存器装入新的值，为了提高执行速度，对SP的加一、减一操作，不使用运算器中的加法器，而使用自己独立的加法器来实现。

LS-IPU16微处理器的处理单元用于执行控制单元发来的控制命令及进行算术逻辑运算，并对微处理器中的数据通路进行有效管理。由于该微处理器在两个时钟周期就要流出一条指令，且集成了多个通用I/O控制器，因此要求该执行单元执行速度快，面积资源使用不宜过多。处理单元由寄存器总线控制器模块、算术逻辑运算单元ALU和数据通路控制器模块组成。

由于LS-IPU16微处理器实际支持着三种寄存器：专用寄存器、通用寄存器和扩展寄存器，对应地址分别为：0～7，8～63，64～127。为了对它们进行统一管理，设置了寄存器控制器。对于专用寄存器，LS-IPU16微处理器的控制单元直接产生控制信号对其按位控制或局部控制，而对其整个字的读写和对通用寄存器、扩展寄存器的控制一样，都是通过寄存器控制器进行访问的。当处理器核的7位寄存器地址总线Raddr的高位Raddr(7)为‘0’时，使内部寄存器的读/写信号有效，外部寄存器的读/写信号无效；反之，当Raddr的高位Raddr(7)为‘1’时，使外部寄存器的读/写信号有效，内部寄存器的读/写信号无效。而内部寄存器和扩展寄存器的数据总线和处理器核的寄存器数据总线相连接，6位地址总线和处理器核的寄存器地址总线低6位相连接。

算术逻辑运算单元ALU是处理单元中的重要组成部分，它除了完成算术、逻辑运算功能外，还具有移位功能，并可作为数据通路的一部分。对ALU，全部使用组合逻辑来实现。算术逻辑运算单元ALU由两部分组成：运算部分和移位部分。其中的运算部分实现三种功能：逻辑运算、算术运算和传送功能。逻辑运算单元完成逻辑与、或、非、异或等功能；算术运算单元完成加、减、进位加、进位减、加一、减一等功能；ALU还可作为数据通道，实现数据的传送。对于算术运算功能和传送功能，通过转化、简化，合并成一种运算一加法，用一个加法器来实现。为了加快运算速度，ALU中的加法器采用“超前进位产生电路”的加法器来实现。将16位数据分为4组，每组4位，进行加法运算时，组内并行，组间串行，这样一方面考虑了速度，另一方面兼顾了资源面积。在ALU的后端还包含了一个移位器，根据控制器发来的移位模式信号来对运算单元的输出做相应的移位，包括了左移、右移、循环左移、循环右移、带移位标志的循环左移和带移位标志的循环右移。

数据通路控制器模块用于对处理器内部数据进行选通、传送并形成系统内部总线。LS-IPU16微处理器数据通路的数据来源有：指令寄存器、ALU单元、程序计数器、堆栈指针寄存器、内部数据输入总线、寄存器输出数据总线等。要形成的总线有：内部地址总线、内部数据输出总线、寄存器数据输入总线。数据通路控制器根据控制器发来的控制命令，对输入数据有效地分配数据通路，对需要保持的数据信号用一16位寄存器MA进行寄存，形成了系统内部的三大总线：地址总线、数据总线、寄存器数据总线。

LS-IPU16微处理器中集成了两个定时/计数器、一个16级中断控制器、一个16位并行通讯口、一个同步串口控制器和一路UART，它们驻留在IPU16的寄存器空间，占用寄存器地址64～127。通用并行通讯控制器GPIO

GPIO是一个通用的16位并行双向数字量IO口，分别对应端口PORTA15～PORTAO，能够记录PORTA各端口过去和现在的逻辑状态；可以由程序控制在某些输入口的输入状态发生变化时产生中断请求；也可以由程序控制要从各端口输出的逻辑状态。中断控制器PIC

中断控制器PIC用来识别来自外部及其它嵌入式设备的中断请求，对这些中断进行优先级排队，向处理器核CORE发出中断信号PICIntr，并通过INTV向CORE提供识别中断源的向量。当处理器核响应中断时，从INTV上得到中断向量，同时向PIC发出中断应答，PIC在中断应答有效时，撤销PICIntr，同时将中断请求寄存器INTR中相应的中断请求标志清除。该中断控制器支持16级中断，可编程屏蔽，优先级顺序为0～15。同步串行通讯控制器SYNC

同步串行通讯控制器为LS-IPU处理器核提供了一个串行数据接口逻辑，遵从SPI规范，当接收八位数据后产生中断。它包括串行输入和串行输出以及串行输入移位时钟的分频电路。通用异步接收发送器UART

UART控制器为LS-IPU16提供异步串行通讯能力。对数据有收发功能，支持7、8位数据传输，可编程控制的奇偶校验方式，自带波特率发生器。在接收数据时可进行设定的奇偶校验检查、帧完整性检查及数据覆盖错误检查，在出现错误时可产生中断请求。所实现的功能除没有MODEM功能外与8250对应部分完全兼容。定时/计数器Timer

定时/计数器TIMER包括两个16位定时/计数器(T0、T1)和一个可编程的预分频器(T2)。T0与T1采用与82C54模式1、2、3兼容的工作方式。T2是一个4位的可编程计数器，可通过设置不同的计数值实现对IPU主时钟的2～32分频输出，其输出Pre_CLK可做为T0、T1和同步串口的工作时钟。

LS-IPU16微处理器作为一个IP(Intellectual Property)产品，是我们自行研制的一个处理器，可嵌入地应用于工业生产、商业活动、科学实验和家庭生活等领域的自动化控制中，它将处理器核以及I/O控制器集成在一个芯片中，以SOC(片上系统)技术来实现。

需要特别说明的是：

(1)为了实现对存储器保护，可增加存储器寄存器。存储器总线控制器根据存储器配置寄存器内容对存储器分段写保护。当写入受保护区域时将中止写操作，并产生写保护中断。若写是来自Core则向Core产生写保护中断请求，若写请求来自主处理器，则产生主处理器中断请求，在中断源寄存器中标识是存储器写保护中断。

(2)对CPU中设置的大量工作寄存器，采用重叠寄存器窗口技术。为了减少访存次数，尽可能让指令的操作在寄存器之间进行，同时为了减少过程调用返回现场所需的辅助操作，直接地实现过程与过程之间的参数传递。让每个过程使用一个有限数量的寄存器窗口，并让各个过程的寄存器窗口部分重叠。

(3)修改中断源的中断优先级号码，增加保密性。

(4)嵌入式外设控制器也可做适当删节，甚至完全取消。

Claims (1)

1.一种16位微处理器，其特征在于，该16位微处理器是一个基于累加器的16位RISC微处理器，片上集成了定时器、中断控制器、通用异步串行口、通用同步串行口、双口RAM控制器通用嵌入式外设控制器；采用四级伪流水结构，全部指令均为单字单周期指令，工作频率为16MHZ，支持16级中断；

微处理器内部数据与地址总线均为16位，包含相互独立的程序代码总线、数据总线、寄存器总线，可在单周期内实现数据的互相传送；

微处理器的寄存器包含64个内部寄存器和64个外部寄存器；内部寄存器分为：8个专用寄存器，56个通用寄存器；64个外部寄存器可作为I/O通道扩展使用，内部集成的定时器、中断控制器等I/O控制器均从该扩展寄存器接入；

当微处理器作为主处理器的辅助处理器时，它与系统中的主CPU之间采用双口RAM来实现数据与命令的交换；

微处理器内部包括了一个双口存储器控制器，全部存储器空间均可由主CPU访问；

存储器及通用寄存器接口采用EDAC方案。

Images