KR100453992B1 - Pre-mold type semiconductor package and manufacturing method thereof - Google Patents
Pre-mold type semiconductor package and manufacturing method thereof Download PDFInfo
- Publication number
- KR100453992B1 KR100453992B1 KR10-2002-0022456A KR20020022456A KR100453992B1 KR 100453992 B1 KR100453992 B1 KR 100453992B1 KR 20020022456 A KR20020022456 A KR 20020022456A KR 100453992 B1 KR100453992 B1 KR 100453992B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor package
- window
- lead frame
- molded
- chip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
제조공정에서 리드프레임의 칩패드 및 내부리드의 손상을 억제하고, 동작시 열방출이 용이하고, 전기적 검사가 용이한 프리몰드형 반도체 패키지 및 그 제조방법에 관해 개시한다. 이를 위해 본 발명은 프리몰드 봉합수지의 하부에 제2 윈도우를 형성하고, 리드프레임의 외부리드를 리버스 폼잉(Reverse Formming)한다.Disclosed are a pre-molded semiconductor package and a method of manufacturing the same, which suppress damage of a chip pad and an inner lead of a lead frame, facilitate heat dissipation during operation, and facilitate electrical inspection. To this end, the present invention forms a second window in the lower portion of the pre-molded suture resin, and reverse forming the outer lead of the lead frame.
Description
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 프리몰드형(pre-mold type) 봉합수지(EMC: Epoxy Mold Compound)와 캡(Cap)을 포함하는 반도체 패키지 및 그 제조방법에 관한 것이다.The present invention relates to a semiconductor package and a method for manufacturing the same, and more particularly, to a semiconductor package including a pre-mold type epoxy resin (EMC) and a cap (Cap) will be.
리드(lead)를 갖는 일반적인 반도체 패키지의 제조공정은, 리드프레임에 다이를 접착(Die attach)하고, 와이어 본딩(wire bonding)을 수행하고, 몰딩(molding)을 수행하고, 트림잉/폼잉(Trimming Forming)을 하는 순서로 진행된다.BACKGROUND OF THE INVENTION A manufacturing process of a general semiconductor package having leads is performed by attaching a die to a lead frame, performing wire bonding, performing molding, and trimming / trimming. Proceed in the order of Forming).
이에 반하여 프리몰드형 반도체 패키지는, 리드프레임에 봉합수지(EMC)가 미리 몰딩이 되어 있는 상태의 프리몰드형 리드프레임을 제조업자로부터 입수하여, 상기 프리몰드형 리드프레임에 다이접착, 와이어 본딩 및 캡을 이용한 밀봉(sealing)을 수행하는 순서로 반도체 패키지를 조립한다.In contrast, the premolded semiconductor package obtains a premolded leadframe in a state in which a sealing resin (EMC) is premolded in the leadframe from a manufacturer, and uses die bonding, wire bonding, and a cap to the premolded leadframe. The semiconductor package is assembled in the order of performing sealing.
그러나 프리몰드형 리드프레임은, 리드프레임 제조업체에서 몰딩을 미리 실시하기 때문에, 리드프레임의 단가가 높으며, 사용자 입장에서 프리몰딩된 봉합수지의 디자인 형태를 마음대로 변경해서 설계할 수 없고, 오직 프리몰드형 리드프레임 제조업자가 만들어 놓은 사양(configuration)에 따라 반도체 패키지를 설계해야 하기 때문에 사용에 많은 제한이 따른다.However, since pre-molded lead frames are pre-molded by lead frame manufacturers, the cost of lead frames is high, and the pre-molded lead frames cannot be designed by the user. There are many limitations to use because the semiconductor package must be designed according to the manufacturer's configuration.
도 1은 종래 기술에 의한 프리몰드형 반도체 패키지의 밑면도이다.1 is a bottom view of a pre-molded semiconductor package according to the prior art.
도 1을 참조하면, 리드프레임 제조업자에 의해 리드프레임(10)에 프리몰딩된 봉합수지(20)의 밑면을 나타낸다. 도면의 참조부호 12는 리드프레임의 외부리드를 가리킨다. 상기 프리몰딩형 반도체 패키지의 밑면에는 윈도우(window)가 형성되지 않고 봉합수지(20)가 일체형으로 몰딩된 것을 알 수 있다.Referring to FIG. 1, the bottom surface of the suture resin 20 pre-molded in the lead frame 10 by the lead frame manufacturer is shown. Reference numeral 12 in the drawing indicates an outer lead of the leadframe. It can be seen that the sealing resin 20 is integrally molded without a window formed on the bottom surface of the pre-molded semiconductor package.
도 2는 종래 기술에 의한 프리몰드형 반도체 패키지의 평면도이다.2 is a plan view of a pre-molded semiconductor package according to the prior art.
도 2를 참조하면, 프리몰드형 반도체 패키지의 평면에는 윈도우(window,30)가 있어서, 내부리드(14) 및 타이바(18)의 일부가 노출되고, 칩패드(16)는 완전히 노출된다. 또한 상기 윈도우(30)의 상부방향의 외곽에는 캐비티(40)가 형성되도록 봉합수지(20)가 성형되어 있다. 상기 캐비티(40) 및 윈도우(30)의 형상은 도3 및 도4의 단면도를 통해 상세히 설명하기로 한다. 여기서, 타이바(18)는 칩패드(16)를 리드프레임(10)에 연결하는 수단을 의미한다.Referring to FIG. 2, a window 30 is formed on a plane of the pre-molded semiconductor package, and a portion of the inner lead 14 and the tie bar 18 are exposed, and the chip pad 16 is completely exposed. In addition, the suture resin 20 is molded so that the cavity 40 is formed on the outer side of the window 30 in the upper direction. Shapes of the cavity 40 and the window 30 will be described in detail with reference to FIGS. 3 and 4. Here, the tie bar 18 means a means for connecting the chip pad 16 to the lead frame 10.
도 3은 도1 및 도2의 A-A'면을 절개한 단면도이다.3 is a cross-sectional view taken along the line AA ′ of FIGS. 1 and 2.
도 3을 참조하면, 상기 윈도우(30)는 칩패드(16)와 내부리드(14) 및 타이바(18)를 노출시키며, 캐비티(40)는 상기 윈도우(30) 위에서 봉합수지(20)의 외곽을 따라서 형성된 것을 알 수 있다. 이때, 상기 리드프레임(10)을 중심으로 아랫방향의 봉합수지(20)에서는 윈도우가 형성되지 않은 것을 알 수 있는데, 이러한 구조는 몰딩공정에서 리드프레임의 칩패드(16) 및 내부리드(14)에 기울어짐(tilt), 아래로 떨어지(down) 및 손상(damage)과 같은 공정결함을 야기할 수 있는 원인이 된다.Referring to FIG. 3, the window 30 exposes the chip pad 16, the inner lead 14, and the tie bar 18, and the cavity 40 is formed of the sealing resin 20 on the window 30. It can be seen that formed along the outside. At this time, it can be seen that the window is not formed in the suture resin 20 in the downward direction with respect to the lead frame 10. This structure has the chip pad 16 and the inner lead 14 of the lead frame in the molding process. This is a cause that can cause process defects such as tilting, falling down and damage.
도 4는 도1 및 도2의 B-B'면을 절개한 단면도이다.4 is a cross-sectional view taken along the line BB ′ of FIGS. 1 and 2.
도 4를 참조하면, 상기 B-B'면을 절개한 단면도에서는 윈도우는 형성되지 않고 오직 캐비티(40)만이 형성된다. 이때도 역시 리드프레임(10)을 중심으로 아래방향에는 봉합수지(20)에 윈도우가 형성되지 않은 것을 알 수 있다.4, in the cross-sectional view taken along the line B-B ', no window is formed and only the cavity 40 is formed. In this case, it can be seen that the window is not formed in the suture resin 20 in the downward direction with respect to the lead frame 10.
도 5는 종래 기술에 의한 프리몰드형 반도체 패키지의 봉합(molding)공정을 설명하기 위한 단면도이다.5 is a cross-sectional view illustrating a molding process of a premolded semiconductor package according to the prior art.
도 5를 참조하면, 프리몰드형 반도체 패키지를 성형하기 위한 몰드금형은 크게 상부금형(50)과 하부금형(52)으로 이루어진다. 상기 리드프레임(10)을 사이에 놓고 상부금형(50)과 하부금형(52)에 의해 봉합수지(EMC: Epoxy Mold Compound)가 금형 상부 캐비티(54) 및 금형 하부 캐비티(56)에 채워져서 프리몰드형 반도체 패키지의 구조로 성형된다.Referring to FIG. 5, a mold mold for forming a pre-molded semiconductor package mainly includes an upper mold 50 and a lower mold 52. An epoxy resin (EMC) is filled in the mold upper cavity 54 and the mold lower cavity 56 by the upper mold 50 and the lower mold 52 with the lead frame 10 interposed therebetween. It is molded into the structure of a mold type semiconductor package.
따라서, 상기 상부 금형(50)에서 윈도우(30) 및 캐비티(40)가 형성되는 공간이 마련된다. 이때, 상기 윈도우(30)가 생성되는 공간을 살펴보면, 상부금형(50)에 의해 리드프레임은 아래방향으로 눌러지지만, 하부금형(52)에서는 이를 지지할 수 있는 블록(block)이 전혀 마련되어 있지 않다. 따라서 윈도우(30)가 형성되는 영역의 리드프레임의 일부, 즉, 칩패드나 내부리드에서 기울어짐 불량(tilt defect)이나 칩패드가 아래로 내려가는 불량 혹은 손상(damage)이 발생할 확률이 높아진다.Therefore, a space in which the window 30 and the cavity 40 are formed in the upper mold 50 is provided. At this time, looking at the space in which the window 30 is generated, the lead frame is pressed downward by the upper mold 50, but there is no block for supporting the lower mold 52 at all. . Therefore, a part of the lead frame in the region where the window 30 is formed, that is, the chip pad or the inner lead has a high probability of a tilt defect or a defect or damage of the chip pad falling down.
본 발명이 이루고자 하는 기술적 과제는 프리몰딩된 봉합수지 하부면에도 상부금형의 누르는 힘을 지지할 수 있는 부분적 봉합수지부를 형성하여 리드프레임에 손상이 발생하는 문제를 억제하고, 열방출 효과를 높이고, 검사의 효율성을 높일 수 있는 프리몰드형 반도체 패키지를 제공하는데 있다.The technical problem to be achieved by the present invention is to form a partial sealing resin portion that can support the pressing force of the upper mold on the lower surface of the pre-molded suture resin to suppress the problem of damage to the lead frame, to increase the heat dissipation effect In addition, the present invention provides a pre-molded semiconductor package that can increase the efficiency of inspection.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 프리몰드형 반도체 패키지의 제조방법을 제공하는데 있다.Another object of the present invention is to provide a method for manufacturing the premolded semiconductor package.
도 1은 종래 기술에 의한 프리몰드형 반도체 패키지의 밑면도이다.1 is a bottom view of a pre-molded semiconductor package according to the prior art.
도 2는 종래 기술에 의한 프리몰드형 반도체 패키지의 평면도이다.2 is a plan view of a pre-molded semiconductor package according to the prior art.
도 3은 도1 및 도2의 A-A'면을 절개한 단면도이다.3 is a cross-sectional view taken along the line AA ′ of FIGS. 1 and 2.
도 4는 도1 및 도2의 B-B'면을 절개한 단면도이다.4 is a cross-sectional view taken along the line BB ′ of FIGS. 1 and 2.
도 5는 종래 기술에 의한 프리몰드형 반도체 패키지의 봉합(molding)공정을 설명하기 위한 단면도이다.5 is a cross-sectional view illustrating a molding process of a premolded semiconductor package according to the prior art.
도 6은 본 발명에 의한 프리몰드형 반도체 패키지의 밑면도이다.6 is a bottom view of a pre-molded semiconductor package according to the present invention.
도 7은 본발명에 의한 프리몰드형 반도체 패키지의 평면도이다.7 is a plan view of a pre-molded semiconductor package according to the present invention.
도 8은 도6 및 도7의 A-A'면을 절개한 단면도이다.8 is a cross-sectional view taken along the line AA ′ of FIGS. 6 and 7.
도 9는 도6 및 도7의 B-B'면을 절개한 단면도이다.9 is a cross-sectional view taken along the line BB ′ of FIGS. 6 and 7.
도 10은 본발명에 의한 프리몰드형 반도체 패키지의 봉합(molding)공정을 설명하기 위한 단면도이다.10 is a cross-sectional view for describing a molding process of a premolded semiconductor package according to the present invention.
도 11 내지 도 17은 본 발명에 의한 프리몰드형 반도체 패키지의 제조공정을 설명하기 위한 단면도 및 평면도이다.11 to 17 are cross-sectional views and plan views illustrating a manufacturing process of a pre-molded semiconductor package according to the present invention.
도 18은 본 발명에 의한 프리몰드형 반도체 패키지의 사용예를 설명하기 위한 단면도이다.18 is a cross-sectional view illustrating a usage example of a premolded semiconductor package according to the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1000: 프리몰드형 반도체 패키지, 100: 리드프레임,1000: pre-molded semiconductor package, 100: lead frame,
102: 외부리드, 104: 내부리드,102: outer lead, 104: inner lead,
106: 타이바(Tie bar), 108: 칩 패드,106: tie bar, 108: chip pad,
110: 와이어(wire), 112: 칩(chip),110: wire, 112: chip,
114: 접착제, 116: 코팅막,114: adhesive, 116: coating film,
118: 캡(cap), 120: 봉합수지(EMC),118: cap, 120: sealing resin (EMC),
122: 부분적 봉합수지부, 124: 검사용 노출핀,122: partially sealed resin part, 124: exposed pin for inspection,
126: 열방출부, 130: 제1 윈도우,126: heat dissipation unit 130: first window,
132: 캡의 구멍, 134: 빛차단 테이프,132: hole in the cap, 134: light blocking tape,
140: 캐비티, 150: 제2 윈도우,140: cavity, 150: second window,
152: 상부 금형(top mold), 154: 하부 금형(bottom mold),152: top mold, 154: bottom mold,
156: 금형 상부 캐비티, 158: 금형 하부 캐비티,156: mold upper cavity, 158: mold lower cavity,
160: 인쇄회로기판(PCB).160: printed circuit board (PCB).
상기 기술적 과제를 달성하기 위하여 본 발명은, 칩패드, 내부리드, 외부리드 및 타이바(Tie bar)를 포함하는 리드프레임과, 상기 리드프레임을 봉합하되 상면에는 칩패드와 내부리드의 일부를 노출시키는 제1 윈도우(window)와, 상기 제1 윈도우 상부방향의 외곽에서 캐비티(cavity)를 형성하며, 하면에는 칩패드와 내부리드를 부분적으로 노출시키는 제2 윈도우가 형성되어 있는 프리몰드형(pre-mold type) 봉합수지와, 상기 노출된 리드프레임 상면의 칩패드에 접착제를 이용하여 부착된 칩과, 상기 칩과 상기 리드프레임의 내부리드를 연결하는 와이어와, 상기 프리몰드형 봉합수지의 제1 윈도우 내에서 상기 칩과 상기 와이어를 덮는 코팅막(Coating film)과, 상기 프리몰드형 봉합수지의 상면의 캐비티에 삽입되어 상기 코팅막 및 캐비티를 밀봉하는 캡(cap)을 구비하는 것을 특징으로 하는 프리몰드형 반도체 패키지를 제공한다.In order to achieve the above technical problem, the present invention provides a lead frame including a chip pad, an inner lead, an outer lead, and a tie bar, and seals the lead frame, but exposes a portion of the chip pad and the inner lead on an upper surface thereof. A pre-mold is formed, and a cavity is formed at an outer side of the upper side of the first window, and a second window is formed on the bottom thereof to partially expose the chip pad and the inner lead. mold type) a suture resin, a chip attached to an exposed chip pad on the upper surface of the lead frame with an adhesive, a wire connecting the chip and the inner lead of the lead frame, and a first window of the premold suture resin A coating film covering the chip and the wire therein and a cap inserted into a cavity of an upper surface of the pre-molded sealing resin to seal the coating film and the cavity; Providing a pre-mold type semiconductor package, characterized in that the.
본 발명의 바람직한 실시예에 의하면, 상기 리드프레임의 외부리드는 칩이 부착된 상면 방향으로 구부린 리버스 폼잉(Reverse Forming) 형태인 것이 적합하고, 상기 프로몰드형 봉합수지에서 제2 윈도우의 구조는, 상기 리드프레임을 중심으로 상기 제1 윈도우와 대응되는 리드프레임 하면에 형성되고, 상기 칩패드의 외곽을 감싸고, 상기 타이바를 덮도록 부분적으로 봉합수지가 형성된 것이 적합하다.According to a preferred embodiment of the present invention, the outer lead of the lead frame is preferably in the form of reverse forming bent in the upper surface attached to the chip (Reverse Forming) form, the structure of the second window in the pro-molded suture resin, The sealing frame may be formed on a lower surface of the lead frame corresponding to the first window with a lead frame, surrounding the outer surface of the chip pad, and partially sealing the resin to cover the tie bar.
또한, 상기 코팅막은 빛이 투과될 수 있는 막질인 것이 바람직하고, 상기 캡은 빛이 투사될 수 있는 구멍이 형성된 것이 적합하며, 상기 캡의 구멍은 빛이 상기 캐비티 내부로 침투하는 것을 방지하기 위한 빛 차단 테이프에 의해 밀봉된 것이 바람직하다.In addition, the coating film is preferably a film that can be transmitted through the light, the cap is suitable that a hole through which light can be projected, the hole of the cap is for preventing light from penetrating into the cavity It is preferable that it is sealed by the light shielding tape.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 리드프레임에 프리몰딩을 수행하되 상부에는 제1 윈도우와 캐비티가 형성되고, 하부에는 칩 패드와 검사용 노출핀이 노출되도록 제2 윈도우가 형성되도록 프리몰딩을 수행하는 제1 단계와, 상기 프리몰딩된 리드프레임의 칩패드에 칩을 부착하고 와이어 본딩을 수행하는 제2 단계와, 상기 제1 윈도우 내부에 코팅막을 형성하여 상기 칩과 와이어를 덮는 제3 단계와, 상기 프리몰딩된 캐비티에 캡을 끼워서 밀봉하는 제4 단계와, 상기 밀봉이 완료된 스트립 상태의 리드프레임을 낱개로 분리하는 제5 단계와, 상기 리드프레임의 외부리드를 리버스 폼잉(Reverse formming)하는 제6 단계를 구비하는 것을 특징으로 하는 프리몰드형 반도체 패키지 제조방법을 제공한다.In order to achieve the above technical problem, the present invention performs pre-molding on a lead frame, but a first window and a cavity are formed at an upper portion thereof, and a second window is formed at a lower portion thereof so that a second window is formed to expose a chip pad and an exposure pin for inspection. A first step of molding, a second step of attaching a chip to a chip pad of the pre-molded lead frame, and performing wire bonding, and forming a coating film inside the first window to cover the chip and the wire A third step, a fourth step of sealing by capping the pre-molded cavity, a fifth step of separately separating the lead frame in the sealed strip state, and reverse forming of the external lead of the lead frame. It provides a method of manufacturing a pre-molded semiconductor package, characterized in that it comprises a sixth step of forming.
본 발명의 바람직한 실시예에 의하면, 상기 제3 단계의 코팅막은 빛이 투과할 수 있는 재질인 것이 적합하고, 상기 제4 단계의 캡은 빛이 투과될 수 있는 구멍이 형성된 것을 사용하는 것이 적합하고, 상기 제4 단계의 캡을 끼워서 밀봉하는 단계 후에, 상기 캡의 빛이 투과될 수 있는 구멍에 빛차단 테이프를 부착하여 밀봉하는 단계를 더 수행하는 것이 적합하다.According to a preferred embodiment of the present invention, the coating film of the third step is preferably made of a material that can transmit light, and the cap of the fourth step is suitable to use a hole formed through which light can be transmitted. After the step of sealing by inserting the cap of the fourth step, it is suitable to further perform the step of attaching and sealing the light shielding tape to the hole through which the light of the cap can pass.
바람직하게는, 상기 코팅막을 덮는 제3 단계는 상기 프리몰드형 봉합수지의 제1 윈도우를 댐(Dam)으로 사용하는 것이 적합하다.Preferably, in the third step of covering the coating layer, it is preferable to use the first window of the pre-molded sealing resin as a dam.
본 발명에 따르면, 리드프레임의 칩패드가 아래로 내려우거나 기울어지는 것을 방지하고, 리드프레임 내부리드의 손상을 억제하며, 반도체 패키지가 동작할 때 효과적으로 열을 외부로 방출할 수 있으며, 검사공정의 효율을 높일 수 있으며, 반도체 패키지를 인쇄회로기판에 실장한 후에도 외부로 노출된 내부리드를 이용하여반도체 패키지의 동작유무를 검사하는 것이 가능하다.According to the present invention, it is possible to prevent the chip pad of the lead frame from falling down or tilting, to suppress the damage of the lead frame internal lead, to effectively release heat to the outside when the semiconductor package is operated, the inspection process It is possible to improve the efficiency of the semiconductor package, and even after the semiconductor package is mounted on the printed circuit board, it is possible to inspect the operation of the semiconductor package by using an internal lead exposed to the outside.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 명세서에서 말하는 반도체 패키지는 가장 넓은 의미로 사용하고 있으며 아래의 실시예에서 도시된 것과 같은 특정 형태의 반도체 패키지만을 한정하는 것이 아니다. 본 발명은 그 정신 및 필수의 특징을 이탈하지 않고 다른 방식으로 실시할 수 있다. 예를 들면, 상기 바람직한 실시예에 있어서는 반도체 패키지의 형태가 DIP(Dual In-Line Package)이지만, 이는 SOP(Small Out-line Package)와 같아도 무방하다. 따라서, 아래의 바람직한 실시예에서 기재한 내용은 예시적인 것이며 한정하는 의미가 아니다.The semiconductor package as used herein is used in the broadest sense and does not limit only the specific type of semiconductor package as shown in the following embodiments. The invention can be practiced in other ways without departing from its spirit and essential features. For example, in the above preferred embodiment, the semiconductor package is a dual in-line package (DIP), but this may be the same as a small out-line package (SOP). Therefore, the content described in the following preferred embodiments is exemplary and not intended to be limiting.
도 6은 본 발명에 의한 프리몰드형 반도체 패키지의 밑면도이다.6 is a bottom view of a pre-molded semiconductor package according to the present invention.
도 6을 참조하면, 도2에 도시된 종래 기술과 비교한 본발명에 의한 프리몰드형 반도체 패키지(1000)의 특징은, 리드프레임(100)에 프리몰딩형으로 성형된 봉합수지(120)의 하면에 제2 윈도우(150)가 형성된 것이다. 상기 제2 윈도우(150)에는 노출된 상태의 칩패드(108) 및 내부리드(104)가 있다. 또한 타이바(Tie bar)를 하부에서 덮고, 칩패드(108)를 감싸는 형태의 부분적 봉합수지부(122)가 존재한다.Referring to FIG. 6, a feature of the pre-molded semiconductor package 1000 according to the present invention as compared with the related art illustrated in FIG. 2 is the lower surface of the suture resin 120 formed in the lead frame 100 in a pre-molding manner. The second window 150 is formed in. The second window 150 has an exposed chip pad 108 and an inner lead 104. In addition, there is a partial sealing resin portion 122 having a tie bar covering the bottom and surrounding the chip pad 108.
이러한 제2 윈도우(150) 내부의 부분적 봉합수지부(122)는, 몰딩공정에서 상부금형이 누름을 지지하는 수단이 되기 때문에 리드프레임의 칩패드(108) 및 내부리드(104)의 손상을 방지하고, 검사공정의 효율을 높이며, 본발명에 의한 프리몰드형 반도체 패키지(1000)가 동작할 때에 칩에서 발생하는 열을 효과적으로 외부로방출시키는 중요한 역할을 하게된다. 도면의 참조부호 102는 외부리드를 가리킨다.The partial sealing resin portion 122 inside the second window 150 is a means for supporting the pressing of the upper mold in the molding process, thereby preventing damage to the chip pad 108 and the inner lead 104 of the lead frame. In addition, the efficiency of the inspection process is increased, and when the pre-molded semiconductor package 1000 according to the present invention operates, it plays an important role in effectively dissipating heat generated from a chip to the outside. Reference numeral 102 in the drawing indicates an external lead.
도 7은 본발명에 의한 프리몰드형 반도체 패키지의 평면도이다.7 is a plan view of a pre-molded semiconductor package according to the present invention.
도 7을 참조하면, 리드프레임(100)에 성형된 봉합수지(120)의 상부면에는, 상기 제2 윈도우(도1의 150)와 대응하는 영역에 제1 윈도우(130)가 형성되고, 제1 윈도우의 상부방향 외곽을 따라서 캐비티(140)가 형성되어 있다. 상기 제1 윈도우(130)에 의해서 칩패드(108), 내부리드(104) 및 타이바(106)가 외부로 노출된다.Referring to FIG. 7, a first window 130 is formed in an area corresponding to the second window 150 of FIG. 1 on the upper surface of the suture resin 120 formed in the lead frame 100. The cavity 140 is formed along the upper outer periphery of the first window. The chip pad 108, the inner lead 104, and the tie bar 106 are exposed to the outside by the first window 130.
도 8은 도6 및 도7의 A-A'면을 절개한 단면도이다.8 is a cross-sectional view taken along the line AA ′ of FIGS. 6 and 7.
도 8을 참조하면, 리드프레임(100)에 성형된 프리몰드형 봉합수지(120)는 상부에는 제1 윈도우(130)와 캐비티(140)를 포함하고, 하부에는 제2 윈도우(150)를 포함한다. 상기 제2 윈도우(150)에는 부분적 봉합수지부(122)가 형성되어 있고, 상기 부분적 봉합수지부(122)에 의해 내부리드(104)의 일부가 노출되는 검사용 노출핀(124)과, 칩패드(108)의 일부가 노출되는 열방출부(126)가 마련된다.Referring to FIG. 8, the pre-molded suture resin 120 formed in the lead frame 100 includes a first window 130 and a cavity 140 at an upper portion thereof, and a second window 150 at a lower portion thereof. . Partial sealing resin 122 is formed in the second window 150, and a test exposure pin 124 for exposing a part of the inner lead 104 by the partial sealing resin 122 and a chip. A heat dissipation part 126 is provided through which a portion of the pad 108 is exposed.
상기 검사용 노출핀(124)은 프리몰드형 반도체 패키지(1000)를 전기적으로 검사할 때, 검사단자를 접촉시킬 수 있는 단자의 역할을 수행하기 때문에 리버스 폼잉(Reverse Forming)된 프리몰드형 반도체 패키지(1000)의 전기적 검사를 보다 용이하게 수행할 수 있는 장점이 있다. 또한, 상기 열방출부(126)는 프리몰드형 반도체 패키지(1000)가 완전히 조립된 상태에서 인쇄회로기판에 실장되어 동작할 때에 칩에서 발생하는 열을 외부로 방출할 수 있는 통로가 되기 때문에, 윈도우가형성되지 않는 종래 기술에 의한 프리몰드형 반도체 패키지와 비교하여 보다 효과적인 열 방출이 가능하다.Since the inspection exposed pin 124 serves as a terminal for contacting the test terminal when the pre-molded semiconductor package 1000 is electrically inspected, the pre-molded semiconductor package 1000 is reverse-formed. ), There is an advantage that the electrical inspection can be performed more easily. In addition, since the heat dissipation unit 126 is a path for dissipating heat generated from a chip to the outside when the pre-molded semiconductor package 1000 is mounted on a printed circuit board while fully assembled, the heat dissipation unit 126 is a window. More efficient heat dissipation is possible as compared to the pre-molded semiconductor package according to the prior art, which is not moldable.
도 9는 도6 및 도7의 B-B'면을 절개한 단면도이다.9 is a cross-sectional view taken along the line BB ′ of FIGS. 6 and 7.
도 9를 참조하면, B-B'면을 절개한 단면에서는 제2 윈도우(150)가 리드프레임(100)의 하면에 형성되지 않고 단지 리드프레임(100)에 성형된 봉합수지(120)의 상부면에서 캐비티(140)만 형성된다. 도면의 참조부호 104는 내부리드를 가리키고, 106은 타이바를 각각 가리킨다.Referring to FIG. 9, in the cross-section taken along the line B-B ', the second window 150 is not formed on the bottom surface of the lead frame 100, but only the upper portion of the suture resin 120 formed on the lead frame 100. Only the cavity 140 is formed in the plane. In the drawings, reference numeral 104 denotes an inner lead and 106 denotes a tie bar, respectively.
도 10은 본발명에 의한 프리몰드형 반도체 패키지의 봉합(molding)공정을 설명하기 위한 단면도이다.10 is a cross-sectional view for describing a molding process of a premolded semiconductor package according to the present invention.
도 10을 참조하면, 본 발명에 의한 프리몰드형 반도체 패키지의 봉합공정에 사용되는 금형은, 상부금형(top mold, 152)과 하부금형(bottom mold, 154)로 이루어지는데, 중요한 것은 하부금형(154)에는 제1 윈도우(150)을 형성할 수 있는 삽입블록(insert block)이 존재한다. 따라서 상기 삽입 블록에 의해 부분적 봉합수지부 및 검사용 노출핀(124)과 열방출부(126)가 형성된다.Referring to FIG. 10, the mold used in the sealing process of the pre-molded semiconductor package according to the present invention includes a top mold 152 and a bottom mold 154. An important part is a bottom mold 154. ), There is an insert block that can form the first window 150. Therefore, the partial sealing resin part, the exposure pin 124 and the heat dissipation part 126 are formed by the insertion block.
그리고 상기 삽입블록은 리드프레임(100)에 봉합수지가 성형될 때에 상부금형(152)에 의해 리드프레임(100)을 아래 방향으로 누르더라도 이를 지지할 수 있는 지지수단이 될 수 있다. 따라서, 몰딩공정에서 리드프레임의 칩패드가 아래로 내려가는 문제나, 칩패드가 기울어지는 문제를 방지하는 중요한 수단이 되며, 내부리드가 손상을 받는 문제를 해결할 수 있는 수단이 된다. 도면의 참조부호 156은 금형 상부 캐비티를 가리키고, 158은 금형 하부 캐비티를 가리키고, 130 및 140은제1 윈도우 및 캐비티가 형성되는 영역을 가리킨다.The insertion block may be a supporting means capable of supporting the lead frame 100 even when the lead frame 100 is pressed downward by the upper mold 152 when the suture resin is molded in the lead frame 100. Therefore, it is an important means for preventing the chip pad of the lead frame and the problem of tilting the chip pad in the molding process, it is a means to solve the problem that the internal lead is damaged. Reference numeral 156 in the figure indicates the mold upper cavity, 158 indicates the mold lower cavity, and 130 and 140 indicate the area where the first window and the cavity are formed.
도 11 내지 도 17은 본 발명에 의한 프리몰드형 반도체 패키지의 제조공정을 설명하기 위한 단면도 및 평면도이다.11 to 17 are cross-sectional views and plan views illustrating a manufacturing process of a pre-molded semiconductor package according to the present invention.
도 11을 참조하면, 리드프레임(100)에 봉합수지(120)를 이용하여 프리몰딩을 실시한다. 상기 프리몰딩에 의해 리드프레임 상부에는 제1 윈도우(130) 및 캐비티(140)를 형성하고, 리드프레임의 하부에는 제2 윈도우(150)를 형성하여 내부리드(104)의 일부를 노출시키는 검사용 노출핀(124)을 형성하고, 칩패드(108)를 노출시키는 열방출부(126)를 각각 형성한다.Referring to FIG. 11, pre-molding is performed on the lead frame 100 using the suture resin 120. The first molding 130 and the cavity 140 are formed on the lead frame by the pre-molding, and the second window 150 is formed on the lower part of the lead frame to expose a part of the inner lead 104. Exposed fins 124 are formed, and heat dissipation portions 126 exposing the chip pads 108 are formed, respectively.
도 12를 참조하면, 상기 결과물에서 리드프레임(100)의 칩패드(108)에 접착제(114), 예컨대 액상의 도전성 에폭시(liquid conductive epoxy)를 이용하여 칩(chip, 112)을 부착하고 큐어링(curing)과 같은 열처리를 수행한다.Referring to FIG. 12, the chip 112 is attached to the chip pad 108 of the leadframe 100 using an adhesive 114, for example, a liquid conductive epoxy, and cured. A heat treatment such as curling is performed.
도 13을 참조하면, 상기 결과물에서 칩(112)의 본드패드와 이와 대응하는 내부리드(104)를 와이어(114), 예컨대 금선(gold wire)으로 연결시키는 와이어 본딩 공정을 진행한다.Referring to FIG. 13, a wire bonding process of connecting the bond pad of the chip 112 and the corresponding inner lead 104 to the wire 114, for example, a gold wire, is performed in the result.
도 14를 참조하면, 상기 결과물에서 칩(112)과 와이어(114)를 보호해줄 수 있는 코팅막(116)을 형성한다. 상기 코팅막(116)을 형성할 때, 상기 제1 윈도우(130)는 댐(dam)의 역할을 수행하여 코팅막(116)이 캐비티(140) 영역까지 퍼지는 것을 막는다. 상기 코팅막(116)은 빛이 투과될 수 있는 재질로서 프리몰드형 반도체 패키지가 동작할 때에 외부로부터 투과되는 빛이 반도체 소자의 동작에 영향을 끼치게 된다.Referring to FIG. 14, a coating film 116 is formed to protect the chip 112 and the wire 114 from the resultant. When the coating film 116 is formed, the first window 130 serves as a dam to prevent the coating film 116 from spreading to the cavity 140 region. The coating film 116 is a material through which light can be transmitted. When the pre-molded semiconductor package is operated, light transmitted from the outside affects the operation of the semiconductor device.
도 15를 참조하면, 상기 코팅막(116)이 형성된 결과물중 캐비티(140)의 내부로 빛이 투과될 수 있는 구멍(132)이 형성된 캡(118)을 끼운다. 이때 상기 캡(118)을 끼우는 방식은 접착제를 사용하지 않고 캡(118)을 물리적으로 끼워서 고정시키는 방식이다. 또한, 상기 캡의 구멍(132)의 위치는 상기 칩(112)에 빛을 비출 수 있는 위치인 것이 적합하다. 그 후, 상기 캡의 구멍(132)에 빛 차단 테이프(134)를 상기 캡의 구멍(132)에 붙여 밀봉한다.Referring to FIG. 15, a cap 118 having a hole 132 through which light is transmitted may be inserted into the cavity 140 among the products in which the coating layer 116 is formed. At this time, the method of fitting the cap 118 is a method of physically fitting the cap 118 without using an adhesive. In addition, the position of the hole 132 of the cap is preferably a position that can shine light to the chip (112). Thereafter, the light blocking tape 134 is attached to the hole 132 of the cap to seal the hole 132 of the cap.
도 16은 상기 캡의 구멍(132)에 빛 차단 테이프(134)가 붙여진 것을 나타낸 평면도이다. 상기 빛 차단 테이프(134)는 약 260도의 고온에서도 견딜 수 있는 내열성 재질로, 프리몰드형 반도체 패키지가 조립되는 과정에서는 캐비티(140) 내부로 이물질이 들어가는 것을 차단하고, 프리몰드형 반도체 패키지를 가공하거나 인쇄회로기판에 실장하는 도중에 발생하는 열이 내부로 침투하는 것을 차단하기 위함이다. 따라서, 프리몰드형 반도체 패키지가 인쇄회로기판에 실장된 후에는 이를 제거하여 사용하게 된다. 도면에서 확인할 수 있는 바와 같이 현재까지의 조립공정은 스트립(strip) 상태의 리드프레임을 사용하여 진행된다.16 is a plan view showing that the light shielding tape 134 is attached to the hole 132 of the cap. The light blocking tape 134 is a heat resistant material that can withstand high temperatures of about 260 degrees, and prevents foreign matter from entering the cavity 140 during the assembly of the pre-molded semiconductor package, and processes or prints the pre-molded semiconductor package. This is to prevent the heat generated during the mounting on the circuit board from penetrating the inside. Therefore, after the pre-molded semiconductor package is mounted on the printed circuit board, it is used by removing it. As can be seen in the drawings, the assembly process to date is carried out using a lead frame in a strip state.
도 17을 참조하면, 상기 스트립 상태의 리드프레임에서 낱개의 반도체 패키지를 분리하는 싱귤레이션(Singulation) 공정을 진행하고 외부리드(102A)를 리버스 폼잉(reverse forming)하는 폼잉(Forming) 공정을 진행하여 본 발명에 의한 프리몰드형 반도체 패키지(1000)의 제조를 완료한다.Referring to FIG. 17, a singulation process of separating individual semiconductor packages from the lead frame in the strip state and a forming process of reverse forming the external lead 102A may be performed. The manufacture of the premolded semiconductor package 1000 according to the present invention is completed.
도 18은 본 발명에 의한 프리몰드형 반도체 패키지의 사용예를 설명하기 위한 단면도이다.18 is a cross-sectional view illustrating a usage example of a premolded semiconductor package according to the present invention.
도 18을 참조하면, 본 발명에 의한 프리몰드형 반도체 패키지(1000)가 인쇄회로기판(160)에 실장(mounting)된 단면도로서, 상부에는 검사용 노출핀(124)과, 열방출부(126)가 제2 윈도우(150)를 통하여 노출되어 있기 때문에 프리몰드형 반도체 패키지(1000)를 인쇄회로기판(160)에 실장한 후에도 전기적 기능 점검이 용이하며, 열방출부(126)를 통하여 칩(112)에서 발생하는 열을 효과적으로 외부로 방출하기 때문에 프리몰드형 반도체 패키지(1000)의 동작속도를 높일 수 있는 잇점이 있다.Referring to FIG. 18, the pre-molded semiconductor package 1000 according to the present invention is a cross-sectional view of the printed circuit board 160 mounted on the printed circuit board 160. The exposed pin 124 and the heat dissipating portion 126 are provided on the upper portion. Is exposed through the second window 150, the electrical function can be easily checked even after the pre-molded semiconductor package 1000 is mounted on the printed circuit board 160, and the chip 112 is provided through the heat radiating unit 126. Since the heat generated from the outside effectively discharges to the outside, there is an advantage that can increase the operating speed of the pre-molded semiconductor package 1000.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications can be made by those skilled in the art within the technical spirit to which the present invention belongs.
따라서, 상술한 본 발명에 따르면, 첫째, 제2 윈도우에 있는 부분적 봉합수지부로 인하여 몰딩공정에서 리드프레임의 칩패드와 내부리드에 발생되는 손상(damage)을 억제할 수 있다.Therefore, according to the present invention described above, first, the damage caused to the chip pad and the inner lead of the lead frame in the molding process can be suppressed due to the partial sealing resin in the second window.
둘째, 제2 윈도우에 있는 검사용 노출핀을 사용하여 전기적 기능 검사시 검사효율을 높일 수 있다.Second, by using the exposed pin for inspection in the second window can increase the inspection efficiency during the electrical function inspection.
셋째, 제2 윈도우에 있는 열방출부 및 검사용 노출핀을 통하여 프리몰드형 반도체 패키지가 동작할 때에 칩에서 발생하는 열을 외부로 효과적으로 방출시킬 수 있기 때문에 반도체 소자의 속도특성을 개선하고, 성능(preformance)을 개선할 수 있다.Third, heat generated from the chip can be effectively discharged to the outside when the pre-molded semiconductor package is operated through the heat radiating portion and the inspection exposure pin in the second window, thereby improving the speed characteristic of the semiconductor device and improving the performance ( improve preformance.
넷째, 프리몰드형 반도체 패키지가 인쇄회로기판에 실장된 후에도 검사용 노출핀을 통하여 프리몰드형 반도체 패키지의 전기적 기능을 간단히 점검하여 반도체 소자의 이상 유무를 확인하는 것이 가능하다.Fourth, even after the pre-molded semiconductor package is mounted on the printed circuit board, it is possible to simply check the electrical function of the pre-molded semiconductor package through the exposure pin for inspection to check whether there is an abnormality of the semiconductor device.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0022456A KR100453992B1 (en) | 2002-04-24 | 2002-04-24 | Pre-mold type semiconductor package and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0022456A KR100453992B1 (en) | 2002-04-24 | 2002-04-24 | Pre-mold type semiconductor package and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030083993A KR20030083993A (en) | 2003-11-01 |
| KR100453992B1 true KR100453992B1 (en) | 2004-10-20 |
Family
ID=32380261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0022456A KR100453992B1 (en) | 2002-04-24 | 2002-04-24 | Pre-mold type semiconductor package and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100453992B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5996749A (en) * | 1982-11-25 | 1984-06-04 | Matsushita Electric Works Ltd | Manufacture of resin sealed type electronic component |
| JPH05144865A (en) * | 1991-07-26 | 1993-06-11 | Sony Corp | Manufacturing method and device of semiconductor device |
| KR19990032607A (en) * | 1997-10-20 | 1999-05-15 | 윤종용 | Air-cavity plastic package and its manufacturing method |
| JP2001077248A (en) * | 1999-09-01 | 2001-03-23 | Matsushita Electronics Industry Corp | Semiconductor device and manufacture thereof |
-
2002
- 2002-04-24 KR KR10-2002-0022456A patent/KR100453992B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5996749A (en) * | 1982-11-25 | 1984-06-04 | Matsushita Electric Works Ltd | Manufacture of resin sealed type electronic component |
| JPH05144865A (en) * | 1991-07-26 | 1993-06-11 | Sony Corp | Manufacturing method and device of semiconductor device |
| KR19990032607A (en) * | 1997-10-20 | 1999-05-15 | 윤종용 | Air-cavity plastic package and its manufacturing method |
| JP2001077248A (en) * | 1999-09-01 | 2001-03-23 | Matsushita Electronics Industry Corp | Semiconductor device and manufacture thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030083993A (en) | 2003-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6509636B1 (en) | Semiconductor package | |
| US6437429B1 (en) | Semiconductor package with metal pads | |
| KR100263514B1 (en) | Resin capsulated semiconductor device having heat sink and method of fabricating the same | |
| US5177669A (en) | Molded ring integrated circuit package | |
| US6403387B1 (en) | Method and apparatus for transfer molding encapsulation of a semiconductor die with attached heat sink | |
| US20030062606A1 (en) | Leadless semiconductor product packaging apparatus having a window lid and method for packaging | |
| KR100242393B1 (en) | Semiconductor package and fabrication method | |
| JPH0685222A (en) | Solid-state image sensing device | |
| US4897602A (en) | Electronic device package with peripheral carrier structure of low-cost plastic | |
| JP2008244143A (en) | Method of manufacturing semiconductor light-emitting device | |
| US20070077732A1 (en) | Semiconductor device and a manufacturing method of the same | |
| US7504736B2 (en) | Semiconductor packaging mold and method of manufacturing semiconductor package using the same | |
| KR19980055817A (en) | Bottom lid semiconductor package and manufacturing method thereof | |
| KR100453992B1 (en) | Pre-mold type semiconductor package and manufacturing method thereof | |
| JPH04357858A (en) | Semiconductor device | |
| US10468319B2 (en) | Low-profile electronic package | |
| US6864564B2 (en) | Flash-preventing semiconductor package | |
| JP3734225B1 (en) | Surface mount type resin hollow package and semiconductor device using the same | |
| JPH0846100A (en) | Semiconductor integrated circuit device | |
| JP3953746B2 (en) | Semiconductor package and semiconductor package manufacturing method | |
| KR100262812B1 (en) | A plastic package base having an air-cavity and method for manufacturing it | |
| KR100308899B1 (en) | semiconductor package and method for fabricating the same | |
| JP2000036556A (en) | Semiconductor device and manufacture thereof | |
| KR0124790B1 (en) | Integrated circuit package of surface mounting type | |
| JPH11260996A (en) | Optical semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120829 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20130830 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20141008 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20160920 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |