KR100450242B1 - A bump mask and a manufacturing method of bump for semiconductor device - Google Patents
A bump mask and a manufacturing method of bump for semiconductor device Download PDFInfo
- Publication number
- KR100450242B1 KR100450242B1 KR10-2002-0019241A KR20020019241A KR100450242B1 KR 100450242 B1 KR100450242 B1 KR 100450242B1 KR 20020019241 A KR20020019241 A KR 20020019241A KR 100450242 B1 KR100450242 B1 KR 100450242B1
- Authority
- KR
- South Korea
- Prior art keywords
- bump
- mask
- semiconductor substrate
- barrier metal
- metal layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000004888 barrier function Effects 0.000 claims abstract description 20
- 239000010931 gold Substances 0.000 claims abstract description 18
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052737 gold Inorganic materials 0.000 claims abstract description 9
- 238000002161 passivation Methods 0.000 claims abstract description 9
- 238000009713 electroplating Methods 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract 2
- 238000001312 dry etching Methods 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 10
- 230000006835 compression Effects 0.000 claims description 5
- 238000007906 compression Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 14
- 238000000059 patterning Methods 0.000 abstract description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 소자의 범프 제조 방법에 있어서, 포토 레지스트층 형성과 이의 패터닝 공정 없이 범프를 제조하기 위하여, 금속 패드의 일부를 노출시키면서 반도체 기판의 상면에 패시베이션층을 형성하는 단계와; 패시베이션층 위 반도체 기판의 상면에 금(Au)을 증착하여 베리어 금속층을 형성하는 단계와; 베리어 금속층 위 반도체 기판의 상면에 각자의 금속 패드에 대응하는 다수의 비아 홀을 구비한 범프 마스크를 장착하는 단계와; 베리어 금속층 위 비아 홀 내부에 금(Au)을 전기 도금하여 범프를 형성하는 단계와; 반도체 기판으로부터 범프 마스크를 제거하는 단계와; 범프 하단의 베리어 금속층을 제외한 나머지 베리어 금속층을 드라이 에칭으로 제거하는 단계를 포함하는 반도체 소자의 범프 제조 방법을 제공한다.A method of manufacturing a bump in a semiconductor device, comprising: forming a passivation layer on an upper surface of a semiconductor substrate while exposing a portion of a metal pad to manufacture a bump without forming a photoresist layer and patterning thereof; Depositing gold (Au) on the upper surface of the semiconductor substrate above the passivation layer to form a barrier metal layer; Mounting a bump mask having a plurality of via holes corresponding to respective metal pads on an upper surface of the semiconductor substrate on the barrier metal layer; Electroplating gold (Au) into the via hole on the barrier metal layer to form a bump; Removing the bump mask from the semiconductor substrate; It provides a bump manufacturing method of a semiconductor device comprising the step of removing the remaining barrier metal layer except the barrier metal layer on the bottom of the bump by dry etching.
Description
본 발명은 반도체 소자의 범프 제조 방법에 관한 것으로서, 보다 상세하게는 포토 레지스트층 형성과 이의 패터닝 공정 없이 패터닝된 범프 마스크를 이용하여 범프를 형성하도록 한 반도체 소자의 범프 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a bump of a semiconductor device, and more particularly, to a method of manufacturing a bump of a semiconductor device in which a bump is formed using a patterned bump mask without forming a photoresist layer and a patterning process thereof.
최근들어 고기능과 고밀도 실장에 대한 요구가 증대함에 따라 플립 칩(flip chip) 접속 기술을 이용한 패키지가 등장하였으며, 특히 금속 개재물인 범프(bump)를 이용하여 베어 칩(bare chip)을 인쇄회로기판에 직접 접속하는 DCA(Direct Chip Attach)나 MCM(Multi Chip Module)과 같은 모듈이 등장하고 있다.Recently, as the demand for high-performance and high-density mounting has increased, packages using flip chip connection technologies have emerged. In particular, bare chips are used on printed circuit boards using bumps, which are metal inclusions. Modules such as DCA (Direct Chip Attach) or MCM (Multi Chip Module) that are directly connected are emerging.
상기 범프를 형성하는 방법으로는 현재 전기 도금법이 가장 널리 사용되고있으며, 도 1a∼도 1d에 종래 기술에 의한 범프 제조 과정을 도시하였다.Electroplating is the most widely used method of forming the bumps, and a bump manufacturing process according to the prior art is illustrated in FIGS. 1A to 1D.
먼저 도 1a를 참고하면, 반도체 기판(1) 위에는 금속 패드(2), 일례로 알루미늄 패드가 형성되고, 금속 패드(2)의 소정 영역을 제외한 반도체 기판(1)의 상면으로 패시베이션층(3)이 형성되어 범프와 연결될 금속 패드(2)의 일면을 노출시키면서 반도체 기판(1)을 보호한다.Referring first to FIG. 1A, a metal pad 2, for example, an aluminum pad is formed on a semiconductor substrate 1, and the passivation layer 3 is formed on the top surface of the semiconductor substrate 1 except for a predetermined region of the metal pad 2. The semiconductor substrate 1 is protected while exposing one surface of the metal pad 2 to be connected to the bump.
그리고 도 1b에 도시한 바와 같이, 반도체 기판(1)의 상면 전체에 범프의 전기 도금을 위한 씨드(seed)층으로 베리어 금속층(4)이 형성되고, 베리어 금속층(4) 위에 소정 높이의 포토 레지스트층(5)이 형성된다. 상기 베리어 금속층(4)은 범프와 동일한 금(Au)으로 제작되며, 포토 레지스트층(5)은 공지의 사진식각 공정을 통해 금속 패드(2)의 윗부분이 선택적으로 제거되어 비아 홀(via hole)(5a)을 형성한다.1B, the barrier metal layer 4 is formed as a seed layer for electroplating bumps on the entire upper surface of the semiconductor substrate 1, and a photoresist having a predetermined height on the barrier metal layer 4. Layer 5 is formed. The barrier metal layer 4 is made of the same gold Au as the bump, and the photoresist layer 5 is selectively removed from the upper portion of the metal pad 2 through a known photolithography process. (5a) is formed.
다음으로 도 1c와 도 1d에 도시한 바와 같이, 비아 홀(5a) 내부에 금(Au)을 전기 도금하여 소정 높이의 범프(6)를 형성하고, 패시베이션층(3) 상부의 포토 레지스트층(5)을 제거한 다음, 포토 레지스트층(5)의 제거로 노출된 베리어 금속층(4)을 왕수(질산, 염산, DI water의 혼합액)로 식각하여 범프(6) 제작을 완성한다.Next, as shown in FIGS. 1C and 1D, gold (Au) is electroplated inside the via hole 5a to form a bump 6 having a predetermined height, and a photoresist layer (above the passivation layer 3) After removing 5), the barrier metal layer 4 exposed by the removal of the photoresist layer 5 is etched with aqua regia (mixture of nitric acid, hydrochloric acid and DI water) to complete the fabrication of the bump 6.
이와 같이 종래의 범프 제조 방법은 범프(6) 형성을 위해 베리어 금속층(4) 위에 포토 레지스트층(5)을 형성하고, 이를 패터닝하여 범프(6)가 위치할 비아 홀(5a)을 형성하므로, 제조 공정이 복잡하며, 더욱이 포토 레지스트층(5)은 원하는 범프(6) 높이를 구현하기 위해 범프(6) 높이 이상의 두께로 형성되어야 한다.As described above, in the conventional bump manufacturing method, since the photoresist layer 5 is formed on the barrier metal layer 4 to form the bumps 6, the bumps 6 are patterned to form the via holes 5a in which the bumps 6 are to be positioned. The manufacturing process is complex, and furthermore, the photoresist layer 5 must be formed to a thickness greater than the bump 6 height to achieve the desired bump 6 height.
그 결과, 종래의 범프 제조 방법은 포토 레지스트층(5)을 건조하고, 비아 홀(5a) 패터닝을 위해 충분한 노광 시간을 확보해야 하는 등, 범프 제조 공정에 소요되는 시간이 증가하며, 더욱이 포토 레지스트층(5)은 소모성 물질이기 때문에, 원가 절감 측면에서 불리한 단점을 안고 있다.As a result, the conventional bump fabrication method increases the time required for the bump fabrication process such as drying the photoresist layer 5 and ensuring sufficient exposure time for the via hole 5a patterning. Since the layer 5 is a consumable material, it has disadvantages in terms of cost reduction.
따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 포토 레지스트층 형성과 이의 패터닝 공정 없이 범프를 형성하도록 하여 범프 제조 공정을 단순화하고 원가 절감 측면에 유리한 반도체 소자의 범프 제조 방법을 제공하는데 있다.Accordingly, an object of the present invention is to solve the above problems, and an object of the present invention is to form a bump without forming a photoresist layer and a patterning process thereof, thereby simplifying a bump manufacturing process and advantageously reducing the cost of a semiconductor device. To provide.
도 1a∼도 1d는 종래 기술에 의한 반도체 소자의 범프 제조 과정을 설명하기 위한 각 제조 단계에서의 부분 확대 단면도이고,1A to 1D are partially enlarged cross-sectional views at each manufacturing step for explaining a bump manufacturing process of a semiconductor device according to the prior art;
도 2a∼도 2d는 본 발명에 의한 반도체 소자의 범프 제조 과정을 설명하기 위한 각 제조 단계에서의 부분 확대 단면도이다.2A to 2D are partially enlarged cross-sectional views at each manufacturing step for explaining a bump manufacturing process of a semiconductor device according to the present invention.
상기의 목적을 달성하기 위하여 본 발명은 반도체 소자의 범프 제조 방법에 있어서, 베리어 금속층 위에 다수의 비아 홀을 구비한 범프 마스크를 배치하고, 범프 마스크의 비아 홀 내부에 금(Au)을 전기 도금하여 범프를 형성한 다음, 반도체 기판으로부터 범프를 제거하여 포토 레지스트층 사용을 배제한 반도체 소자의 범프 제조 방법을 제공한다.In order to achieve the above object, the present invention provides a bump mask having a plurality of via holes on a barrier metal layer in a bump manufacturing method of a semiconductor device, and electroplating gold (Au) inside the via holes of the bump mask. After the bumps are formed, the bumps are removed from the semiconductor substrate to provide a method for manufacturing a bump in a semiconductor device that eliminates the use of a photoresist layer.
바람직하게, 상기 범프 마스크는 범프 형성을 위한 다수의 비아 홀을 갖는 마스크 본체와, 반도체 기판에 대향하는 마스크 본체의 일면에 소정의 두께로 제공됨과 아울러, 마스크 본체와 동일한 비아 홀을 갖는 압착용 러버층을 포함한다.Preferably, the bump mask is provided with a mask body having a plurality of via holes for bump formation, and a predetermined thickness on one surface of the mask body facing the semiconductor substrate, and has a via hole identical to the mask body. Layer.
이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a∼도 2d는 본 발명의 실시예에 따른 반도체 소자의 범프 제조 과정을 설명하기 위한 각 단계에서의 부분 확대 단면도이다.2A to 2D are partially enlarged cross-sectional views at each step for explaining a bump manufacturing process of a semiconductor device according to an embodiment of the present invention.
먼저 도 2a를 참고하면, 반도체 기판(10)에는 다음에 설명하는 범프를 매개로 도시하지 않은 인쇄회로기판(Printed Circuit Board)에 접속될 금속 패드(11), 일례로 알루미늄 패드가 형성되며, 금속 패드(11)의 소정 영역을 제외한 반도체 기판(10)의 상면 전체에 패시베이션층(12)을 형성한다.First, referring to FIG. 2A, a metal pad 11 to be connected to a printed circuit board (not illustrated), for example, an aluminum pad, is formed on the semiconductor substrate 10 through a bump described below. The passivation layer 12 is formed on the entire upper surface of the semiconductor substrate 10 except for the predetermined region of the pad 11.
상기 패시베이션층(12)은 일례로 실리콘 산화막(SiO2) 또는 질화 실리콘막(Si3N4)으로 이루어지며, 범프와 연결될 금속 패드(11)의 일면을 노출시킴과 아울러 반도체 기판(10)을 보호하는 역할을 한다. 그리고 상기 반도체 기판(10)의 상면 전체에 금(Au)을 증착하여 범프의 전기 도금을 위한 씨드층으로 베리어 금속층(13)을 형성한다.The passivation layer 12 includes, for example, a silicon oxide film (SiO 2 ) or a silicon nitride film (Si 3 N 4 ), which exposes one surface of the metal pad 11 to be connected to the bump and exposes the semiconductor substrate 10. It protects you. In addition, gold (Au) is deposited on the entire upper surface of the semiconductor substrate 10 to form the barrier metal layer 13 as a seed layer for electroplating bumps.
다음으로 도 2b에 도시한 바와 같이, 종래의 포토 레지스트층을 대신하여 반도체 기판(10)의 상면에 범프 마스크(20)를 배치한다. 상기 범프 마스크(14)는 각자의 금속 패드(11)에 대응하여 금속 패드(11) 위, 범프가 위치할 곳에 범프 마스크(20)를 관통하는 비아 홀(20a)을 형성하여, 이 비아 홀(20a) 내부에 범프가 형성되도록 한다.Next, as shown in FIG. 2B, the bump mask 20 is disposed on the upper surface of the semiconductor substrate 10 instead of the conventional photoresist layer. The bump mask 14 forms a via hole 20a that penetrates the bump mask 20 on the metal pad 11 to correspond to the metal pad 11, where the bump is to be positioned. 20a) Allow bumps to form inside.
이러한 범프 마스크(20)는 마스크 본체(21)와, 반도체 기판(10)에 대향하는 마스크 본체(21)의 하면에 부착되는 압착용 러버층(22)으로 이루어지며, 압착용 러버층(22)이 신축성이 우수한 고무 재질로 이루어짐에 따라, 반도체 기판(10) 위에압착용 러버층(22)이 밀착하여 범프 마스크(20)가 반도체 기판(10) 위에 밀착 배치되도록 한다.The bump mask 20 includes a mask body 21 and a compression rubber layer 22 attached to a lower surface of the mask body 21 facing the semiconductor substrate 10, and the compression rubber layer 22. As the elastic material is made of excellent elasticity, the rubber layer 22 for compression is in close contact with the semiconductor substrate 10 so that the bump mask 20 is closely disposed on the semiconductor substrate 10.
더욱이 상기 범프 마스크(20)는 패시베이션층(12)과 베리어 금속층(13)이 상대적으로 큰 높이로 형성된 부분에서 압착용 러버층(22)이 압착되어 범프 마스크(20)가 수평 상태를 유지하도록 한다. 이로서 범프 마스크(20)의 비아 홀(20a)이 정확한 형상을 유지하면서 지정된 위치에 정확하게 배열될 수 있다.In addition, the bump mask 20 compresses the crimping rubber layer 22 at a portion where the passivation layer 12 and the barrier metal layer 13 are formed at a relatively high height, thereby keeping the bump mask 20 in a horizontal state. . This allows the via holes 20a of the bump mask 20 to be precisely arranged at the designated positions while maintaining the correct shape.
이러한 범프 마스크(20)는 웨이퍼상 반도체 기판에 대응하여 이와 동일한 원형상으로 이루어진다.The bump mask 20 is formed in the same circular shape corresponding to the wafer-like semiconductor substrate.
다음으로, 도 2c에 도시한 바와 같이, 범프 마스크(20)의 비아 홀(20a) 내부에 금(Au)을 전기 도금하여 범프(14)를 형성하고, 반도체 기판(10)으로부터 범프 마스크(20)를 제거한다. 그리고 도 2d에 도시한 바와 같이, 반도체 기판(10)을 드라이 에칭하여 범프(14) 하단의 베리어 메탈(13)을 제외한 나머지 베리어 메탈을 제거하여 범프(14) 제작을 완성한다.Next, as shown in FIG. 2C, the bumps 20 are formed by electroplating gold Au in the via holes 20a of the bump mask 20, and the bump mask 20 is formed from the semiconductor substrate 10. ). As shown in FIG. 2D, the semiconductor substrate 10 is dry-etched to remove the remaining barrier metals other than the barrier metal 13 at the bottom of the bump 14, thereby completing the fabrication of the bump 14.
이 때, 상기 범프 마스크(20)는 비아 홀(20a) 가공이 용이한 절연체로 제작될 수 있다.In this case, the bump mask 20 may be made of an insulator that is easy to process the via holes 20a.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to the range of.
이와 같이 본 발명이 비아 홀을 갖는 범프 마스크를 이용하여 범프를 제작함에 따라, 종래의 포토 레지스트층 형성과 이의 패터닝 공정을 생략하여 범프 제조 공정을 단순화하고, 범프 제작에 소요되는 시간을 단축시킨다. 더욱이 본 발명은 소모성 물질인 포토 레지스트층을 사용하지 않고, 재사용이 가능한 범프 마스크를 사용함으로써 원가 절감에 유리한 효과가 있다.As described above, according to the present invention, the bumps are manufactured using the bump masks having the via holes, thereby simplifying the bump manufacturing process by shortening the conventional photoresist layer formation and the patterning process thereof, and shortening the time required for the bump manufacturing. Furthermore, the present invention is advantageous in cost reduction by using a reusable bump mask without using a photoresist layer that is a consumable material.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0019241A KR100450242B1 (en) | 2002-04-09 | 2002-04-09 | A bump mask and a manufacturing method of bump for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0019241A KR100450242B1 (en) | 2002-04-09 | 2002-04-09 | A bump mask and a manufacturing method of bump for semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030080553A KR20030080553A (en) | 2003-10-17 |
| KR100450242B1 true KR100450242B1 (en) | 2004-09-24 |
Family
ID=32378293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0019241A KR100450242B1 (en) | 2002-04-09 | 2002-04-09 | A bump mask and a manufacturing method of bump for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100450242B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100620911B1 (en) * | 2004-11-11 | 2006-09-13 | 한국전자통신연구원 | Fabrication method for Au bump of a semiconductor element |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940020508A (en) * | 1993-02-08 | 1994-09-16 | 김광호 | Manufacturing method of semiconductor chip bump |
| KR19990086481A (en) * | 1998-05-28 | 1999-12-15 | 김영환 | Manufacturing Method of Semiconductor Device |
| KR20000018908A (en) * | 1998-09-07 | 2000-04-06 | 윤종용 | Method for manufacturing semiconductor chip by using mask having short pattern |
| KR20000021056A (en) * | 1998-09-25 | 2000-04-15 | 윤종용 | Method for forming solder bump |
| KR20010045222A (en) * | 1999-11-03 | 2001-06-05 | 박종섭 | Method for cleaning bump in semiconductor device |
-
2002
- 2002-04-09 KR KR10-2002-0019241A patent/KR100450242B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940020508A (en) * | 1993-02-08 | 1994-09-16 | 김광호 | Manufacturing method of semiconductor chip bump |
| KR19990086481A (en) * | 1998-05-28 | 1999-12-15 | 김영환 | Manufacturing Method of Semiconductor Device |
| KR20000018908A (en) * | 1998-09-07 | 2000-04-06 | 윤종용 | Method for manufacturing semiconductor chip by using mask having short pattern |
| KR20000021056A (en) * | 1998-09-25 | 2000-04-15 | 윤종용 | Method for forming solder bump |
| KR20010045222A (en) * | 1999-11-03 | 2001-06-05 | 박종섭 | Method for cleaning bump in semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030080553A (en) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7662670B2 (en) | Manufacturing method of semiconductor device | |
| KR100320648B1 (en) | Wafer level chip scale package and process for making the same | |
| US7294933B2 (en) | Semiconductor wafer, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment | |
| US6372619B1 (en) | Method for fabricating wafer level chip scale package with discrete package encapsulation | |
| US7312107B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100455404B1 (en) | A semiconductor device and method for manufacturing the same | |
| US8211789B2 (en) | Manufacturing method of a bump structure having a reinforcement member | |
| US7651886B2 (en) | Semiconductor device and manufacturing process thereof | |
| SG145522A1 (en) | A residue-free solder bumping process | |
| US6861749B2 (en) | Semiconductor device with bump electrodes | |
| US6420788B1 (en) | Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| US20110133338A1 (en) | Conductor bump method and apparatus | |
| JP3877150B2 (en) | Manufacturing method of wafer level chip scale package | |
| KR20020094593A (en) | chip scale package and method of fabricating the same | |
| KR100450242B1 (en) | A bump mask and a manufacturing method of bump for semiconductor device | |
| KR100450243B1 (en) | A manufacturing method of bump for semiconductor device | |
| KR20010021782A (en) | Semiconductor device and method for making the device | |
| US20040259345A1 (en) | Formation method of conductive bump | |
| KR100561638B1 (en) | Fabrication method for packaging using to redistribution metal wire technique | |
| US7041590B2 (en) | Formation method for conductive bump | |
| KR20030002628A (en) | Method for fabricating wafer level package | |
| US20060211232A1 (en) | Method for Manufacturing Gold Bumps | |
| JPH09246274A (en) | Semiconductor device | |
| KR20020052653A (en) | Forming method of Under Bump Metal and semiconductor device therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110809 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20120827 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |