KR100449069B1 - 미소전극, 미소전극 어레이 및 미소전극 제조 방법 - Google Patents

미소전극, 미소전극 어레이 및 미소전극 제조 방법 Download PDF

Info

Publication number
KR100449069B1
KR100449069B1 KR10-2001-0056159A KR20010056159A KR100449069B1 KR 100449069 B1 KR100449069 B1 KR 100449069B1 KR 20010056159 A KR20010056159 A KR 20010056159A KR 100449069 B1 KR100449069 B1 KR 100449069B1
Authority
KR
South Korea
Prior art keywords
electrode
microelectrode
film
cavity
forming
Prior art date
Application number
KR10-2001-0056159A
Other languages
English (en)
Other versions
KR20030023145A (ko
Inventor
양해식
전치훈
최창억
김윤태
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2001-0056159A priority Critical patent/KR100449069B1/ko
Priority to US10/020,774 priority patent/US6896780B2/en
Publication of KR20030023145A publication Critical patent/KR20030023145A/ko
Application granted granted Critical
Publication of KR100449069B1 publication Critical patent/KR100449069B1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403Cells and electrode assemblies
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/04Networks or arrays of similar microstructural devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01JCHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J19/00Chemical, physical or physico-chemical processes in general; Their relevant apparatus
    • B01J19/0093Microreactors, e.g. miniaturised or microfabricated reactors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01JCHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J2219/00Chemical, physical or physico-chemical processes in general; Their relevant apparatus
    • B01J2219/00781Aspects relating to microreactors
    • B01J2219/00783Laminate assemblies, i.e. the reactor comprising a stack of plates
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01JCHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J2219/00Chemical, physical or physico-chemical processes in general; Their relevant apparatus
    • B01J2219/00781Aspects relating to microreactors
    • B01J2219/00819Materials of construction
    • B01J2219/00822Metal
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01JCHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J2219/00Chemical, physical or physico-chemical processes in general; Their relevant apparatus
    • B01J2219/00781Aspects relating to microreactors
    • B01J2219/00851Additional features
    • B01J2219/00853Employing electrode arrangements
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01JCHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J2219/00Chemical, physical or physico-chemical processes in general; Their relevant apparatus
    • B01J2219/00781Aspects relating to microreactors
    • B01J2219/00873Heat exchange

Abstract

본 발명은 용액에서 온도 조절이 가능한 미소전극, 미소전극 어레이 및 미소전극의 제조 방법에 관한 것으로, 단열을 위해 실리콘 기판에 형성된 밀봉공동과, 밀봉공동 위에 형성된 미소가열기와, 미소가열기에 의해 간접적으로 가열되는 전극을 포함하여 이루어지며, 미소가열기와 실리콘 기판 간의 절연 및 단열 특성이 우수하고, 전력 소모가 적으며, 가열 및 냉각 속도가 빠르고, 부식이 일어나지 않는 미소전극 및 미소전극 어레이를 CMOS 공정으로 제조한다.

Description

미소전극, 미소전극 어레이 및 미소전극 제조 방법{Microelectrode, microelectrode array and a method for manufacturing the microelectrode}
본 발명은 용액(solution)에서 온도 조절이 가능한 미소전극 및 미소전극 어레이에 관한 것으로, 특히, 미소가열기와 기판 사이의 단열이 우수하고, 전력 소모가 적으며, 가열 및 냉각 속도가 빠른 미소전극 및 미소전극 어레이를 반도체 제조 공정으로 제작할 수 있도록 한 미소전극 및 미소전극 어레이에 관한 것이다.
현재 용액에 담겨진 상태에서 전극의 전위를 조절할 수 있는 미소전극에 관한 연구가 활발히 진행되고 있다. 이러한 미소전극은 전기화학적 센서(electrochemical sensor)의 측정 전극으로 이용될 뿐만 아니라, 위치 선택적으로(site-selectively) 미세 패턴(micro pattern)을 얻거나, 전극의 전위를 조절하여 생체분자(biomolecule)의 상호작용(interaction) 및 이동(movement)을 제어하는 데 사용된다.
그러면 미소전극이 전기화학적 측정, 미세 패턴, 생체 분자의 제어에 응용되는 구체적인 예를 살펴보기로 한다.
개인의 건강과 환경에 대한 관심이 증가되면서 짧은 시간에 정밀하고 다양한 정보를 얻을 수 있는 소형 센서의 개발이 필요해진다. 특히, 센서의 소형화를 위해 미소전극과 전기화학적 측정 방식을 이용한 센서의 개발이 요구된다. 미소전극을 이용한 전기화학적 센서로는 효소(enzyme)를 이용하는 전기화학적 바이오센서(electrochemical biosensor)와 전위차(potential difference)를 측정하여 pH 혹은 이온의 농도 등을 측정하는 전위차 센서(potentiometric sensor) 등을 들 수 있다. 최근에는 미소전극을 이용한 전기화학적 DNA 센서와 전기화학적 면역센서(immunosensor) 등의 제작도 이루어지고 있다.
기판에 여러 개의 미소전극이 존재하는 미소전극 어레이는 동시에 다수의 작업을 한꺼번에 수행할 수 있는 전기화학적 DNA 칩(electrochemical DNA chip), 전기화학적 단백질 칩(electrochemical protein chip), 전자 혀(electronic tongue) 등에 응용된다.
또한, IDA(interdigitated array) 구조로 이루어진 미소전극은 전극 표면에 생기는 변화를 임피던스(impedance)로부터 측정하거나, 전극 반응을 증폭하여 감도를 높이는 데 사용할 수 있다. 이러한 미소전극을 유체제어 소자와 접합(bonding)하거나 집적화(integration)할 경우 하나의 칩 안에서 분리(separation), 반응(reaction), 측정(detection) 등을 수행할 수 있는 lab-on-a-chip도 구성할 수있게 된다.
일반적인 미세패턴은 증착(deposition), 사진(photolithography), 식각(etching) 등의 반도체 제조 공정을 통해 제작되거나, 전기 증착(electrodeposition) 방법으로 제작된다. 전기 증착 방법을 이용할 경우 구리 같은 금속뿐만 아니라 전도성 고분자(conducting polymer), 전기 전도도를 가지는 산화 금속(metal oxide)까지도 위치 선택적으로 증착할 수 있다. 미소전극 위에 전기 증착할 경우 원하는 금속, 고분자, 산화 금속의 미세 패턴을 쉽게 얻을 수 있게 된다.
최근에는 전압을 조절하여 전극에 생체분자를 위치 선택적으로 고정하기 위한 노력이 많이 시도되고 있다 (Cosnier, Serge , "Biomolecule immobilization on electrode surfaces by entrapment or attachment to electrochemically polymerized films. A review"Biosensors & Bioelectronics14: pp. 443-456 (1999)). 생체분자를 단분자에 결합시킨 후 전기 증착을 통해 미소전극에 위치 선택적으로 생체분자가 달려 있는 고분자를 입히거나, 단분자(monomer)와 생체분자가 들어 있는 용액에서 전기 증착에 의해 미소전극에 위치 선택적으로 고분자를 형성하여 고분자막 내부에 생체 분자를 고정하는 방법 등이 사용되고 있다. 그리고 전극의 전위를 조절하여 DNA의 고정을 조절하는 방법도 Nanogen사에 의해 개발되었다 (미국특허공보 제5,605,662호). DNA는 음(-) 전하를 띠고 있기 때문에 전극에 양(+) 전압을 인가하면 전극 쪽으로 이동한다. 이때 이동한 DNA가 전극 표면에 고정된다. 결국 전위 조절에 의해 DNA(cDNA나 oligonucleotide)가 전극에 위치 선택적으로 고정된다.
또한, 전기화학적으로 전극 주위의 pH를 변화시켜 생체분자를 위치 선택적으로 고정하는 방법도 개발되었는데, Combimatrix사는 이러한 개념을 이용하여 미소전극에 위치 선택적으로 oligonucleotide를 합성하는 방법을 제시하였다 (미국특허공보 6,090,302호).
DNA나 단백질 같은 생체분자들은 다수의 전하를 띠고 있으므로 전위 조절을 통해 DNA나 단백질의 이동과 상호작용을 제어할 수 있다. Nanogen사에서는 single-strand DNA가 고정된 미소전극에 양(+) 전위를 인가하여 DNA와 상보적인 single-strand DNA가 짧은 시간에 hybridization되게 하였다 (미국특허공보 5,849,486호). 그리고 미소전극에 음(-) 전위를 인가하여 두 개의 single-strand DNA의 염기가 완전히 상보적이지 않는 DNA는 dehybridization되게 하였다 (미국특허공보 6,017,696).
이상에서 설명한 바와 같이 미소전극의 전위 조절에 의해 생체분자의 전기화학적 측정, 생체분자의 미세 패턴 형성, 생체분자의 제어 등을 할 수 있다. 그러나 더 나은 성능을 갖는 전극을 제조하기 위해서는 전극의 전위 조절 이외에 전극의 온도 조절이 필요하다. 전극의 온도 조절이 가능한 전극에 대한 연구는 Grundler 그룹에 의해 주로 진행되어 왔다 (Grundler, Peter, et al., "The technology of hot-wire electrochemistry",Electroanalysis11: pp. 223-228 (1999)). 전극의 온도를 조절함으로써 전위 조절의 경우와 마찬가지로 생체분자의 전기화학 측정 이외에 생체분자의 미세 패턴 조절, 생체 분자의 제어 등이 가능하리라 기대된다.
전기화학적 측면에서 보면, 전극의 온도가 변할 때 전극 반응 속도(electrochemical kinetics), 전극 주위의 물질 전달(mass transport), 전극 반응 열역학(electrochemical thermodynamics)등이 영향을 받는다. 온도가 증가함에 따라 전극 반응 속도는 지수적으로 증가하고, 전극 주위에서의 물질 전달은 열에 의해 야기된 대류(convection)때문에 전극 주위에서의 물질 전달이 활발히 일어난다. 따라서, 온도를 증가시킴에 따라 전류가 증가하는데, 이를 이용할 경우 전기화학적 센서의 감도를 높일 수 있다. 온도가 변하면 전극 반응 열역학과 관련이 있는 산화환원전위(redox potential)도 변하게 되고, 이 산화환원전위의 변화로부터 전극 표면의 온도 변화를 간접적으로 측정할 수 있게 된다.
온도에 민감한 생체분자의 경우 온도를 조절함으로써 생체분자의 반응(reaction), 상호작용(interaction) 등의 제어도 어느 정도 가능해진다. 온도를 증가시킴으로써 효소 같은 생체분자의 활성 등을 높일 수 있다. 높은 온도가 오랫동안 유지되면 생체 분자의 활성(activity)을 쉽게 잃게 할 수도 있기 때문에, 생체분자에 따른 적절한 온도 조절이 필요하다. 온도 조절을 이용한 생체 분자 제어의 예로는 DNA hybridization/dehybridization의 조절을 들 수 있다. 온도가 올라가면 DNA의 dehybridization이 일어나고, 온도가 떨어지면 다시 DNA의 hybridization이 일어난다. dehybridization시 원하는 부분의 DNA를 복제하면서 dehybridization/hybridization을 반복하면, 짧은 시간에 대량으로 DNA을 증폭할 수 있다. 이때, 빠르고 정확한 증폭을 위해서는 정확한 온도 조절과 빠른 가열 및 냉각이 필수적이다.
전극 표면에 생체분자가 고정되어 있을 때 전극의 온도 조절이 가능하다면 효과적으로 생체분자를 제어할 수 있게 된다. 산화환원 반응과 미세패턴 형성도 전극 표면의 온도에 크게 영향을 받는다. 따라서, 이러한 제어를 위해서는 용액을 전체적으로 가열해 줄 필요는 없고, 전극 표면만 가열해 주면 된다. 그리고 빠른 가열 및 냉각을 위해서는 전극 표면 혹은 전극 주위만을 가열하는 것이 효과적이다. 전극만을 가열해 준다고 하더라도 용액의 부피가 아주 적다면 미소전극의 가열만으로도 용액의 온도 조절이 가능할 수 있다.
온도 조절이 가능한 전극을 갖는 센서의 경우 온도를 조절하는 데 전력(power)이 많이 소모된다면 전극 및 측정 회로의 부피는 작을지라도 큰 배터리나 큰 전력공급원(power source)을 필요로 하게 된다. 결국, 소형 측정 시스템의 전체 크기는 배터리나 전력공급원의 크기에 좌우된다. 따라서, 소형 센서를 제작하기 위해서는 전력 소모가 적고 온도 조절이 가능한 전극이 사용되어야 한다.
반도체 제조 공정을 이용하면 미소전극의 크기를 매우 작게 감소시킬 수 있으므로 전극 표면의 온도를 증가시키는 데 필요한 전력은 크지 않다. 비열(heat capacity)이 큰 용액에서도 전극의 크기가 작으면 빠른 시간에 전극 표면이 가열될 수 있다. 그리고 열에 의해 생긴 용액의 대류층(convection layer)도 크지 않기 때문에 가열을 중단했을 때 전극의 온도가 빠른 시간에 주위의 온도로 떨어지게 된다.
이상에서 설명한 바와 같이 전극의 온도 조절은 전기화학적 측정, 생체분자의 제어에 응용될 수 있으며, 이를 위해서는 무엇보다도 정확한 온도 조절과 가열및 냉각 속도가 빠른 미소전극의 사용이 요구된다. 그러면 전극의 온도를 조절하기 위한 종래의 기술을 살펴보면 다음과 같다.
전극의 온도를 조절하는 데 가장 많이 이용되는 방법은 용액을 전체적으로 가열 혹은 냉각하여 전극의 온도를 높이거나 낮추는 방법이다. 그러나 이 방법은 용액을 전체적으로 가열하기 때문에 온도를 올리거나 내리는 데 시간이 많이 소요되며, 용액의 온도를 전체적으로 일정하게 유지하기 어려운 단점을 갖는다.
복사(radiation)에 의해 전극이 가열되도록 하는 방법도 있다. 전극의 앞면 혹은 뒷면에 레이저를 쏘아 순간적으로 전극을 가열하는 방법이 하나의 예이다. 이 방법은 전극을 순간적으로 가열한 후 시간에 따른 변화를 보는 데 많이 사용된다. 전극의 온도를 일정하게 유지하기 어렵고, 레이저를 사용해야 하기 때문에 장치가 비싸고 부피가 크다는 문제점이 있다. 텅스텐 램프에서 발생한 빛으로 전극을 가열하는 방법도 있지만, 이 역시 효과적인 온도 조절을 이루기 어렵다.
최근에 주울가열(Joule heating)에 의해 전극이 직접 가열되도록 하는 방법도 사용된다 (Grundler, Peter, et al., "The technology of hot-wire electrochemistry",Electroanalysis11: pp. 223-228 (1999)). 전극에 100kHz 정도의 고주파 교류 전류를 인가하여 전극을 가열하는 방법이다. 그러나, 전력 소모량이 크고, 교류 전류에 의해 산화환원 전류가 영향을 받을 수 있다는 문제점이 있다. 더구나, 고주파의 교류를 사용하기 때문에 비싼 교류 제조기가 필요하고, 전력을 많이 소모한다는 문제점이 있다. 또한, 실리콘 기판에 미소전극을 제조하는 경우 전극을 외부 회로와 연결시키는 배선의 저항이 전극의 저항보다 클 수 있기 때문에 전력의 대부분이 전극보다는 배선에서 소모될 가능성이 크다. 따라서, 미소전극의 제조에는 이 방법을 사용할 수 없다.
금속전극에 와전류(eddy current)를 유도하여 가열하는 방식으로 고주파(RF:Radio Frequency) 복사에 의한 가열도 보고되고 있으나, 이 역시 전력의 소모가 심하고 소형화하기 어렵다는 문제점이 있다 (Qiu, Fulian, et al. "Thermal activation of electrochemical processes in a Rf-heated channel flow cell: experiment and finite element simulation", Journal of Electroanalytical Chemistry 491: pp. 150-155 (2000)).
미소가열기(microheater)에 의해 전극이 간접적으로 가열되도록 하는 방법도 사용되고 있다. 미소가열기에서 주울가열(Joule heating)에 의해 생긴 열이 매질을 통해 전극에 전달되어 전극이 가열되도록 하는 방식이다. 주울가열을 위해서는 미소가열기에 전압 혹은 전류를 인가해야 하므로, 미소가열기는 전극으로부터 전기적으로 절연되어 있어야 한다. 그리고 주울가열에 의해 생긴 열이 전극으로 효과적으로 전달되도록 하기 위해서는 미소가열기 주위에 열전도가 높은 물질이 없어야 한다. 반도체 제조 공정을 이용하여 소자를 제작할 때 열전도가 매우 큰 실리콘 기판을 주로 이용하게 된다. 실리콘 기판 위에 미소가열기가 존재할 경우 미소가열기에서 생긴 열의 상당량이 전극으로 전달되지 않고 실리콘 기판으로 빠져나가 버리게 된다. 이러한 열손실을 줄이기 위해 미소가열기 주위의 실리콘 기판에 식각 피트(etched pit)을 형성하거나 실리콘 기판과 가열기 사이에 공동(cavity)을 형성하는 방법이 이용된다.
상기와 같이 전극의 온도를 조절하는 방법 중에서 미소가열기를 이용하여 미소전극을 간접적으로 가열하는 것이 전력 소모면이나 센서로의 응용성면에서 훨씬 효과적이다. 미소가열기의 열손실을 줄이기 위한 식각 피트나 공동의 형성은 미세가공(micromachining) 기술에 의해 실현될 수 있다. 미세가공 기술은 실리콘 기판의 상,하부면을 가공하는 몸체 미세가공 기술(bulk micromachining)과 기판 상부에 박막을 적층 및 식각하여 가공하는 표면 미세가공 기술(surface micromachining)로 분류할 수 있다.
몸체 미세가공 기술은 상부 혹은 하부면의 정의된 영역으로부터 식각하여 미소가열기 주위의 실리콘을 제거하는 방법이다. 이러한 방법으로 기판 상에 식각 피트(etched pit)나 공동(cavity)을 형성하여 기판으로부터 분리된 브리지(bridge), 캔티레버(cantilever), 멤브레인(membrane) 등의 구조를 만든 후 이 구조 위에 미소가열기를 형성함으로써 전열 손실을 크게 줄일 수 있다. 이 경우 쉽게 제작이 가능하지만, 식각 피트(etched pit)나 공동에 존재하는 공기를 근본적으로 제거할 수 없기 때문에 전열 손실을 감소시키는 데는 한계가 있다. 그리고 표준 CMOS 공정으로 제작이 불가능하다는 단점이 있다.
표면 미세가공 기술은 상부면에 형성된 희생층을 식각하여 미세 공동을 형성하고, 공동 위에 미소가열기가 존재하게 하는 방법이다. 표준 CMOS 공정으로 제작이 가능하고, 쉽게 미소 공동 어레이를 만들 수 있다는 장점이 있다. 하지만, 아직까지 표면 미세가공 기술을 이용하여 용액에서 온도를 조절할 수 있는 미소전극은 보고된 바 없다.
공동을 가지는 미소전극을 용액에서 사용할 때 공동으로 용액이 들어감으로 인해 미소가열기의 전열 손실이 커지는 문제점이 있다. 따라서, 용액에서 사용될 미소전극의 공동은 밀봉되어 있어야 한다. 이 공동이 진공 하에서 밀봉될 경우 미소가열기의 전열 손실이 매우 작게 된다.
표면 미세가공 기술을 이용하여 실리콘 기판 위에 공동을 갖는 구조를 제작하는 방법에 있어서, 논문 및 특허로써 개시된 기존 기술 현황을 살펴보면 다음과 같다.
먼저, 미국특허공보 제6,023,091호는 실리콘 기판 위에 공동과 미소가열기를 형성한 구조로써, 실리콘 기판은 식각하지 않고 희생층을 증착 및 식각하여 공동을 형성하고 있다. 제조 공정이 간단하지만 공동의 깊이를 크게 할 수 없어 효과적인 단열을 얻을 수 없다는 단점이 있다.
미국특허공보 제5,948,361호는 미소가열기가 형성된 기판(A)을 공동이 형성된 기판(B)과 접합한 후 미소가열기는 남겨 두고 기판(A)을 제거한다. 이 방법은 두 기판을 정렬 접합하기 어려운 문제점을 갖는다.
미국특허공보 제5,907,765호는 실리콘 기판 위에 절연막을 형성하는 단계; 공동으로 사용할 부분의 실리콘 기판을 식각하는 단계; 희생층을 채워 넣는 단계; 가열기 막을 형성하는 단계; 식각 채널을 통해 희생층을 식각하는 단계; 식각 채널을 밀봉하는 단계로 이루어진다. 실리콘 기판을 식각한 후 희생층을 채워 넣는 단계에서 희생층을 두껍게 원하는 형태로 형성하기가 어렵다는 문제점이 있다. 즉, 단열 특성이 좋은 밀봉공동을 얻을 수 없다.
미국특허공보 제5,296,408호는 실리콘 기판을 식각하는 단계; 알루미늄을 채워 넣는 단계; 실리콘 산화막(SiO2)을 증착하는 단계; 열에 의해 알루미늄 확산이 일어나 알루미늄이 있던 자리에 밀봉공동이 생기게 하는 단계로 이루어진다.
논문(Liu, Chang et al., "Sealing of micromachined cavities using chemical vapor deposition methods: characterization and optimization" 8: pp. 135-145 (1999))에는 실리콘 질화막(Si3N4)을 실리콘 표면에 정의하는 단계; 실리콘이 노출된 부분의 표면을 열산화시켜 열산화막(thermal oxide) 희생층을 형성하는 단계; 식각 통로로 이용될 희생층을 형성하는 단계; 실리콘 질화막으로 지지막을 형성하는 단계; 식각 구멍을 형성한 뒤 희생층을 식각하여 공동을 형성하는 단계; 식각 구멍을 진공 하에서 밀봉하는 단계로 이루어진다. 진공 밀봉공동이기 때문에 밀봉공동 위에 미소가열기가 존재할 경우 좋은 단열 특성을 얻을 수 있다. 그러나 밀봉공동의 깊이를 1 내지 2㎛ 이내로 만들 수밖에 없기 때문에 단열 특성을 좋게 하는 데 한계가 있다.
이상의 특허 및 논문에서 보듯이 효과적인 밀봉공동의 형성에 대한 연구는 많이 진행되어 왔으나, 단열 특성을 향상시키기 위해서는 많은 개선의 여지가 남아 있다. 특히, 밀봉공동의 깊이를 깊게 하여 단열 특성이 아주 우수해 질 수 있는 밀봉공동의 개발이 요구된다.
한편, 용액에서 사용하고 미소가열기로 간접적으로 전극을 가열하는 미소전극의 경우, 밀봉공동 외에 미소가열기와 전극 사이의 절연, 배선의 부식, 배선의저항 등에 다음과 같은 문제가 존재한다.
미소가열기에 전압 혹은 전류를 인가하여 생긴 열로 전극을 가열하고 전극에 흐르는 산화환원 전류를 측정할 경우, 미소가열기의 전압 혹은 전류가 전극의 전류에 영향을 미칠 수 있다. 예를 들어, 미소가열기와 전극에 각각 인가된 전압의 차가 1V이고, 미소가열기와 전극 사이의 절연막의 저항이 1GΩ이면, 미소가열기와 전극 사이에는 1nA의 전류가 흐르게 된다. 이 만큼의 전류는 미소전극에서의 산화환원 전류에 영향을 미칠 수 있으므로, 절연막의 절연 특성이 매우 좋아야 한다. 특히, 전극의 온도를 증가시키기 위해 미소가열기에 높은 전압을 인가할 때는 절연막의 절연 특성이 더욱 더 중요시된다.
용액에서 온도를 조절할 수 있는 미소전극에 있어서 또 하나 문제가 될 수 있는 것이 배선의 부식이다. 미소전극이 담겨질 용액은 이온(특히 염소 이온) 농도가 큰 경우가 많은데, 일반적으로 반도체 제조 공정에서 배선으로 사용되는 알루미늄은 이러한 용액에서 쉽게 부식된다. 금속 배선 위에 보호막을 형성하면 부식을 크게 줄일 수는 있지만, 보호막 내부에 핀홀이 많이 존재하는 경우 핀홀을 통한 금속 배선의 부식이 일어나기 쉽다. 금속 배선이 형성된 상태에서 실리콘 산화막 혹은 실리콘 질화막으로 이루어진 보호막은 낮은 온도에서 플라즈마 화학기상증착(PECVD: low pressure chemical vapor deposition)법으로 형성되기 때문에 막의 내부에 핀홀(pinhole)이 많이 존재하게 된다.
미소가열기를 가열하기 위해서는 전압 혹은 전류를 인가하는데, 저항에 걸리는 전압이 달라지거나 전류가 달라지면 전극의 온도가 변하게 된다. 같은 전압을걸었을 때 전극에 상관없이 똑같은 온도 특성을 보이게 하기 위해서는 미소가열기의 저항을 균일하게 해야 할뿐만 아니라 미소가열기를 연결하는 배선의 저항을 미소가열기의 저항에 비해 아주 작게 만들어야 한다. 미소전극 어레이를 만들 경우 필요한 배선의 수가 증가하고 배선이 차지하는 면적이 증가하기 때문에 배선의 선폭을 줄일 필요가 있다. 선폭을 줄이면 배선의 저항이 증가하기 때문에 배선의 저항을 낮게 하기 위해서는 비저항이 작은 금속을 사용해야 한다. 일반적으로 배선으로 많이 사용되는 알루미늄은 비저항이 크고 싼 가격으로 두꺼운 박막을 증착할 수 있으며 쉽게 미세 패턴을 얻을 수 있지만 용액에서 쉽게 부식되는 단점을 갖는다. CMOS 공정에서 배선으로 사용할 수 있는 또 하나의 금속은 백금인데, 백금은 비저항이 상대적으로 크기 때문에 저항을 줄이기 위해서는 백금막을 매우 두껍게 형성해야 한다. 이 경우 비용이 많이 들고 건식 혹은 습식 식각으로 미세 패턴을 형성하기 어렵다. 따라서, 백금을 미소가열기의 배선으로 사용하는 데는 한계가 있다. 금의 경우는 비저항이 작지만, 증착 후 표준 CMOS 공정을 수행할 수 없기 때문에 배선으로 사용하기가 어렵다. 비저항이 작은 은, 구리 등의 금속들도 일반적인 반도체 제조 공정에서 이용하기가 쉽지 않다.
상술한 바와 같이 생체분자의 전기화학적 측정, 생체분자의 미세패턴 형성, 생체분자의 제어 등에 미소전극을 응용하기 위해서는 용액에서 온도 조절이 가능한 미소전극의 제작이 요구된다.
따라서 본 발명은 전력 소모가 적으면서 용액에서 빠른 시간내에 가열 및 냉각될 수 있는 미소전극과 미소전극 어레이의 구조를 제공하기 위한 목적을 갖는다.
상기한 목적을 달성하기 위한 본 발명의 미소전극은 상부에 소정 깊이의 트렌치가 형성된 기판과; 트렌치에 공동이 형성되도록 기판 상에 형성된 지지막과, 공동이 밀봉되도록 지지막 상에 형성된 밀봉막과; 밀봉막 상에 형성되며 열을 발산할 수 있는 저항체로 이루어진 미소가열기와; 미소가열기를 포함하는 전체 구조 상부에 형성된 절연막과; 절연막 상에 형성되며 접촉 구멍을 통해 미소가열기와 연결된 다수의 배선과, 절연막 상에 형성되며 미소가열기에 의해 간접적으로 가열되는 전극과; 전극 및 배선을 포함하는 전체 구조 상부에 형성되며 전극 및 배선의 일부분이 노출되도록 패터닝된 보호막을 포함하여 이루어진 것을 특징으로 한다.
본 발명의 미소전극 어레이는 상부에 소정 깊이의 트렌치가 형성된 기판과; 트렌치에 공동이 형성되도록 기판 상에 형성된 지지막과, 공동이 밀봉되도록 지지막 상에 형성된 밀봉막과; 밀봉막 상에 형성되며 열을 발산할 수 있는 저항체로 이루어진 미소가열기와; 미소가열기를 포함하는 전체 구조 상부에 형성된 절연막과; 절연막 상에 형성되며 접촉 구멍을 통해 미소가열기와 연결된 다수의 배선과, 절연막 상에 형성되며 미소가열기에 의해 간접적으로 가열되는 전극과; 전극 및 배선을 포함하는 전체 구조 상부에 형성되며 전극 및 배선의 일부분이 노출되도록 패터닝된 보호막을 포함하여 이루어진 다수의 미소전극이 어레이 형태로 배열되며, 각각의 미소가열기에 연결된 배선이 인접하는 미소가열기의 배선 및 패드에 각각 접속되거나 각각의 패드에 독립적으로 접속되도록 구성된 것을 특징으로 한다.
상기 지지막은 다결정 실리콘 및 실리콘 질화막 중 어느 하나로 이루어지며, 상기 밀봉막, 절연막 및 보호막은 실리콘 산화막 및 실리콘 질화막 중 어느 하나로 이루어진 것을 특징으로 한다.
상기 절연막은 LPCVD 실리콘 산화막, LPCVD 실리콘 질화막, LPCVD 실리콘 산화막이 적층되어 이루어지며, 상기 보호막은 PECVD 실리콘 산화막, PECVD 실리콘 질화막, PECVD 실리콘 산화막이 적층되어 이루어진 것을 특징으로 한다.
상기 미소가열기는 백금 및 도핑된 다결정 실리콘 중 어느 하나로 이루어지며, 상기 공동의 내부는 진공으로 유지되고, 상기 전극은 백금 및 백금을 포함하는 물질 중 어느 하나로 형성되고, 상기 전극은 IDA 구조로 형성되는 것을 특징으로 한다.
상기 전극의 상부에 금속전극이 형성되며, 상기 금속전극은 IDA 구조로 형성되고, 상기 금속전극의 넓이는 공동의 넓이보다 큰 것을 특징으로 한다.
상기 각 미소전극이 가지는 전극의 수는 하나 이상이며, 다수의 전극 상부에 하나의 금속전극이 형성된 것을 특징으로 한다.
상기 보호막은 전극이 공동의 넓이보다 적게 노출되도록 패터닝되며, 상기 배선은 알루미늄 및 알루미늄을 포함하는 물질 중 어느 하나로 형성되는 것을 특징으로 한다.
또한, 본 발명의 미소전극 제조 방법은 실리콘 기판 상에 열산화 방지막을 형성하는 단계; 열산화 방지막을 패터닝한 후 노출된 부분의 실리콘 기판을 식각하여 다수의 트렌치로 이루어진 트렌치 어레이를 형성하는 단계; 트렌치 어레이에 제1 희생층이 형성되도록 열산화 공정을 진행하는 단계; 열산화 방지막을 제거한 후 제 1 희생층을 포함하는 실리콘 기판 상에 제 2 희생층을 형성하는 단계; 전체 상부면에 지지막을 형성한 후 패터닝하여 제 2 희생층의 양측부가 노출되도록 식각 구멍을 형성하는 단계; 식각 구멍을 통해 제 1 및 제 2 희생층을 제거하여 실리콘 기판에 공동이 형성되도록 하는 단계; 공동이 밀봉되도록 지지막 상에 밀봉막을 형성하는 단계; 동공 상부의 밀봉막 상에 열을 발산할 수 있는 저항체로 이루어진 미소가열기를 형성하는 단계; 전체 상부면에 절연막을 형성한 후 패터닝하여 미소가열기의 소정 부분이 노출되도록 접촉 구멍을 형성하는 단계; 절연막 상에 접촉 구멍을 통해 미소가열기와 연결되는 다수의 배선을 형성하는 단계; 미소가열기 상부의 절연막 상에 전극을 형성하는 단계; 전체 상부면에 보호막을 형성한 후 패터닝하여 배선 및 전극의 소정 부분을 노출시키는 단계를 포함하여 이루어지는 것을 특징으로 한다.
상기 배선과 전극이 동시에 형성되는 것을 특징으로 하며, 상기 열산화 방지막은 실리콘 질화막으로 이루어지고, 상기 제 2 희생층은 저온 실리콘 산화막으로 이루어진 것을 특징으로 한다.
상기 열산화 공정시 각 트렌치 내에 미세 기공부가 형성되도록 하며, 상기 제 1 및 제 2 희생층은 HF 용액 및 무수 HF와 CH3OH의 혼합 기체 중 어느 하나로 제거되는 것을 특징으로 한다.
상기 트렌치 어레이를 형성하는 단계로부터 열산화 속도를 증가시키기 위해트렌치 어레이의 실리콘 기판을 도핑하는 단계를 더 포함하여 이루어진 것을 특징으로 한다.
상기 제 2 희생층을 형성하는 단계로부터 화학기계연마법으로 표면을 평탄화시키는 단계를 더 포함하여 이루어지는 것을 특징으로 한다.
상기 지지막을 형성하는 단계로부터 박막의 응력을 완화시키기 위해 고온 열처리하는 단계를 더 포함하여 이루어지는 것을 특징으로 한다.
상기 전극의 상부에 금속전극을 형성하는 단계를 더 포함하여 이루어진 것을 특징으로 한다.
도 1a 및 도 1b는 본 발명에 따른 미소전극을 설명하기 위한 단면도.
도 2a는 밀봉공동보다 작은 크기의 전극을 가지는 미소전극의 평면도.
도 2b 내지 도 2d는 도 2a를 설명하기 위한 단면도.
도 3a는 미소가열기의 배선과 전극의 종류가 다른 미소전극의 평면도.
도 3b 및 도 3c는 도 3a를 설명하기 위한 단면도.
도 4a는 IDA 구조의 전극을 갖는 미소전극의 평면도.
도 4b는 도 4a를 설명하기 위한 단면도.
도 5a는 하나의 밀봉공동 위에 다수의 전극이 존재하는 미소전극의 평면도.
도 5b는 도 5a를 설명하기 위한 단면도.
도 6a는 밀봉공동보다 큰 크기의 금속전극을 가지는 미소전극의 평면도.
도 6b는 도 6a를 설명하기 위한 단면도.
도 7a는 다수의 밀봉공동 위에 하나의 금속전극이 존재하는 미소전극의 평면도.
도 7b는 도 7a를 설명하기 위한 단면도.
도 8a는 각 미소가열기의 두 개의 배선이 각각 독립적으로 패드에 연결된 구조를 갖는 본 발명에 따른 미소전극 어레이의 평면도.
도 8b는 도 8a를 설명하기 위한 단면도.
도 9a는 미소가열기의 각 배선이 하나의 패드에 연결된 구조를 갖는 본 발명에 따른 미소전극 어레이의 평면도.
도 9b은 두 개의 패드에 모든 미소가열기의 배선이 연결된 구조를 갖는 미소전극 어레이의 평면도.
도 10a 내지 도 10l은 본 발명에 따른 미소전극의 제조 방법을 설명하기 위한 단면도.
도 11은 도 3a 및 도 3b의 구조를 갖는 미소전극 어레이의 평면을 촬영한 전자현미경 사진.
도 12는 도 3a 및 도 3b의 구조를 갖는 미소전극의 단면을 촬영한 전자현미경 사진.
도 13a는 밀봉공동을 갖는 미소전극의 미소가열기의 전력에 따른 전극의 온도 변화를 도시한 그래프도.
도 13b는 밀봉공동이 없는 미소전극의 경우 미소가열기에 인가된 전력에 따른 전극의 온도 변화를 도시한 그래프도.
도 14는 가열 및 냉각 시간에 따른 미소전극의 온도 변화를 도시한 그래프도.
도 15는 가열 및 냉각 시 이웃하는 미소전극의 온도 변화를 도시한 그래프도.
<도면의 주요 부분에 대한 부호의 설명>
101, 201, 301, 401, 501, 601, 701, 801, 1001 : 실리콘 기판
102, 202, 302, 402, 502, 602, 702, 802 : 지지막
103, 203, 303, 403, 503, 603, 703, 803, 901, 905 : 밀봉공동
104, 204, 304, 404, 504, 604, 704, 804 : 밀봉막
105, 205, 305, 405, 505, 605, 705, 805 : 미소가열기
106, 206, 306, 406, 506, 606, 706, 806 : 절연막
107, 207, 307, 407, 507, 607, 707, 807, 902, 906 : 전극
108, 208, 308, 408, 508, 608, 708, 808 : 보호막
109, 316, 613, 709: 금속전극
209, 309, 409, 509, 609 : 식각 구멍
210, 310, 410, 510, 610 : 접촉 구멍
211, 215, 311, 411, 511, 611, 710, 809, 903, 907 : 배선
212, 312, 313, 412, 512, 612, 711, 810, 904, 908 : 패드
1002 : 열산화 방지막 1003 : 식각 방지막
1004 : 감광막 1005 : 트렌치 어레이
1006 : 열산화막 희생층 1007 : 미세기공부
1008 : 실리콘 산화막 1009 : 희생층
1010 : 지지막 1011 : 식각 구멍
1012 : 공동 1013 : 밀봉막
1014 : 밀봉공동 1015 : 미소가열기
1016 : 접촉 구멍 1017 : 절연막
1018 : 배선 1019 : 전극
1020 : 보호막 1021 : 패드
1022 : 금속전극
본 발명의 목적과 여러 가지 장점은 이 기술 분야의 숙련된 사람들에 의해 첨부된 도면을 참조하여 후술되는 바람직한 실시예로부터 더욱 명확하게 될 것이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명한다.
도 1a 및 도 1b는 용액에서 온도 조절이 가능한 본 발명에 따른 미소전극의 단면도이다.
실리콘 기판(101)으로의 열손실을 최소화하기 위한 밀봉공동(103), 밀봉공동(103)을 지지하는 지지막(102), 공동을 밀봉하는 밀봉막(104), 밀봉공동(103) 위에 형성되고 열을 발산할 수 있는 저항체로 이루어진 미소가열기(microheater)(105), 미소가열기(105)와 전극(107)의 전기적 절연을 위한 절연막(106), 절연막(106) 상에 형성된 전극(107), 보호막(108), 전극(107) 상에 형성된 금속전극(109)으로 구성된다.
도 1a는 전극(107)이 용액에 접하는 구조를 갖는 미소전극의 단면도이고, 도 1b는 금속전극(109)이 용액에 접하는 구조를 갖는 미소전극의 단면도로서, 전극(107) 위에 금속전극(109)이 형성된다.
도 2a 내지 도 7b는 도 1의 기본 구조를 가지면서 깊은 밀봉공동, 배선, 패드, 식각 구멍, 접촉 구멍 등을 갖는 미소전극의 단면도 및 평면도이다.
실리콘 기판(201, 301, 401, 501, 601, 701), 단열(thermal isolation)을 위한 밀봉공동(sealed cavity)(203, 303, 403, 503, 603, 703), 밀봉공동(203, 303, 403, 503, 603, 703)을 지지하는 지지막(202, 302, 402, 502, 602, 702), 밀봉공동(203, 303, 403, 503, 603, 703)에 존재하는 희생층의 식각시 식각 용액이 통과하는 식각 구멍(209, 309, 409, 509, 609), 식각 구멍(209, 309, 409, 509, 609)을 밀봉하는 밀봉막(204, 304, 404, 504, 604, 704), 열을 발산할 수 있는 저항체로 이루어진 미소가열기(205, 305, 405, 505, 605, 705), 미소가열기(205, 305, 405, 505, 605, 705)와 전극(207, 307, 407, 507, 607, 707) 사이의 전기적인 절연을 위한 절연막(206, 306, 406, 506, 606, 706), 절연막 위에 형성된 전극(207, 307, 407, 507, 607, 707), 미소가열기(205, 305, 405, 505, 605, 705)와 배선(211, 311, 411, 511, 611, 710)을 연결하기 위한 접촉구멍(210, 310, 410, 510, 610), 미소가열기(205, 305, 405, 505, 605, 705)와 패드(212, 312, 313, 412, 512, 612, 711)를 연결하는 배선(211, 311, 411, 511, 611, 710), 전극(207,307, 407, 507, 607, 707)의 일부분과 배선(211, 311, 411, 511, 611, 710)을 보호하는 보호막(208, 308, 408, 508, 608, 708), 외부 회로와의 연결을 위한 패드(212, 312, 313, 412, 512, 612, 711), 금속전극(613, 709)으로 구성된다.
도 2a 내지 도 5b에는 금속전극이 존재하지 않지만, 도 1b의 경우처럼 전극(107) 위에 금속전극(109)이 존재하는 구조도 가능하다.
도 2a 내지 도 3c, 도 5a 내지 도 7b는 전극(207, 307, 507, 607, 707)이 하나의 평면전극으로 이루어진 구조이고, 도 4a 및 도 4b는 전극(407)이 IDA 구조로 이루어진 예이다.
도 2a 내지 도 3c, 도 5a 내지 도 7b의 경우에도 전극(107, 207, 307, 507, 607, 707)이 IDA 구조로 이루어진다. 도 2a 내지 도 2d에는 배선(211)과 전극(207)이 같은 물질로 형성되었지만, 도 3a 내지 도 3c에는 배선(311)과 전극(307)이 서로 다른 물질로 형성된다. 도 4a 내지 도 7b의 경우도 도 3a 내지 도 3c와 같이 배선(411, 511, 611, 710)과 전극(407, 507, 607, 707)이 서로 다른 물질로 이루어진다.
도 2b 내지 도 2d는 도 2a의 A1 - A2 부분을 절취한 단면을 각각 도시한다.
도 3b 및 도 3c는 도 3a의 B1 - B2 부분을 절취한 단면을 각각 도시한다.
도 4b는 도 4a의 C1 - C2 부분을 절취한 단면을 도시한다.
도 5a 및 도 5b는 하나의 밀봉공동(503) 위에 2개 이상의 전극이 존재하는 경우를 도시한다. 하나의 미소가열기(505)로 다수의 전극(507)을 가열할 때 도 5a의 구조를 갖는 미소전극이 사용될 수 있다. 도 5b는 도 5a의 D1 - D2 부분을 절취한 단면을 도시한다.
도 6a 및 도 6b는 금속전극(613)에 비해서 미소가열기(605)와 밀봉공동(603)의 크기가 작은 경우이다. 국부적으로 금속전극(613)을 가열할 때 금속전극(613) 표면에서 생기는 변화 혹은 용액에서 일어나는 변화를 알아보는 데 도 6a의 구조를 갖는 미소전극이 사용된다. 도 6b는 도 6a의 E1 - E2 부분을 절취한 단면을 도시한다.
도 7a 및 도 7b는 금속전극(709)에 비해서 미소가열기(705)와 밀봉공동(703)이 작고 다수의 미소가열기(705)와 밀봉공동(703)이 존재하는 경우이다. 국부적으로 금속전극(709)을 여러 부분에서 서로 다른 온도로 가열할 때 금속전극(709) 표면에서 생기는 변화 혹은 용액에서 일어나는 변화를 알아보는 데 사용될 수 있다. 도 7b는 도 7a의 F1 - F2 부분을 절취한 단면을 도시한다.
전극(107, 207, 307, 407, 507, 607, 707)을 가열하기 위해서는 미소가열기(105, 205, 305, 405, 505, 605, 705)에 전압을 인가하거나 전류를 흘리게 되고, 이때, 주울 가열에 의해 생긴 열은 상부의 전극(107, 207, 307, 407, 507, 607, 707)을 가열할 뿐만 아니라 하부의 지지막(102, 202, 302, 402, 502, 602, 702), 밀봉막(104, 204, 304, 404, 504, 604, 704), 실리콘 기판(101, 201, 301, 401, 501, 601, 701) 등을 가열한다. 미소가열기(105, 205, 305, 405, 505, 605, 705)와 실리콘 기판(101, 201, 301, 401, 501, 601, 701) 사이에 밀봉공동(103, 203, 303, 403, 503, 603, 703)이 존재함으로써 하부로의 열손실을 크게 줄일 수 있고, 미소가열기(105, 205, 305, 405, 505, 605, 705)에 작은 전압혹은 전류를 인가하더라도 높은 온도로 전극(107, 207, 307, 407, 507, 607, 707)을 가열할 수 있다. 그리고 하부의 열무게(thermal mass)가 감소되므로 전극(107, 207, 307, 407, 507, 607, 707)을 더 빨리 가열하거나 냉각시킬 수 있다. 미소가열기(105, 205, 305, 405, 505, 605, 705)의 크기에 비해서 밀봉공동(103, 203, 303, 403, 503, 603, 703)의 폭이 크거나 밀봉공동(103, 203, 303, 403, 503, 603, 703)의 깊이가 깊을수록 열손실은 줄어든다. 본 발명은 실리콘 트렌치 어레이의 열산화막 희생층을 이용하여 1 내지 100㎛ 정도의 깊은 공동을 형성할 수 있도록 한다. 트렌치의 깊이에 따라 공동의 깊이가 결정되므로 반응성 이온식각(RIE: reactive ion etching) 또는 깊은 반응성 이온식각(deep RIE)에 의해 트렌치의 깊이를 크게 하여 공동의 깊이를 크게 할 수 있다. 바람직하게는 밀봉공동(103, 203, 303, 403, 503, 603, 703)의 내부가 진공이 되도록 할 경우 단열 특성은 더욱 좋아진다.
밀봉공동(103, 203, 303, 403, 503, 603, 703) 위에 존재하는 지지막(102, 202, 302, 402, 502, 602, 702)은 다결정 실리콘(poly silicon)막 또는 실리콘 질화막으로 이루어지는 것이 바람직하다. 미소가열기(105, 205, 305, 405, 505, 605, 705)와 지지막(102, 202, 302, 402, 502, 602, 702) 사이에 존재하는 밀봉막(104, 204, 304, 404, 504, 604, 704)은 지지막(102, 202, 302, 402, 502, 602, 702)에 존재하는 구멍을 밀봉하는 역할뿐만 아니라, 미소가열기(105, 205, 305, 405, 505, 605, 705)를 지지막(102, 202, 302, 402, 502, 602, 702)으로부터 절연하는 역할도 한다. 이 밀봉막(104, 204, 304, 404, 504, 604, 704)은 실리콘 산화막 혹은 실리콘 질화막이 단층 혹은 적층으로 이루어진 것이 보다 바람직하다.
저항체로 이루어진 미소가열기(105, 205, 305, 405, 505, 605, 705)는 CMOS 공정으로 제작이 가능하게 하기 위해 백금 혹은 도핑된 다결정 실리콘을 사용하는 것이 바람직하다.
미소가열기(105, 205, 305, 405, 505, 605, 705)를 통해 흐르는 전류가 전극(107, 207, 307, 407, 507, 607, 707)을 통해 흐르는 전류에 영향을 주는 것을 최소화하기 위하여 전기적 절연막(106, 206, 306, 406, 506, 606, 706)이 필요하다. 실리콘 산화막과 실리콘 질화막이 2층 이상으로 적층되어 있을 때 전기적 절연성은 훨씬 좋아진다. 전기적 절연막(106, 206, 306, 406, 506, 606, 706)은 실리콘 산화막 혹은 실리콘 질화막으로부터 선택된 어느 하나 이상이 단층 이상으로 이루어지는 것이 바람직하고, 저압 화학기상증착(LPCVD) 실리콘 산화막, LPCVD 실리콘 질화막, LPCVD 실리콘 산화막의 세층으로 이루어지는 것이 보다 바람직하다.
용액에서는 보호막(208, 308, 408, 508, 608, 708)의 핀홀을 통한 배선(211, 311, 411, 511, 611, 710)의 부식이 문제가 된다. 도 2c 및 도 2d의 구조에서 배선(213, 215)이 알루미늄으로 이루어질 경우 c와 e 방향으로 보호막(208)의 핀홀을 통해 알루미늄이 부식되고, 온도가 올라가면 부식은 더 심하게 일어난다. 보호막(208)으로 실리콘 산화막 혹은 실리콘 질화막이 2층 이상으로 적층되어 있을 때 핀홀을 통한 배선(211, 311, 411, 511, 611, 710)의 부식은 크게 감소한다. 배선(211, 311, 411, 511, 611, 710)의 부식을 최소화하기 위해 보호막(208, 308, 408, 508, 608, 708)은 실리콘 산화막 혹은 실리콘 질화막으로부터 선택된 어느 하나 이상이 단층 이상으로 이루어지는 것이 바람직하고, 플라즈마화학기상증착(PECVD) 실리콘 산화막, PECVD 실리콘 질화막, PECVD 실리콘 산화막의 세 층으로 이루어지는 것이 보다 바람직하다.
미소가열기(205, 305, 405, 505, 605, 705)는 배선(211, 311, 411, 511, 611, 710)에 연결된다. 이 경우 전체 저항은 미소가열기(205, 305, 405, 505, 605, 705)의 저항과 배선(211, 311, 411, 511, 611, 710)의 저항에 의해 결정된다. 배선(211, 311, 411, 511, 611, 710)의 길이에 상관없이 일정한 저항을 가지기 위해서는 배선(211, 311, 411, 511, 611, 710)의 저항이 미소가열기(205, 305, 405, 505, 605, 705)의 저항보다 훨씬 작아야 한다. 미소가열기(205, 305, 405, 505, 605, 705)의 저항을 크게 하여 상대적으로 배선(211, 311, 411, 511, 611, 710)의 저항을 작게 할 수 있지만, 미소가열기(205, 305, 405, 505, 605, 705)의 저항이 크면 인가되는 전압이 높아야 하는 문제점이 있다. 따라서, 배선(211, 311, 411, 511, 611, 710)의 저항을 매우 작게 할 필요가 있다. 알루미늄은 비저항이 작고 쉬운 방법으로 미세 패턴을 얻을 수 있다. 그러므로 CMOS 공정에 사용할 수 있는 백금, 알루미늄 중에서 알루미늄을 이용하여 배선(211, 311, 411, 511, 611, 710)을 형성하는 것이 바람직하다. 알루미늄을 사용할 때 문제가 되는 알루미늄의 부식은 상술한 바와 같이 실리콘 산화막 혹은 실리콘 질화막을 2층 이상으로 적층하여 형성한 보호막(208, 308, 408, 508, 608, 708)에 의해 최소화될 수 있다.
알루미늄을 배선(211, 311, 411, 511, 611, 710)으로 사용할 경우 도 2c와 같이 전극(213)과 배선(215)을 동시에 형성한 뒤 금 혹은 백금으로 금속전극(214)을 형성하거나, 도 2d와 같이 전극(217, 219)과 배선(218, 220)을 알루미늄과 백금의 두 층으로 형성하여 금 혹은 백금의 미소전극을 얻을 수 있다. 하지만, 도 2c의 a 부분과 b 방향의 핀홀과 도 2d의 d 방향의 금속 박막의 핀홀을 통해 알루미늄의 부식이 일어난다. 게다가, 전극의 온도를 높일 경우 핀홀을 통한 알루미늄의 부식은 급격히 증가한다. 따라서, 도 3b에 도시된 바와 같이 전극(307) 부분은 배선(311)과는 독립적으로 알루미늄이 포함되지 않은 백금으로 형성하여 전극(307)의 부식을 최소화하는 것이 바람직하다.
표준 CMOS 공정에서 전극(107, 207, 307, 407, 507, 607, 707)으로 사용될 수 있는 금속은 백금, 알루미늄 등 몇 가지로 제한된다. 일반적으로 용액에서 사용되는 금속은 부식에 강한 귀금속(백금, 금, 이리듐 등)이지만, 백금을 제외하고는 표준 CMOS 공정으로 제조가 불가능하다. 따라서, 금으로 된 전극(107, 207, 307, 407, 507, 607, 707)을 만들려고 할 때는 표준 CMOS 공정으로 전극을 만든 뒤 최후 공정으로 리프트-오프(lift-off) 공정을 실시하여 금으로 이루어진 금속전극을 형성하는 것이 바람직하다.
백금으로 된 전극(107, 207, 307, 407, 507, 607, 707)이 형성되었다 하더라도 공정 중에 백금 표면에 보호막(108, 208, 308, 408, 508, 608, 708)이 입혀졌다 식각되므로 백금 표면에는 이물질이 존재하게 된다. 이물질은 백금의 전기화학적 특성을 크게 변화시킬 수 있으므로 순수한 백금으로만 이루어진 표면을 얻기 위해서는 도 3c에 도시된 바와 같이 백금 전극(314) 위에 리프트-오프 방법으로 백금 금속전극(316)을 형성하는 것이 바람직하다.
도 1a에 도시된 미소전극의 기본 구조를 가지는 본 발명의 미소전극 어레이는 실리콘 기판(101)에 도 1a의 미소전극이 2개 이상 존재하는 것이다. 또한, 도 2a 내지 도 7b의 미소전극의 구조를 가지는 본 발명의 미소전극 어레이는 실리콘 기판(201, 301, 401, 501, 601, 701)에 도 2a 내지 도 7b의 미소전극이 2개 이상 존재하는 것이다.
도 8a 내지 도 9b는 도 2a에 도시된 미소전극 4개로 이루어진 미소전극 어레이의 간략한 단면도와 평면도이다. 도 8b는 도 8a의 G1 - G2 부분을 절취한 단면을 도시한다.
실리콘 기판(801), 밀봉공동(803, 901, 905), 지지막(802), 밀봉막(804), 미소가열기(805), 전기적 절연막(806), 전극(807, 902, 906), 보호막(808), 배선(809, 903, 907), 패드(810, 904, 908)를 포함한다. 도 8a 및 도 8b는 각 미소가열기(805)의 두 개의 배선(809)이 각각 독립적으로 패드(810)에 연결된 것을 나타낸 것이고, 도 9a는 두 개 이상의 미소가열기에서 각 미소가열기의 두 개의 배선(903) 중 하나가 하나의 패드(904)에 연결된 것을 나타낸 것이며, 도 9b는 두 개 이상의 미소가열기에서 두 개의 패드(908)만으로 모든 미소가열기의 배선(907)이 연결된 것을 나타낸 것이다. 전극의 수가 늘어남에 따라 미소가열기의 배선(809, 903, 907)의 수도 늘어나게 되기 때문에 가능하면 배선(809)의 수를 줄여야 한다. 배선(809)의 개수를 줄이기 위해서는 도 9a와 도 9b의 구조로 미소전극 어레이를 제작하는 것이 바람직하다. 도 2a의 미소전극뿐만 아니라 도 3a 내지 도 7b의 모든 미소전극이 도 8a 내지 도 9b에 도시된 형태의 미소전극 어레이로 나타낼 수 있다. 그리고 도 1b처럼 금속전극(109)이 존재하는 미소전극 어레이도 모든경우에서 나타낼 수 있다.
도 10a 내지 도 10l은 여러 가지 형태의 미소전극 및 미소전극 어레이 중 도 3a에 도시된 미소전극의 제조 공정을 설명하기 위한 단면도이다.
전체 공정은 8 장의 패턴 마스크를 이용하며, 실리콘 웨이퍼를 기판으로 이용한다. 열산화 방지막(1002)을 형성하는 단계; 실리콘 기판(1001) 표면에 실리콘 트렌치 어레이(1005)를 형성하는 단계; 실리콘 트렌치 어레이(1005)를 열산화시켜 희생층(sacrificial layer)(1006)을 형성하는 단계; 열산화 방지막(1002)을 제거하는 단계; 식각 통로를 형성하기 위해 실리콘 기판(1001)과 상기 희생층(1006) 위에 실리콘 산화막으로 희생층(1009)을 형성하는 단계; 희생층 전면에 다결정 실리콘 지지막(1010)을 증착하고 식각 구멍(1011)을 형성하는 단계; 식각 구멍(1011)을 통해 두가지 희생층을 제거하여 공동(1012)을 형성하는 단계; 식각 구멍(1011) 위에 밀봉막(1013)을 증착시켜 공동(1012)을 밀봉하는 단계; 미소가열기(1015)를 형성하는 단계; 전기적 절연막(1017)을 형성하는 단계; 미소가열기를 배선과 연결하기 위한 접촉 구멍(1016)을 형성하는 단계; 배선(1018), 전극(1019) 그리고 패드(1021)를 형성하는 단계; 전극(1019), 패드(1021), 배선(1018) 및 절연막(1017) 위에 보호막(1020)을 형성하는 단계; 보호막(1020)의 일부분을 식각하여 전극(1019)과 패드(1021)의 일부분을 노출시키는 단계; 전극(1019) 위에 금속전극(1022)을 형성하는 단계로 진행된다.
도 10a를 참조하면, 실리콘 기판(1001) 상에 실리콘 질화막(1002) 및 실리콘 산화막(1003)을 순차적으로 형성한 후 실리콘 산화막(1003) 상에감광막(photoresist)(1004)을 도포하고 첫 번째 마스크를 이용하여 노광한 다음 패터닝하여 다수의 실리콘 트렌치 어레이가 형성될 부분을 정의한다. 결정 방향이 <100>인 p형의 5 인치 실리콘 기판(1001)이 표준 세정과정을 거쳐 기본 기판으로 사용된다. 실리콘 산화막(1003)은 열산화 방지막으로 이용되는 실리콘 질화막(1002)의 식각을 방지하는 역할을 하며, 저압 화학기상증착(LPCVD: low pressure chemical vapor deposition)이나 플라즈마 화학기상증착(PECVD: plasma enhanced chemical vapor deposition)으로 성장된다.
도 10b를 참조하면, 노출된 부분의 실리콘 산화막(1003)과 실리콘 질화막(1002)을 순차적으로 건식 식각한 후 감광막(1004)을 제거한다. 반응성 이온식각(reactive ion etching) 또는 딥(deep) RIE 방법으로 노출된 실리콘 기판(1001)을 1 내지 100㎛ 깊이로 건식 식각하여 실리콘 트렌치 어레이(1005) 구조를 형성한다. 그리고 900℃의 전기로(furnace)에서 30분 동안 POCl3을 확산시켜 실리콘 기판(1001)을 n+로 도핑(doping)시킨다. 이때, 실리콘 열산화로 생성된 트렌치 열산화막(1006) 사이에 미세 기공부(1007)가 형성되도록(도 10c 참조) 트렌치 선폭부인 x:y의 치수 비율을 0.45:>0.55가 되도록 한다. 또한, 실리콘 기판(1001)의 도핑에 의해 실리콘 트렌치 어레이(1005)의 열산화 속도가 더욱 빨라지고(도 10c 참조), P를 함유한 트렌치 열산화막(1006)을 HF 식각으로 용이하게 제거할 수 있도록 한다(도 10f 참조).
도 10c를 참조하면, 6:1 BHF 용액에서 실리콘 산화막(1003)과 식각찌꺼기(etch residue)를 습식 식각(wet etching)으로 제거한다. 900 내지 1000℃ 및 O2또는 H2/O2분위기의 전기로에서 실리콘 질화막(1002)을 산화 마스크로 이용한 열산화 공정을 진행하여 미세 실리콘 트렌치 어레이(1005)에 P가 함유된 트렌치 열산화막 희생층(1006)이 형성되도록 하여 1 내지 1000㎛ 크기의 한 면 치수 또는 직경을 가지는 밀봉공동(1014)이 형성될 영역을 정의한다. 이때, 트렌치 열산화막 희생층(1006) 내에 0.1 내지 0.3㎛의 폭을 갖는 다수의 미세 기공부(1007)가 동시에 형성된다. 미세 기공부(1007)는 트렌치 열산화막 희생층(1006) 제거시(도 10f 참조) 습식 식각 용액 또는 기상 식각 기체가 잘 침투될 수 있게 하는 미세 모세관(micro capillary) 역할을 한다.
도 10d를 참조하면, H3PO4용액으로 실리콘 질화막(1002)을 제거한 다음 저압 화학기상증착(LPCVD)법으로 0.1 내지 2㎛ 두께의 저온 실리콘 산화막(low temperature oxide SiO2)(1008)을 증착한다.
도 10e를 참조하면, 저온 실리콘 산화막(1008)을 식각 통로로 활용할 희생층(1009) 영역을 정의하기 위해, 감광막을 도포하고 두번째 마스크를 이용하여 노광한 후 패터닝하여 식각 통로 부위를 정의한다. 6:1 BHF 용액에서 저온 실리콘 산화막(1008)을 습식 식각하여 실리콘 트렌치 희생층(1006) 영역 가장자리에서 바깥쪽으로 분기된 저온 실리콘 산화막 희생층(1009)을 형성한다. 이 공정을 수행하기 전에 표면의 거칠기를 줄이기 위해 화학기계연마(chemical mechanical polishing)법으로 저온 실리콘 산화막(1008)의 표면을 0.1 내지 1.0㎛ 두께로 연마하여 평탄화시키는 것이 바람직하다. 감광막을 제거한 후 세정하고 저압 화학기상증착(LPCVD)법으로 전체 상부면에 다결정 실리콘(polysilicon)을 0.4 내지 2.0㎛ 두께로 증착하여 지지막(1010)을 형성한다. 1000℃의 온도 및 N2분위기의 전기로에서 2시간동안 후열처리(post-annealing)하여 다결정 실리콘 지지막(1010)에 인가되는 압축 응력을 완화시킨다.
도 10f를 참조하면, 트렌치 열산화막 희생층(1006)과 저온 실리콘 산화막 희생층(1009)의 제거시 습식 식각 용액 또는 기상 식각 기체가 유입되도록 하기 위한 식각 구멍(1011)을 형성하기 위하여 감광막을 도포하고 세번째 마스크를 이용하여 노광한 후 패터닝하여 식각 구멍(1011) 부위를 정의한다. 다결정 실리콘 지지막(1010)을 건식 식각하여 다수의 식각 구멍(1011)을 형성한다. 감광막을 제거한 후 습식 식각 또는 기상 식각을 수행하여 트렌치 열산화막 희생층(1006)과 저온 실리콘 산화막 희생층(1009)을 제거한다. 지름이 200㎛, 깊이 5㎛인 식각 구멍(1011)이 4개인 미세 구조체의 경우 진한 HF(concentrated hydrofluoric acid) 용액에 30분 내지 10시간 담그어 공동(1012)이 형성될 영역 내의 P를 함유한 트렌치 열산화막 희생층(1006)과 저온 실리콘 산화막 희생층(1009)을 급속 식각한 후 2:1 BHF 용액에 1시간 이상 침적하여 식각 반응시 생성될 수 있는 식각 찌꺼기(etch residue)를 제거한다. 이때 트렌치 열산화막 희생층(1006) 사이에 형성된 미세 기공부(1007)에 의한 모세관력(capillary force)에 의해 식각용액이 트렌치 열산화막 희생층(1006)의 하부까지 용이하게 침투된다. 한편, 기상 식각 시에는 가스위상식각(GPE:gas phase etching) 장비에 실리콘 웨이퍼를 장입하고 기판 온도를 22 내지 35℃, 반응로의 압력을 10 내지 100Torr 범위로 조절한 후 무수 HF(anhydrous HF)와 CH3OH 공정 기체를 흘려 기상에서의 HF 식각 반응에 의해 트렌치 열산화막 희생층(1006)과 저온 실리콘 산화막 희생층(1009)이 제거되도록 한다. 실리콘 산화막 희생층(1009)의 식각을 위해 상술한 기상 식각과 습식 식각의 2가지 방법을 조합하면 더욱 양호한 식각 결과를 얻을 수 있다. 미세 기공부(1007)의 폭을 넓히거나 식각 구멍(1011)의 크기를 크게 하거나 식각 구멍(1011)의 갯수를 증가시키면 식각 시간을 단축시킬 수 있다. 이와 같이 트렌치 열산화막 희생층(1006)과 저온 실리콘 산화막 희생층(1009)을 제거하므로써 실리콘 기판(1001)에 다결정 실리콘 지지막(1010)이 상부에 존재하는 대기압 공동(air cavity)(1012)이 형성된다.
도 10g를 참조하면, 450℃의 진공로 또는 N2분위기의 전기로에서 30분 이상 가열하여 표면에 잔류된 수분을 제거한 후 다결정 실리콘 지지막(1010)을 건식 식각하여 두께를 0.2 내지 1.0㎛로 줄인다. 저압 화학기상증착(LPCVD) 또는 플라즈마 화학기상증착(PECVD)법으로 실리콘 산화막 또는 실리콘 질화막 등의 절연체로 구성된 밀봉막(1013)을 단층 또는 적층 및 4000 내지 40000Å 두께로 증착한다. 이때, 밀봉막(1013) 증착 공정이 진공 분위기에서 이루어지므로 대기압 공동(1012) 내부의 공기가 배출되어지면서 식각 구멍(1011)이 밀봉되어 진공 밀봉공동(1014)이 형성된다.
도 10h를 참조하면, 저압 화학기상증착(LPCVD)법으로 0.2 내지 0.6㎛ 두께의 다결정 실리콘막(1015)을 증착한 후 다결정 실리콘막(1015)의 저항을 줄이기 위해 850 내지 900℃의 전기로(furnace)에서 30분 동안 POCl3을 확산시켜 다결정 실리콘을 n+로 도핑(doping)시킨다. 감광막을 도포하고 네번째 마스크를 이용하여 노광한 후 패터닝하여 식각 부위를 정의한다. 다결정 실리콘막(1015)을 건식 식각하여 단일체로 이루어진 미소가열기(1015)를 형성한 후 감광막을 제거한다.
도 10i를 참조하면, 저압 화학기상증착(LPCVD) 또는 플라즈마 화학기상증착(PECVD)법으로 실리콘 산화막 또는 실리콘 질화막 등의 절연체로 구성된 전기적 절연막(1017)을 단층 또는 적층 및 4000 내지 40000Å 두께로 증착한다. 전열 특성을 극대화하기 위해서 전기적 절연막(1017)은 LPCVD 실리콘 산화막, LPCVD 실리콘 질화막, LPCVD 실리콘 산화막의 세 층으로 형성한다. 전기적 절연막(1017) 상에 감광막을 도포하고 다섯번째 마스크를 이용하여 노광한 후 패터닝하여 배선과 미소가열기(1015)의 접촉을 위한 접촉 구멍(1016) 부위를 정의한다. 절연막(1017)을 건식 혹은 습식 식각하여 접촉 구멍(1016)을 형성한 뒤 감광막을 제거한다.
도 10j를 참조하면, 스퍼터(sputter)법으로 750 내지 2500Å 두께의 TiW과, 8000 내지 15000Å 두께의 Al을 순차적으로 적층한다. 감광막을 도포하고 여섯 번째 마스크를 이용하여 노광한 후 패터닝하여 배선(1018) 부위를 정의한다. TiW/Al을 건식 식각하여 배선(1018)을 형성한 뒤 감광막을 제거한다. 스퍼터법으로 300내지 2500Å 두께의 TiW과, 1000 내지 5000Å 두께의 Pt을 순차적으로 적층한다. 감광막을 도포하고 일곱 번째 마스크를 이용하여 노광한 후 패터닝하여 전극(1019) 부위를 정의한다. 이때, 배선(1018)도 다시 정의된다. TiW/Pt을 건식 혹은 습식 식각하여 전극(1019)을 형성한 뒤 감광막을 제거한다.
도 10k를 참조하면, 플라즈마 화학기상증착(PECVD)법으로 실리콘 산화막 또는 실리콘 질화막 등의 절연체로 이루어진 보호막(1020)을 단층 또는 적층 및 0.5 내지 5㎛ 두께로 증착한다. 이때, Al 배선(1018)의 부식을 최소화하기 위해서 보호막(1020)을 PECVD 실리콘 산화막, PECVD 실리콘 질화막, PECVD 실리콘 산화막의 세층으로 형성하는 것이 바람직하다. 감광막을 도포하고 여덟 번째 마스크를 이용하여 노광한 후 패터닝하여 전극(1019)의 노출 부위와 패드(1021) 부위를 정의한다. 보호막(1020)을 건식 혹은 습식 식각하여 전극(1019)과 패드(1021)를 노출시킨 뒤 감광막을 제거한다.
도 10l를 참조하면, 감광막을 도포하고 여덟 번째 마스크를 이용하여 노광한 후 패터닝하여 금속전극(1022) 부위를 정의한다. 감광막이 있는 상태에서 전자-빔(e-beam)법으로 노출된 전극(1019) 및 배선(1018) 상에 Au을 1000 내지 3000Å 두께로 증착한다. 아세톤에 담그어 감광막을 제거하여 전극(1019) 및 배선(1018) 상에 Au로 이루어진 금속전극(1022)만 남도록 한다.
도 11은 200㎛ 크기의 직경을 갖는 원형의 밀봉공동과, 120㎛ 크기의 직경을 갖는 원형 전극을 가지는 도 3a 및 도 3b에 도시된 구조의 미소전극 어레이를 상술한 공정으로 제작한 후 평면을 촬영한 전자현미경 사진이다.
상술한 공정에서 화학기계연마와 금속전극의 형성은 생략하였다. 노출된 원형 전극의 직경은 100㎛이고, 각 미소전극의 식각구멍은 4개이며, 4개의 미소전극으로 구성된 미소전극 어레이가 도시된다.
도 12는 도 11의 미소전극의 단면을 촬영한 전자현미경 사진으로, 실리콘 기판의 하부에 5㎛의 깊이를 갖는 밀봉 공동이 균일한 두께로 양호하게 형성되었음을 보여준다.
도 13a 및 도 13b는 상술한 공정으로 제작된 미소전극을 0.5 M KNO3수용액에서 가열할 때 미소가열기의 전력에 따른 전극의 온도 변화를 도시한다. 도 13a는 밀봉공동이 존재할 때의 결과이고, 도 13b는 밀봉공동이 존재하지 않을 때의 결과이다. 밀봉공동이 존재하는 경우 가열 특성은 대략 2.2 ℃/㎽이고, 밀봉공동이 존재하지 않는 경우 가열 특성은 0.11 ℃/㎽이다. 밀봉공동의 존재로 인해 가열 특성이 20배 정도 좋아짐을 알 수 있다. 그리고 밀봉공동이 있을 경우 적은 전력을 소모하면서 쉽게 100 ℃까지 가열할 수 있지만, 밀봉공동이 없는 경우에는 미소가열기에 가할 수 있는 전력의 한계 때문에 오랫동안 20 ℃ 이상 가열 상태를 유지하기 어렵다.
도 14는 0.5 KNO3수용액에서 20 ℃에서 95 ℃로 가열한 후 95 ℃에서 20 ℃로 냉각할 때의 온도 변화를 도시한다. 가열과 냉각 시 모두 0.2 초 내에 105%에서 95% 사이에 도달함을 알 수 있다. 즉, 밀봉공동을 사용함에 의해 미소가열기 주위의 열무게를 줄임으로써 빠른 가열과 냉각을 이룰 수 있음을 알 수 있다.
도 15는 도 11의 구조에서 하나의 미소전극을 가열하고 냉각할 때 이웃하는 미소전극의 온도 변화를 도시한다. 0.5 KNO3수용액에서 미소전극을 20 ℃에서 95 ℃로 가열한 후 95 ℃에서 20 ℃로 냉각할 경우 가열 시에는 23 ℃ 이내에서 변하고 냉각 시에는 원래의 온도로 돌아옴을 알 수 있다. 즉, 두 전극의 중심이 300 ㎛ 밖에 떨어져 있지 않지만 하나의 전극이 가열되더라도 이웃하고 있는 전극의 온도에는 크게 영향을 미치지 않음을 알 수 있다. 따라서, 상술한 구조를 가지는 미소전극을 사용하여 미소전극 어레이를 형성할 경우 이웃하는 전극에 온도 영향을 크게 미치지 않으면서 각 전극의 온도를 독립적으로 조절할 수 있게 된다.
도 11에 도시된 미소전극 어레이를 상온의 3 M KCl 수용액에 10일동안 보관하여도 부식이 일어나는 것을 확인할 수 없었다. 따라서, 상술한 구조를 가지는 미소전극은 전해질 용액에서 부식에 강한 특성을 보임을 알 수 있다.
이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함으로 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니다.
이상 설명한 바와 같이 본 발명에 의하면, 실리콘 기판 상에 밀봉공동을 형성함으로써 미소가열기와 실리콘 기판 사이의 단열이 우수하고, 용액에서전력(power) 소모가 적으며 빠른 시간 내에 가열 및 냉각될 수 있는 미소전극 및 미소전극 어레이를 제작할 수 있다.
또한, 미소가열기와 전극 사이의 전기적 절연이 우수하고, 부식이 없이 오랫동안 사용할 수 있으며, 온도 특성이 배선의 길이에 크게 영향을 받지 않는 미소전극 및 미소전극 어레이를 제작할 수 있다.
본 발명의 미소전극 및 미소전극 어레이는 모든 전기화학적 측정용 전극으로 사용될 수 있을 뿐만 아니라 전기화학적 측정법을 이용한 화학 센서 및 바이오 센서, DNA 칩, 단백질 칩, 전자 혀, 미소반응기 등에 응용될 수 있다.

Claims (18)

  1. 상부에 소정 깊이의 트렌치가 형성된 기판;
    상기 트렌치에 공동이 형성되도록 상기 기판 상에 형성된 지지막;
    상기 공동이 밀봉되도록 상기 지지막 상에 형성된 밀봉막;
    상기 밀봉막 상에 형성되며, 열을 발산할 수 있는 저항체로 이루어진 미소가열기;
    상기 미소가열기를 포함하는 전체 구조 상부에 형성된 절연막;
    상기 절연막 상에 형성되고 패터닝되되, 상기 절연막에 형성된 접촉 구멍을 통해 상기 미소가열기와 연결된 다수의 배선과 상기 미소가열기에 의해 간접적으로 가열될 수 있도록 소정 영역에 형성된 전극; 및
    상기 전극 및 배선을 포함하는 전체 구조 상부에 형성되며 상기 전극 및 배선의 일부분이 노출되도록 패터닝된 보호막을 포함하여 이루어진 것을 특징으로 하는 미소전극.
  2. 제 1 항에 있어서,
    상기 미소가열기는 백금 및 도핑된 다결정 실리콘 중 어느 하나로 이루어진 것을 특징으로 하는 미소전극.
  3. 제 1 항에 있어서,
    상기 공동의 내부는 진공으로 유지되는 것을 특징으로 하는 미소전극.
  4. 제 1 항에 있어서,
    상기 전극은 백금 및 백금을 포함하는 물질 중 어느 하나로 형성된 것을 특징으로 하는 미소전극.
  5. 제 1 항에 있어서,
    상기 전극은 IDA 구조로 형성된 것을 특징으로 하는 미소전극.
  6. 제 1 항에 있어서,
    상기 전극의 상부에 금속전극이 형성된 것을 특징으로 하는 미소전극.
  7. 제 6 항에 있어서,
    상기 금속전극은 IDA 구조로 형성된 것을 특징으로 하는 미소전극.
  8. 제 6 항에 있어서,
    상기 금속전극의 넓이는 상기 공동의 넓이보다 큰 것을 특징으로 하는 미소전극.
  9. 제 1 항에 있어서,
    상기 각 미소전극이 가지는 전극의 수는 하나 이상인 것을 특징으로 하는 미소전극.
  10. 제 9 항에 있어서,
    상기 다수의 전극 상부에 하나의 금속전극이 형성된 것을 특징으로 하는 미소전극.
  11. 제 1 항에 있어서,
    상기 보호막은 상기 전극이 상기 공동의 넓이보다 적게 노출되도록 패터닝되는 것을 특징으로 하는 미소전극.
  12. 제 1 항에 있어서,
    상기 배선은 알루미늄 및 알루미늄을 포함하는 물질 중 어느 하나로 형성된 것을 특징으로 하는 미소전극.
  13. 다수의 제 1 항 내지 제 12 항 중 어느 하나의 항의 미소전극이 어레이 형태로 배열되며, 각각의 미소가열기에 연결된 배선이 인접하는 미소가열기의 배선 및 패드에 각각 접속되거나 각각의 패드에 독립적으로 접속되도록 구성된 것을 특징으로 하는 미소전극 어레이.
  14. 실리콘 기판 상에 열산화 방지막을 형성하는 단계;
    상기 열산화 방지막을 패터닝한 후 노출된 부분의 실리콘 기판을 식각하여 다수의 트렌치로 이루어진 트렌치 어레이를 형성하는 단계;
    상기 트렌치 어레이에 제 1 희생층이 형성되도록 열산화 공정을 진행하는 단계;
    상기 열산화 방지막을 제거한 후 상기 제 1 희생층을 포함하는 상기 실리콘 기판 상에 제 2 희생층을 형성하는 단계;
    전체 상부면에 지지막을 형성한 후 패터닝하여 상기 제 2 희생층의 양측부가노출되도록 식각 구멍을 형성하는 단계;
    상기 식각 구멍을 통해 상기 제 1 및 제 2 희생층을 제거하여 상기 실리콘 기판에 공동이 형성되도록 하는 단계;
    상기 공동이 밀봉되도록 상기 지지막 상에 밀봉막을 형성하는 단계;
    상기 동공 상부의 밀봉막 상에 열을 발산할 수 있는 저항체로 이루어진 미소가열기를 형성하는 단계;
    전체 상부면에 절연막을 형성한 후 패터닝하여 상기 미소가열기의 소정 부분이 노출되도록 접촉 구멍을 형성하는 단계;
    상기 절연막 상에 상기 접촉 구멍을 통해 상기 미소가열기와 연결되는 다수의 배선을 형성하는 단계;
    상기 미소가열기 상부의 상기 절연막 상에 전극을 형성하는 단계;
    전체 상부면에 보호막을 형성한 후 패터닝하여 상기 배선 및 전극의 소정 부분을 노출시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 미소전극 제조 방법.
  15. 제 14 항에 있어서,
    상기 배선과 전극이 동시에 형성되도록 하는 것을 특징으로 하는 미소전극 제조 방법.
  16. 삭제
  17. 제 14 항에 있어서,
    상기 열산화 공정시 상기 각 트렌치 내에 미세 기공부가 형성되도록 하는 것을 특징으로 하는 미소전극 제조 방법.
  18. 제 14 항에 있어서,
    상기 배선 및 전극의 소정 부분을 노출시킨 다음 상기 전극의 상부에 금속전극을 형성하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 미소전극 제조 방법.
KR10-2001-0056159A 2001-09-12 2001-09-12 미소전극, 미소전극 어레이 및 미소전극 제조 방법 KR100449069B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0056159A KR100449069B1 (ko) 2001-09-12 2001-09-12 미소전극, 미소전극 어레이 및 미소전극 제조 방법
US10/020,774 US6896780B2 (en) 2001-09-12 2001-12-11 Microelectrode, microelectrode array and method for manufacturing the microelectrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0056159A KR100449069B1 (ko) 2001-09-12 2001-09-12 미소전극, 미소전극 어레이 및 미소전극 제조 방법

Publications (2)

Publication Number Publication Date
KR20030023145A KR20030023145A (ko) 2003-03-19
KR100449069B1 true KR100449069B1 (ko) 2004-09-18

Family

ID=19714201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0056159A KR100449069B1 (ko) 2001-09-12 2001-09-12 미소전극, 미소전극 어레이 및 미소전극 제조 방법

Country Status (2)

Country Link
US (1) US6896780B2 (ko)
KR (1) KR100449069B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230014524A (ko) 2021-07-21 2023-01-30 주식회사 테람스 미소전극 어레이 칩을 이용한 건강상태 진단 또는 예측을 위한 정보 제공 방법
KR20230016386A (ko) 2021-07-26 2023-02-02 주식회사 테람스 촉매층이 형성된 미소전극 어레이 칩을 이용한 건강상태 진단 또는 예측을 위한 정보 제공 방법

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10318115A1 (de) 2003-04-22 2004-11-11 Robert Bosch Gmbh Potentiometrische Sensoreinrichtung
US7112433B2 (en) * 2003-04-24 2006-09-26 Hewlett-Packard Development Company, L.P. Electrical analysis of biological membranes
US7227433B2 (en) * 2004-03-31 2007-06-05 Intel Corporation Electro mechanical device having a sealed cavity
KR100644807B1 (ko) * 2004-12-10 2006-11-14 한국전자통신연구원 플라스틱 기판을 이용한 미소 가열기 및 그의 제조 방법
US20060160371A1 (en) * 2005-01-18 2006-07-20 Metz Matthew V Inhibiting growth under high dielectric constant films
US8124033B2 (en) * 2006-02-17 2012-02-28 Agency, Science, Technology and Research Apparatus for regulating the temperature of a biological and/or chemical sample and method of using the same
TWI275416B (en) * 2006-04-11 2007-03-11 Touch Micro System Tech Micro sample heating apparatus and method of making the same
KR100889564B1 (ko) * 2006-12-04 2009-03-23 한국전자통신연구원 바이오 센서 및 그 제조 방법
KR100812996B1 (ko) * 2006-12-07 2008-03-13 한국전자통신연구원 마이크로 가스 센서 및 그 제조방법
KR101338350B1 (ko) * 2007-07-16 2013-12-31 삼성전자주식회사 마이크로 히터를 이용한 나노 구조 또는 다결정 실리콘형성 방법, 이에 따라 형성된 나노 구조 또는 다결정실리콘 및 이들을 이용하는 전자 장치
KR101318291B1 (ko) * 2007-07-16 2013-10-16 삼성전자주식회사 마이크로 히터 유닛, 마이크로 히터 어레이, 그 제조 방법및 이를 이용한 전자 장치
US20090263870A1 (en) * 2007-09-10 2009-10-22 Agency For Science, Technology And Research System and method for amplifying a nucleic acid molecule
KR101318292B1 (ko) * 2007-11-30 2013-10-18 삼성전자주식회사 마이크로 히터, 마이크로 히터 어레이, 그 제조 방법 및이를 이용한 전자 장치
KR101434365B1 (ko) * 2008-01-22 2014-09-25 삼성디스플레이 주식회사 유기 발광 소자의 제조방법
KR20090095314A (ko) * 2008-03-05 2009-09-09 삼성전자주식회사 비정질막의 결정화 방법 및 이를 적용한 박막 태양전지 및박막 태양 전지의 제조 방법
KR20090102031A (ko) * 2008-03-25 2009-09-30 삼성전자주식회사 마이크로 히터 어레이, 이를 이용한 pn 접합 형성방법,및 마이크로 히터 어레이 및 pn 접합을 포함하는 pn접합 소자
KR20090122083A (ko) * 2008-05-23 2009-11-26 삼성전자주식회사 마이크로 히터, 마이크로 히터 어레이, 그 제조 방법 및이를 이용한 전자 장치
KR20090128006A (ko) * 2008-06-10 2009-12-15 삼성전자주식회사 마이크로 히터, 마이크로 히터 어레이, 그 제조 방법 및이를 이용한 패턴 형성 방법
WO2010023569A1 (en) 2008-08-25 2010-03-04 Nxp B.V. Reducing capacitive charging in electronic devices
US9709560B2 (en) * 2008-09-29 2017-07-18 Intel Corporation Biosensors and biosensing incorporating RF and microwave radiation
KR20100086735A (ko) * 2009-01-23 2010-08-02 삼성전자주식회사 실리콘 막 형성 방법, pn 접합 형성 방법 및 이를 이용하여 형성된 pn 접합
CN103489751A (zh) * 2013-09-12 2014-01-01 厦门大学 基于电化学双极性行为提高微电极阵列电极密度的方法和电极构型
DE102014202825B4 (de) 2014-02-17 2023-06-07 Robert Bosch Gmbh Mikromechanisches Bauteil mit hermetischer Durchkontaktierung und Verfahren zur Herstellung eines mikromechanischen Bauteils mit einer hermetischen Durchkontaktierung
KR102344486B1 (ko) 2015-03-19 2021-12-29 한국전자통신연구원 신경 신호 측정용 신경전극 및 이의 제조 방법
CN107782767B (zh) * 2016-08-26 2022-01-07 深迪半导体(绍兴)有限公司 一种气体传感器加热盘及加工方法
WO2018187377A1 (en) * 2017-04-03 2018-10-11 Board Of Trustees Of The University Of Arkansas Selective resistive sintering - a new additive manufacturing method
TWI661568B (zh) * 2017-10-05 2019-06-01 國立清華大學 感測裝置及生物檢測方法
CN113195040A (zh) * 2018-08-10 2021-07-30 科尼库公司 堆叠式集成平台架构
CN109473359B (zh) * 2018-12-29 2024-04-19 南京汉工激光科技有限公司 桥式热膜结构微加热器及制备方法与电子鼻阵列
CN110314279A (zh) * 2019-07-09 2019-10-11 深圳先进技术研究院 一种微电极及其制备方法和神经假体
GB202003649D0 (en) * 2020-03-13 2020-04-29 Imperial College Innovations Ltd Cleanroom-free integrated trimdol silicon transducer for genetic detection of pathogens
JP2022051121A (ja) * 2020-09-18 2022-03-31 ローム株式会社 風計測システム
US11537002B1 (en) * 2021-06-15 2022-12-27 Sharp Kabushiki Kaisha Full color reflective display including a phase change material

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849486A (en) 1993-11-01 1998-12-15 Nanogen, Inc. Methods for hybridization analysis utilizing electrically controlled hybridization
US5605662A (en) 1993-11-01 1997-02-25 Nanogen, Inc. Active programmable electronic devices for molecular biological analysis and diagnostics
US6017696A (en) 1993-11-01 2000-01-25 Nanogen, Inc. Methods for electronic stringency control for molecular biological analysis and diagnostics
US5296408A (en) 1992-12-24 1994-03-22 International Business Machines Corporation Fabrication method for vacuum microelectronic devices
FR2736205B1 (fr) 1995-06-30 1997-09-19 Motorola Semiconducteurs Dispositif detecteur a semiconducteur et son procede de formation
US6023091A (en) 1995-11-30 2000-02-08 Motorola, Inc. Semiconductor heater and method for making
US6136212A (en) 1996-08-12 2000-10-24 The Regents Of The University Of Michigan Polymer-based micromachining for microfluidic devices
US5948361A (en) 1996-08-27 1999-09-07 Motorola, Inc. Chemical sensor and method of making same
US6093302A (en) 1998-01-05 2000-07-25 Combimatrix Corporation Electrochemical solid phase synthesis
JP3855483B2 (ja) * 1998-08-25 2006-12-13 株式会社デンソー 積層型空燃比センサ素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230014524A (ko) 2021-07-21 2023-01-30 주식회사 테람스 미소전극 어레이 칩을 이용한 건강상태 진단 또는 예측을 위한 정보 제공 방법
KR20230016386A (ko) 2021-07-26 2023-02-02 주식회사 테람스 촉매층이 형성된 미소전극 어레이 칩을 이용한 건강상태 진단 또는 예측을 위한 정보 제공 방법

Also Published As

Publication number Publication date
US6896780B2 (en) 2005-05-24
KR20030023145A (ko) 2003-03-19
US20030047450A1 (en) 2003-03-13

Similar Documents

Publication Publication Date Title
KR100449069B1 (ko) 미소전극, 미소전극 어레이 및 미소전극 제조 방법
US7018848B2 (en) Electrochemical test device and related methods
US10119955B2 (en) High-resolution molecular sensor
US7861575B2 (en) Micro gas sensor and manufacturing method thereof
US20090194415A1 (en) Pair of measuring electrodes, biosensor comprising a pair of measuring electrodes of this type, and production process
US9580305B2 (en) Single silicon wafer micromachined thermal conduction sensor
JP2009156572A (ja) イオンチャンネルタンパク質バイオセンサー
EP1304952A2 (en) Implantable analyte sensor
EP1267705A2 (en) Implantable analyte sensor
CN114014257A (zh) 一种硅基mems气体传感器芯片的制备方法及应用
US8999127B2 (en) Biological sensor measuring electrochemical and/or electrical and diamond electrode and electronic integrated circuit
US20030085124A1 (en) 2D/3D chemical sensors and methods of fabricating and operating the same
US11562907B2 (en) Nanostructure featuring nano-topography with optimized electrical and biochemical properties
CN115144443A (zh) 气体传感器及其制作方法
WO2005040783A1 (en) Novel sensor configuration
KR100236718B1 (ko) 금속 막 기판에 소자를 제조하는 방법
US5549870A (en) Self-supporting thin-film filament detector, process for its manufacture and its application to gas detection and gas chromatography
KR101763515B1 (ko) 그래핀/실리콘 바이오 센서를 이용한 dna 검출 장치 및 그 방법
US7547381B2 (en) Sensor array integrated electrochemical chip, method of forming same, and electrode coating
KR20120126977A (ko) 탄소나노튜브 기반 3전극 시스템, 그 제조방법 및 이를 이용한 전기화학 바이오센서
JP2007298325A (ja) 電極チップ及びその製造方法
KR100773025B1 (ko) 반도체식 가스센서, 그 구동방법 및 제조방법
Zhu et al. Fabrication of a novel oxygen sensor with CMOS compatible processes
CN116087282A (zh) 一种mems气体传感器
KR100489297B1 (ko) 씨브이디 디엘씨 박막을 이용한 오리피스형 가스 센서 및그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110831

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee