KR100447645B1 - A Plasma Display Panel - Google Patents

A Plasma Display Panel Download PDF

Info

Publication number
KR100447645B1
KR100447645B1 KR10-2001-0069012A KR20010069012A KR100447645B1 KR 100447645 B1 KR100447645 B1 KR 100447645B1 KR 20010069012 A KR20010069012 A KR 20010069012A KR 100447645 B1 KR100447645 B1 KR 100447645B1
Authority
KR
South Korea
Prior art keywords
electrode
oxide
black layer
bus electrode
black
Prior art date
Application number
KR10-2001-0069012A
Other languages
Korean (ko)
Other versions
KR20030038867A (en
Inventor
김상태
최태완
강석동
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0069012A priority Critical patent/KR100447645B1/en
Priority to US10/286,918 priority patent/US6838828B2/en
Priority to AT02257631T priority patent/ATE352859T1/en
Priority to CN2006100068546A priority patent/CN1819105B/en
Priority to CNB021502358A priority patent/CN1291438C/en
Priority to ES02257631T priority patent/ES2279854T3/en
Priority to CN2006101424853A priority patent/CN1953127B/en
Priority to DE60217794T priority patent/DE60217794T2/en
Priority to JP2002321548A priority patent/JP2003151450A/en
Priority to EP06024786A priority patent/EP1763054B1/en
Priority to EP02257631A priority patent/EP1308982B1/en
Priority to DE60232036T priority patent/DE60232036D1/en
Publication of KR20030038867A publication Critical patent/KR20030038867A/en
Priority to US10/751,644 priority patent/US7040946B2/en
Application granted granted Critical
Publication of KR100447645B1 publication Critical patent/KR100447645B1/en
Priority to US11/154,810 priority patent/US7030561B2/en
Priority to JP2005201543A priority patent/JP4519019B2/en
Priority to US11/285,206 priority patent/US7075236B2/en
Priority to US11/439,422 priority patent/US7821206B2/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/44Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/26Address electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36Spacers, barriers, ribs, partitions or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/34Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/44Optical arrangements or shielding arrangements, e.g. filters or lenses
    • H01J2211/444Means for improving contrast or colour purity, e.g. black matrix or light shielding means

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널의 전면 기판에 관한 것으로, 전면기판의 유지전극들은 투명전극과 이 투명전극상에 배치된 버스전극으로 구성되고, 상기 투명전극과 버스전극 사이에는 콘트라스트 향상을 위한 블랙층이 형성되며; 상기 블랙층은 방전셀과 방전셀 사이의 비방전 영역을 지나 인접하는 방전셀의 투명전극과 버스전극 사이까지 연장하여 형성되며; 상기 버스전극이 투명전극 상의 블랙층 위 및 비방전영역 상의 블랙층 위에 형성되는 것을 특징으로 한다.The present invention relates to a front substrate of a plasma display panel, wherein sustain electrodes of the front substrate are composed of a transparent electrode and a bus electrode disposed on the transparent electrode, and a black layer for improving contrast is provided between the transparent electrode and the bus electrode. Formed; The black layer extends through the non-discharge region between the discharge cell and the discharge cell and extends between the transparent electrode and the bus electrode of the adjacent discharge cell; The bus electrode is formed on the black layer on the transparent electrode and on the black layer on the non-discharge region.

따라서, 본 발명에 의하면, 방전영역을 넓게 함으로써 휘도를 향상시킬 수 있다.Therefore, according to the present invention, the luminance can be improved by widening the discharge region.

Description

플라즈마 디스플레이 패널{A Plasma Display Panel}Plasma Display Panel {A Plasma Display Panel}

본 발명은 플라즈마 디스플레이 패널의 전면 기판에 관한 것으로서, 더욱 상세하게는, 플라즈마 디스플레이 패널의 전면 기판을 형성할 때 투명전극 위에 형성되는 버스전극을 비방전 영역 측으로 이동시켜 형성하여 휘도를 향상시키는 것에 관한 것이다.The present invention relates to a front substrate of a plasma display panel, and more particularly, to improve luminance by moving a bus electrode formed on a transparent electrode to a non-discharge area when forming a front substrate of a plasma display panel. .

도 1과 도 2에는 일반적인 플라즈마 디스플레이 패널을 분리한 상태로 나타낸 분해사시도와 결합상태를 보인 단면도가 도시되어 있다.1 and 2 illustrate an exploded perspective view and a cross-sectional view showing a combined state in which a typical plasma display panel is separated.

도시된 바와 같이 플라즈마 디스플레이 패널은 화상이 디스플레이되는 표시면인 전면 기판(10)과 후면 기판(20)이 일정거리를 사이에 두고 평행하게 결합되어 있다.As illustrated, the plasma display panel is coupled in parallel with the front substrate 10 and the rear substrate 20, which are display surfaces on which images are displayed, with a predetermined distance therebetween.

상기 전면 기판(10) 상에는 ITO(Indium Tin Oxide) 물질로 형성된 투명전극(또는 ITO 전극)(11a)과 이 투명전극(11a) 상에 은(Ag)과 같은 금속재질로 제작된 버스전극(11b)이 배열된 복수의 유지전극들(11)이 평행하게 배열되어 있다.The transparent electrode (or ITO electrode) 11a formed of ITO (Indium Tin Oxide) material on the front substrate 10 and the bus electrode 11b made of metal such as silver (Ag) on the transparent electrode 11a A plurality of sustain electrodes 11 are arranged in parallel.

일반적으로 버스전극을 이루는 은(Ag)은 방전에 의한 광은 투과하지 못하고, 외부광에 대해서는 반사를 하는 것으로 알려져 있어 콘트라스트를 나쁘게 하는 문제가 있다. 이러한 문제를 해결하기 위해 상기 투명전극(11a)과 버스전극(11b)사이에는 콘트라스트를 향상시키기 위한 블랙전극층(11c)이 형성된다.In general, silver (Ag) constituting the bus electrode is not known to transmit light due to discharge and reflects to external light, and thus has a problem of poor contrast. To solve this problem, a black electrode layer 11c is formed between the transparent electrode 11a and the bus electrode 11b to improve contrast.

상기 유지전극(11)은 방전전류를 제한하며 전극쌍 간을 절연시켜주는 유전층(12)에 의해 덮혀지며 그 상면에는 방전조건을 용이하게 하기 위하여 산화 마그네슘(MgO)을 증착한 보호층(13)이 형성된다.The sustain electrode 11 is covered by a dielectric layer 12 that limits the discharge current and insulates the electrode pairs, and a protective layer 13 having magnesium oxide (MgO) deposited thereon to facilitate discharge conditions. Is formed.

또 각각의 상기 유지전극(11)의 사이에는 전면 기판(10) 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광 차단의 기능과 전면 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(14)가 도 2 와 같이 배열된다.In addition, between each of the sustain electrodes 11, a function of blocking light to reduce reflection by absorbing external light generated from the outside of the front substrate 10, and to improve the purity and contrast of the front substrate 10. A functioning black matrix 14 is arranged as shown in FIG.

상기 후면 기판(20)은 복수개의 방전공간 즉, 셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(21)이 평행을 유지하며 배열되고 상기 유지전극(11)과 교차되는 부위에서 어드레스 방전을 수행하여 진공자외선을 발생시키게 되는 다수의 어드레스 전극(22)이 상기 격벽(21)에 대해 평행하게 배치된다.The rear substrate 20 has an address discharge at a portion where a plurality of discharge spaces, that is, stripe-type (or well-type) barrier ribs 21 for forming cells are arranged in parallel and intersect with the sustain electrode 11. A plurality of address electrodes 22 are generated in parallel with the partition wall 21 to generate vacuum ultraviolet rays.

또 상기 후면 기판의 상측면은 상기 격벽(21)내에는 화상표시를 위한 가시광선을 방출하는 R.G.B 형광층(23)이 도포되며 상기 어드레스 전극(22)의 상측에는 유전층(24)이 소성에 의해 형성된다.In addition, an upper surface of the rear substrate is coated with an RGB fluorescent layer 23 that emits visible light for displaying an image in the partition 21, and a dielectric layer 24 is formed on the upper side of the address electrode 22 by firing. Is formed.

상기와 같이 구성된 종래 플라즈마 디스플레이 패널에서 전면 기판(10)을 제조하는 공정을 살펴보면 다음과 같다.Looking at the process of manufacturing the front substrate 10 in the conventional plasma display panel configured as described above are as follows.

도 3(a) 내지 (g)는 종래의 플라즈마 디스플레이 패널의 전면 기판 제조공정을 나타내는 도로서, 전면기판(10) 상에 ITO(Indium Tin Oxide) 물질의투명전극(11a)이 형성된 상태에서 블랙전극층을 형성하기 위한 블랙페이스트를 인쇄한 후 약 120℃ 정도로 건조하고(a), 그 위에 버스전극(11b)을 형성하기 위한 은(Ag) 페이스트로 인쇄한 후 건조한다(b). 다음에 포토마스크(30: P/M)를 이용하여 자외선(UV) 노광한 후(c), 현상한 후 약 550℃ 이상의 소성로(도시되지 않음)에서 3시간 여 동안 소성한다(d). 그 후, 유전체 페이스트를 인쇄한 후 건조하고(e), 방전셀과 방전셀 사이의 비방전 영역에 블랙매트릭스(BM)를 패턴 인쇄한 후 건조한 후(f), 유전체층과 블랙매트릭스를 동시 약 550℃ 이상의 소성로(도시되지 않음)에서 다시 3시간 여 동안 소성한다(g).3 (a) to 3 (g) illustrate a process of manufacturing a front substrate of a conventional plasma display panel, wherein the transparent electrode 11a of indium tin oxide (ITO) material is formed on the front substrate 10 in black. The black paste for forming the electrode layer is printed and dried at about 120 ° C. (a), and then printed with silver (Ag) paste for forming the bus electrode 11b thereon and dried (b). Next, after ultraviolet (UV) exposure using a photomask 30 (P / M) (c), after development, the resultant is calcined for about 3 hours in a kiln (not shown) of about 550 ° C. or more (d). Thereafter, the dielectric paste was printed and dried (e), and after the pattern was printed with the black matrix (BM) in the non-discharge region between the discharge cell and the discharge cell (f), the dielectric layer and the black matrix were simultaneously dried at about 550 ° C. In the above kiln (not shown), it is further baked for about 3 hours (g).

종래 플라즈마 표시 패널의 전면기판 제조 시 전극을 형성할 때에는 블랙전극층(11c)과 버스전극(11b) 및 블랙매트릭스가 각각 한번씩 모두 인쇄 및 건조공정을 행하고, 모두 두 번의 소성공정에 의해 완성되므로 제조 공정이 길고 재료비가 많이 드는 문제점이 있었다.When forming electrodes in the manufacturing of the front substrate of the conventional plasma display panel, the black electrode layer 11c, the bus electrode 11b, and the black matrix are all printed and dried once at a time and are all completed by two firing steps. There was a long and costly problem.

일반적으로 휘도 향상을 위해서는 방전셀 내의 버스 전극간 거리를 가능한 한 넓게 하여 방전면적을 확대시키는 것이 휘도 향상에 유리하다. 그러나, 방전셀 내의 버스전극간 거리는 종래 플라즈마 디스플레이 패널의 전면기판 구조는 도 3의 공정에서와 같이 버스전극이 투명전극 내, 투명전극의 비방전영역 측 모서리로부터 약 30㎛ 안쪽으로 형성될 수밖에 없다.In general, in order to improve the luminance, it is advantageous to increase the discharge area by making the distance between the bus electrodes in the discharge cell as wide as possible. However, the distance between the bus electrodes in the discharge cells is such that the front substrate structure of the conventional plasma display panel has a bus electrode formed in the transparent electrode within about 30 μm from the edge of the non-discharge area of the transparent electrode.

만일, 30㎛ 이내의 비방전 영역 측으로 형성되면 버스전극의 은(Ag) 입자가 마이그레이션(Migration)되어 기판(글라스)의 납성분등과 결합하여 버스전극이 변색이 일어나고 이에 따라 패널의 색온도가 저하되고 휘도가 저하된다. 또한, 버스전극의 은(Ag) 입자가 마이그레이션(Migration)되어 절연파괴도 발생되는 경우가 발생한다.If formed on the side of the non-discharge region within 30 μm, silver (Ag) particles of the bus electrode migrate and combine with the lead component of the substrate (glass) to cause discoloration of the bus electrode, thereby decreasing the color temperature of the panel. The brightness is lowered. In addition, silver (Ag) particles of the bus electrode may migrate to cause breakdown.

따라서, 이러한 이유로 버스전극은 투명전극의 비방전영역 측 모서리로부터 30㎛ 이상 안쪽으로 형성되는데, 결과적으로 버스전극의 간격이 줄어들어 방전세기 또한 줄어들게 되어 휘도가 감소하게 된다.Therefore, for this reason, the bus electrode is formed to be 30 µm or more inward from the corner of the non-discharge area of the transparent electrode. As a result, the spacing of the bus electrode is reduced, so that the discharge intensity is also reduced, thereby reducing the luminance.

따라서, 본 발명의 목적은, 제조공정을 단순화할 수 있으면서 휘도도 향상시킬 수 있는 플라즈마 디스플레이 패널을 제공하는 데에 있다.It is therefore an object of the present invention to provide a plasma display panel which can simplify the manufacturing process and also improve the luminance.

도 1은 일반적인 플라즈마 디스플레이 패널을 보이기 위한 분해 사시도.1 is an exploded perspective view for showing a typical plasma display panel.

도 2는 일반적인 플라즈마 디스플레이 패널에서 전면 기판을 보인 단면도.2 is a cross-sectional view illustrating a front substrate in a typical plasma display panel.

도 3(a) 내지 (e)는 종래의 플라즈마 디스플레이 패널의 전면 기판 제조공정을 나타내는 도.3 (a) to 3 (e) illustrate a front substrate manufacturing process of a conventional plasma display panel.

도 4는 본 발명에 따른 플라즈마 디스플레이 패널의 전면 기판을 나타낸 도.4 illustrates a front substrate of a plasma display panel according to the present invention;

도 5(a) 내지 (e)는 본 발명에 따른 플라즈마 디스플레이 패널의 전면 기판 제조공정을 나타내는 도.5 (a) to 5 (e) illustrate a front substrate manufacturing process of the plasma display panel according to the present invention;

도 6은 본 발명에 따른 블랙층의 접촉저항을 측정하는 방법을 나타낸 도.6 is a view showing a method for measuring the contact resistance of the black layer according to the present invention.

도 7a 및 도 7b는 각각 블랙 매트릭스의 핀 홀 현상 및 전극기포 현상을 나타낸 도.7A and 7B are diagrams illustrating pinhole phenomenon and electrode bubble phenomenon of the black matrix, respectively.

도 8(a) 내지 (e)는 버스전극이 비방전 영역에 접한 투명전극 모서리로부터 방전영역 안쪽 또는 비방전영역 쪽으로 이동하는 각각의 경우를 나타낸 도.8 (a) to 8 (e) show respective cases in which the bus electrode moves from the edge of the transparent electrode in contact with the non-discharge region to the inside of the discharge region or toward the non-discharge region;

*** 도면의 주요부분에 대한 부호의 설명 ****** Explanation of symbols for main parts of drawing ***

10,20;전,후면 기판 11;유지전극10,20; front and rear substrate 11; holding electrode

11a;투명전극 11b;버스전극11a; transparent electrode 11b; bus electrode

11c;블랙(전극)층 14;블랙 매트릭스11c; black (electrode) layer 14; black matrix

상기한 목적을 달성하기 위한 본 발명의 기술적 해결 수단은, 일정 간격 두고 배열된 전면기판과 후면기판, 상기 전면기판에 평행하게 배열된 복수의 유지전극들, 상기 후면기판에 상기 유지전극들에 교차하는 방향으로 배열된 복수의 데이터전극들, 및 상기 전면기판과 후면기판 사이의 일정 간격에 배치되어 방전셀을 구획하는 격벽들을 포함하는 플라즈마 표시 패널에 있어서, 상기 전면기판의 유지전극들은 투명전극과 이 투명전극상에 배치된 버스전극으로 구성되고, 상기 투명전극과 버스전극 사이에는 콘트라스트 향상을 위한 블랙층이 형성되며; 상기 블랙층은 방전셀과 방전셀 사이의 비방전 영역을 지나 인접하는 방전셀의 투명전극과 버스전극 사이까지 연장하여 형성되며; 상기 버스전극이 투명전극 상의 블랙층 위 및 비방전영역 상의 블랙층 위에 형성되는 것을 특징으로 한다.Technical solution of the present invention for achieving the above object, the front substrate and the rear substrate arranged at a predetermined interval, a plurality of sustain electrodes arranged in parallel to the front substrate, the back substrate crosses the sustain electrodes 10. A plasma display panel comprising a plurality of data electrodes arranged in a direction and partition walls disposed at predetermined intervals between the front substrate and the rear substrate to partition discharge cells, wherein the sustain electrodes of the front substrate are formed of a transparent electrode. A bus layer disposed on the transparent electrode, and a black layer for contrast enhancement is formed between the transparent electrode and the bus electrode; The black layer extends through the non-discharge region between the discharge cell and the discharge cell and extends between the transparent electrode and the bus electrode of the adjacent discharge cell; The bus electrode is formed on the black layer on the transparent electrode and on the black layer on the non-discharge region.

또한, 상기 버스전극의 폭을 ℓ이라 할 때, 비방전 영역상의 블랙층에 접하는 버스전극의 폭이 1/8ℓ∼5/8ℓ인 것이 바람직하다.Further, when the width of the bus electrode is L, it is preferable that the width of the bus electrode in contact with the black layer on the non-discharge area is 1/8 L to 5/8 L.

상기 투명전극과 버스전극 사이에 형성된 블랙층은 0.1∼5㎛의 두께로 형성되며, 450℃ 이상의 고연화점 프릿 글라스를 포함하는 것이 바람직하다.The black layer formed between the transparent electrode and the bus electrode is formed to a thickness of 0.1 ~ 5㎛, preferably comprises a high softening point frit glass of 450 ℃ or more.

상기 블랙층은 블랙 파우더로서 코발트(Co)계 산화물, 크롬(Cr)계 산화물, 망간(Mn)계 산화물, 구리(Cu)계 산화물, 철(Fe)계 산화물, 카본(C)계 산화물 중 적어도 하나를 포함하며, 프릿 글라스로서 PbO-B2O3-Bi2O3,ZnO-SiO2-Al2O3및 PbO-B2O3-CaO-SiO2중 적어도 하나를 포함하는 것이 바람직하다.The black layer is a black powder and includes at least one of cobalt (Co) oxide, chromium (Cr) oxide, manganese (Mn) oxide, copper (Cu) oxide, iron (Fe) oxide, and carbon (C) oxide. It is preferable to include at least one of PbO-B 2 O 3 -Bi 2 O 3, ZnO-SiO 2 -Al 2 O 3, and PbO-B 2 O 3 -CaO-SiO 2 as a frit glass. .

또한, 블랙층을 형성하기 위한 블랙 페이스트는 프릿 글라스의 함량을 5∼30중량% 포함하는 것이 좋다.In addition, the black paste for forming the black layer preferably contains 5 to 30% by weight of the frit glass.

이하에서는 상기의 목적을 달성하는 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention for achieving the above object will be described in detail.

설명의 편의를 위해 종래와 동일한 부분, 부재에 대해서는 종래와 동일한 부호를 부여하여 설명한다.For convenience of description, the same parts and members as in the prior art will be described with the same reference numerals as in the prior art.

본 발명자는 도 3에 나타낸 종래의 전면기판을 제조하는 단계들의 수를 줄이기 위해, 도 4에 나타낸 바와 같이 블랙층(11c)을 방전셀과 방전셀 사이의 비방전 영역을 완전히 덮도록 인접 방전셀의 투명전극(11a)과 버스전극(11b) 사이 연장시켜 형성하는 구조를 제안하였다.In order to reduce the number of steps for fabricating the conventional front substrate shown in FIG. 3, the inventors of the adjacent discharge cells completely cover the non-discharge region between the discharge cells and the discharge cells as shown in FIG. A structure which extends between the transparent electrode 11a and the bus electrode 11b is proposed.

도 5(a) 내지 5(e)는 도 4에 나타낸 본 발명에 따른 플라즈마 디스플레이 패널의 전면기판을 제조하는 공정을 나타낸 것으로, 전면기판(10) 상에 ITO(Indium Tin Oxide) 물질의 투명전극(11a)이 형성된 상태에서 블랙층(11c)을 형성하기 위한 블랙 페이스트를 인쇄하고 약 120℃ 정도로 건조한 후 제1포토마스크(30: P/M)를 이용하여 도 4에 개시된 바와 같은 블랙층 형성 부분을 노광하고(a), 그 위에 버스전극(11b)을 형성하기 위한 은(Ag) 페이스트를 인쇄한 후 건조한다(b). 다음에 제2포토마스크(30': P/M)를 이용하여 버스전극 형성 부분을 자외선(UV) 노광한 후(c), 현상한 후 약 550℃ 이상의 소성로(도시되지 않음)에서 다시 3시간 여 동안 소성한다(d). 그 후, 유전체 페이스트를 인쇄 및 건조한 후 소성한다(e).5 (a) to 5 (e) illustrate a process of manufacturing the front substrate of the plasma display panel according to the present invention shown in FIG. 4, wherein the transparent electrode of indium tin oxide (ITO) material on the front substrate 10 After printing the black paste for forming the black layer 11c in the state in which the 11a is formed, and drying it to about 120 ° C., the black layer is formed as shown in FIG. 4 using the first photomask 30 (P / M). The part is exposed (a), and a silver (Ag) paste for forming the bus electrode 11b is printed thereon and dried (b). Next, the bus electrode forming part was exposed to ultraviolet (UV) light using a second photomask 30 '(P / M) (c), and then developed for 3 hours in a firing furnace (not shown) of about 550 ° C. or more. Firing for a while (d). Thereafter, the dielectric paste is printed and dried and then fired (e).

도 4 및 5(a) 내지 5(e)에 나타낸 바와 같이, 본 발명에 따르면 별도의 블랙 매트릭스를 형성하지 않고 버스전극(11b)의 하부에 개재된 블랙층(11c)을 비방전 영역을 덮도록 형성함으로써 제조 공정를 단순화할 수 있어 제조비용을 절감하는 것이 가능하다.As shown in Figs. 4 and 5 (a) to 5 (e), according to the present invention, the black layer 11c interposed under the bus electrode 11b is formed to cover the non-discharge region without forming a separate black matrix. By forming, the manufacturing process can be simplified and the manufacturing cost can be reduced.

이상과 같이 본 발명에 따른 구조에서 블랙 파우더로서 도전성 산화루테늄(RuO2)을 사용하여 블랙층(11c)를 형성하는 경우 인접 셀간 단락 현상이 발생하게 된다.As described above, when the black layer 11c is formed using conductive ruthenium oxide (RuO 2 ) as the black powder, a short circuit phenomenon occurs between adjacent cells.

따라서, 본 발명자는 블랙 파우더로서 도전성 산화루테늄(RuO2) 대신에 비도전성인 코발트(Co)계 산화물, 크롬(Cr)계 산화물, 망간(Mn)계 산화물, 구리(Cu)계 산화물, 철(Fe)계 산화물, 카본(C)계 산화물 중 코발트계 산화물(CoO2)을 선택하여블랙층에 포함시켜 그 두께를 변화시켜 가면서 다수의 실험을 수행 결과 아래의 표 1에 나타낸 바와 같은 결과를 얻었다. 본 실험은 동일한 공정 조건 및 동일한 프릿 글라스를 적용하였다.Accordingly, the inventors have found that the black powder is a non-conductive cobalt (Co) oxide, chromium (Cr) oxide, manganese (Mn) oxide, copper (Cu) oxide, iron (Fe) instead of conductive ruthenium oxide (RuO 2 ). Cobalt-based oxide (CoO 2 ) of the (C) -based oxide and carbon (C) -based oxide was selected and included in the black layer, and the number of experiments were performed while varying the thickness, and the results are shown in Table 1 below. This experiment applied the same process conditions and the same frit glass.

프릿 글라스함량(중량%)Frit glass content (% by weight) 막 두께(㎛)Film thickness (㎛) 접촉저항(㏀)(ITO/BUS전극)Contact resistance (ITO / BUS electrode) 초기 방전전압(V)Initial discharge voltage (V) 접착력Adhesion 55 0.10.1 44 181181 1010 0.30.3 66 180180 1515 1.21.2 66 182182 2020 2.52.5 88 182182 2525 4.14.1 99 182182 3030 5.05.0 1010 185185 3535 5.85.8 2020 261261 4040 6.16.1 2727 267267 4545 6.16.1 2828 267267 5050 3.63.6 2828 268268

상기 표 1에서, 프릿 글라스 함량은 블랙층 페이스트에 함유되는 양을 말하며, 페이스트내의 프릿 글라스 함량에 따라 블랙층의 두께가 조절된다.In Table 1, the frit glass content refers to the amount contained in the black layer paste, and the thickness of the black layer is adjusted according to the frit glass content in the paste.

표 1의 접촉저항을 측정방법은 도 6에 나타낸 바와 같이 블랙층(40)을 5㎝ 길이 정사각형으로 형성한 후, 그 위에 약 3㎝ 폭의 사각형 은(Ag) 전극(41)을 형성한다. 다음에, 투명전극(42: ITO)을 은 전극으로부터 블랙층을 지나 연장되도록 인출한다. 이 때, 은 전극(41) 상의 지점 1과 블랙층(40)의 지점 2 사이의 저항을 측정한다.In the method for measuring contact resistance of Table 1, as shown in FIG. 6, the black layer 40 is formed into a 5 cm long square, and then a rectangular silver (Ag) electrode 41 having a width of about 3 cm is formed thereon. Next, the transparent electrode 42 ITO is drawn out from the silver electrode to extend beyond the black layer. At this time, the resistance between the point 1 on the silver electrode 41 and the point 2 of the black layer 40 is measured.

표 1에 나타낸 바와 같이, 블랙 페이스트 내에 함유된 프릿 글라스의 양을 5∼30중량%로 조절한 결과 블랙층의 두께가 0.1∼5㎛가 되고, 이 때 접촉저항이 4∼10㏀을 나타내고 초기 방전전압도 181∼185V를 나타냈다. 반면에, 블랙 페이스트 내에 함유된 프릿 글라스의 양을 35중량% 이상으로 조절한 결과 블랙층의 두께가 5.8㎛ 이상이고, 이 때 접촉저항이 매우 높은 20㏀을 나타내고 초기 방전전압도 261V를 나타냈다.As shown in Table 1, when the amount of frit glass contained in the black paste was adjusted to 5 to 30% by weight, the black layer had a thickness of 0.1 to 5 µm, at which time the contact resistance was 4 to 10 kPa. The discharge voltage was also 181 to 185V. On the other hand, when the amount of frit glass contained in the black paste was adjusted to 35% by weight or more, the thickness of the black layer was 5.8 µm or more, and the contact resistance was very high at 20 kV and the initial discharge voltage was 261V.

결과적으로, 코발트계 산화물 블랙 파우더를 포함하는 블랙층은 5.0㎛ 이하일 경우 접촉저항이 10㏀ 이하로서 양호한 전도성을 나타내기 때문에 버스전극(11b)과 투명전극 사이의 개재되어 버스전극(11b)이 역할을 수행할 수 있도록 하며, 5㎛를 넘는 경우 급격히 접촉저항이 높아져 버스전극(Ag 전극: 11b)이 충분한 역할을 할 수 없다.As a result, the black layer including the cobalt oxide black powder exhibits good conductivity with a contact resistance of 10 kΩ or less when the thickness is 5.0 μm or less, and thus the bus electrode 11b is interposed between the bus electrode 11b and the transparent electrode. In the case of more than 5 μm, the contact resistance rapidly increases, and thus the bus electrode 11b may not play a sufficient role.

더구나, 값비싼 산화루테늄을 사용하지 않고 값싼 코발트(Co)계 산화물, 크롬(Cr)계 산화물, 망간(Mn)계 산화물, 구리(Cu)계 산화물, 철(Fe)계 산화물, 카본(C)계 산화물 중 적어도 하나를 사용함으로써 제조비용을 줄일 수 있다.Moreover, inexpensive cobalt (Co) oxide, chromium (Cr) oxide, manganese (Mn) oxide, copper (Cu) oxide, iron (Fe) oxide, carbon (C) without using expensive ruthenium oxide By using at least one of the oxides, the manufacturing cost can be reduced.

종래의 블랙전극층(11c)에 함유되는 성분으로는 도전성 블랙 파우더인 산화루테늄 이외에, 블랙전극층의 접착력을 제공하기 위해 약 425℃ 정도의 연화점을 갖는 PbO-B2O3-SiO23상계 프릿 글라스가 함유된다. 본 발명자는 블랙층의 두께를 5㎛ 이하로 얇게 하면서 425℃ 정도의 연화점을 갖는 PbO-B2O3-SiO23상계 프릿 글라스를 적용한 결과, 접착력이 약해져 도 7a에 나타낸 바와 같이 블랙 매트릭스(14)에서는 핀 홀(Pin Hole)이 다수 발생하고, 도 7b에 나타낸 바와 같이 버스 전극과 투명전극 사이의 블랙층에서는 기포가 발생되었다.As a component contained in the conventional black electrode layer 11c, in addition to ruthenium oxide, which is a conductive black powder, PbO-B 2 O 3 -SiO 2 three-phase frit glass having a softening point of about 425 ° C. to provide adhesion of the black electrode layer. Is contained. The present inventors applied a PbO-B 2 O 3 -SiO 2 three-phase frit glass having a softening point of about 425 ° C. while reducing the thickness of the black layer to 5 μm or less. In 14), a plurality of pin holes are generated, and bubbles are generated in the black layer between the bus electrode and the transparent electrode as shown in FIG. 7B.

따라서, 본 발명자는 이러한 문제를 해결하기 위해, 함유되는 프릿 글라스의 연화점에 따른 접착력, 핀 홀 발생유무, 전극기포 발생 유무를 확인하는 실험을 수행한 결과 표 2에 나타낸 바와 같다. 약 450℃ 이상의 연화점을 갖는 프릿 글라스로서는 주로 PbO-B2O3-Bi2O3또는 ZnO-SiO2-Al2O33상계, PbO-B2O3-CaO-SiO24상계 프릿 글라스 중 하나 또는 2 이상을 혼합하여 사용하였다.Therefore, in order to solve this problem, the present inventors have performed experiments to determine adhesion strength, pin hole generation, and electrode bubble generation according to the softening point of the frit glass to be contained, as shown in Table 2 below. As frit glass having a softening point of about 450 ° C. or more, mainly fructose glass of PbO-B 2 O 3 -Bi 2 O 3 or ZnO-SiO 2 -Al 2 O 3 three-phase, PbO-B 2 O 3 -CaO-SiO 2 four-phase frit glass One or two or more of them were mixed and used.

표 2에서는 접착력은 ◎(강), ○(보통), △(약함)으로 표시하였으며, 핀 홀 및 전극기포 발생 정도는 ◎(많음), ○(보통), ×△(적음)으로 표시하였다.In Table 2, adhesive strength was indicated as ◎ (strong), ○ (usually), △ (weak), and pinhole and electrode bubble generation degree was indicated as ◎ (high), ○ (normal), and × △ (low).

프릿 글라스 연화점Fritted glass softening store 접착력Adhesion 핀 홀Pinhole 전극 기포Electrode bubble 400 ℃400 ℃ 415 ℃415 ℃ 430 ℃430 ℃ 450 ℃450 ℃ 480 ℃480 ℃ ×× ×× 510 ℃510 ℃ ×× ×× 550 ℃550 ℃ ×× ×× 580 ℃580 ℃ ×× ××

표 2에 나타낸 바와 같이, 450℃ 이상의 고연화점 프릿 글라스를 사용하면 접착력이 양호해지고, 그 결과 핀 홀이나 전극 기포의 발생도 현저히 감소하는 것으로 나타났다.As shown in Table 2, the use of a high softening point frit glass of 450 ° C. or higher provided good adhesion, and as a result, the occurrence of pinholes and electrode bubbles was also significantly reduced.

본 발명자는 상술한 바와 같이 블랙층을 비방전영역을 완전히 덮도록 연장한 구조를 기반으로 버스전극(11b)은 비방전영역의 블랙층 상에 걸쳐지도록 이동시켜 휘도를 향상시키는 새로운 구조를 제안하였다. 즉, 도 8(a) 내지 8(f)에 나타낸 바와 같이 버스전극을 이동시켰을 때에 효율(lm/W), 소비전력(W), 휘도(cd/㎡)의 변화를 확인하는 실험을 수행한 결과 아래 표 3에 나타낸 같다.As described above, the inventors proposed a new structure in which the bus electrode 11b is moved over the black layer of the non-discharge region to improve the luminance based on the structure in which the black layer extends to completely cover the non-discharge region. That is, as shown in Figs. 8A to 8F, experiments were conducted to confirm changes in efficiency (lm / W), power consumption (W), and brightness (cd / m 2) when the bus electrodes were moved. The results are shown in Table 3 below.

도 8a는 종래의 구조이고, 8b는 종래에 실제 적용할 수는 없는 이상적인 경우의 구조이고, 도 8c 내지 8f는 본 발명에 따른 버스전극 구조를 나타내는 것이다.8A is a conventional structure, 8B is an ideal case structure that cannot be actually applied in the prior art, and FIGS. 8C to 8F show a bus electrode structure according to the present invention.

버스전극 위치Bus electrode position 효율(lm/W)Efficiency (lm / W) 소비전력(W)Power Consumption (W) 휘도(cd/㎡)Luminance (cd / ㎡) 종래Conventional 0.910.91 2.302.30 128128 00 1.021.02 2.302.30 149149 1/8ℓ1 / 8ℓ 1.021.02 2.502.50 155155 2/8ℓ2 / 8ℓ 1.051.05 2.502.50 160160 3/8ℓ3 / 8ℓ 1.071.07 2.602.60 170170 4/8ℓ4 / 8ℓ 1.051.05 2.802.80 180180 5/8ℓ5 / 8ℓ 1.031.03 2.402.40 185185 6/8ℓ6 / 8ℓ 0.800.80 3.803.80 200200 7/8ℓ7 / 8ℓ 0.400.40 10.010.0 230230

상술한 표 3에 나타낸 바와 같이, 방전 셀 내의 버스전극 간 거리가 커지면서 소비전력은 증가하나 휘도는 향상되는 것으로 나타났다. 다만, 1/8ℓ 이하인 경우는 휘도 향상 효과가 다소 적고, 버스전극의 6/8ℓ 이상 비방전 영역 쪽으로 벗어나면 휘도는 증가하나 소비전력(유지전압 x 방전전류)이 지나치게 높아져 불리하기 때문에 1/8ℓ∼5/8ℓ이 바람직하다.As shown in Table 3, as the distance between the bus electrodes in the discharge cell increases, the power consumption increases, but the luminance is improved. However, in the case of 1/8 L or less, the effect of improving the brightness is somewhat less. If the deviation is more than 6/8 L of the bus electrode toward the non-discharge area, the luminance increases, but the power consumption (holding voltage x discharge current) becomes excessively high. 5/8 L is preferred.

이와 같이 버스전극(11b)을 비방전 영역 쪽으로 이동시키는 구조는 종래의 블랙층과 같은 구조에서 적용하는 것이 곤란하며, 도 4에 나타낸 바와 같이 블랙층(11c)을 방전셀과 방전셀 사이의 비방전 영역을 완전히 덮도록 인접 방전셀의 투명전극(11a)과 버스전극(11b) 사이 연장시켜 형성하여 비방전영역 상에도 블랙층을 동일 높이로 형성하는 구조에 적용할 수 있다.As described above, it is difficult to apply the structure in which the bus electrode 11b is moved toward the non-discharge area, in the same structure as the conventional black layer, and as shown in FIG. Is formed by extending between the transparent electrode 11a and the bus electrode 11b of the adjacent discharge cell so as to completely cover the gap, so that the black layer is formed at the same height even in the non-discharge area.

이상에서 상세히 설명한 바와 같이 본 발명에 의하면, 블랙층의 구조를 개선하므로써 제조공정을 단순화할 수 있어 제조비용도 절감할 수 있을 뿐만 아니라 버스전극의 구조를 개선하여 휘도도 향상시킬 수 있다.As described in detail above, according to the present invention, the manufacturing process can be simplified by improving the structure of the black layer, thereby reducing the manufacturing cost and improving the structure of the bus electrode, thereby improving the luminance.

지금까지 바람직한 실시예를 설명하였지만 이에 한정되지 않고 당 분야에서 통상의 지식을 가진 자에 의해 다양하게 변경 사용이 가능하다. 그러나, 그와 같은 변경은 본 발명의 권리범위에 속함이 명백하다.Although the preferred embodiments have been described so far, the present invention is not limited thereto, and various modifications can be used by those skilled in the art. However, it is apparent that such modifications fall within the scope of the present invention.

Claims (5)

일정 간격을 두고 배열된 전면기판과 후면기판, 상기 전면기판에 평행하게 배열된 복수의 유지전극들, 상기 후면기판에 상기 유지전극들에 교차하는 방향으로 배열된 복수의 데이터전극들, 및 상기 전면기판과 후면기판 사이의 일정 간격에 배치되어 방전셀을 구획하는 격벽들을 포함하는 플라즈마 표시 패널에 있어서,A front substrate and a rear substrate arranged at regular intervals, a plurality of sustain electrodes arranged in parallel to the front substrate, a plurality of data electrodes arranged in a direction crossing the sustain electrodes on the back substrate, and the front surface A plasma display panel comprising barrier ribs disposed at a predetermined distance between a substrate and a rear substrate to partition discharge cells. 상기 전면기판의 유지전극들은 투명전극과 이 투명전극상에 배치된 버스전극으로 구성되고, 상기 투명전극과 버스전극 사이에는 콘트라스트 향상을 위한 블랙층이 형성되며;Sustain electrodes of the front substrate are composed of a transparent electrode and a bus electrode disposed on the transparent electrode, and a black layer for contrast enhancement is formed between the transparent electrode and the bus electrode; 상기 블랙층은 방전셀과 방전셀 사이의 비방전 영역을 지나 인접하는 방전셀의 투명전극과 버스전극 사이까지 연장하여 형성되고;The black layer extends through the non-discharge region between the discharge cell and the discharge cell and extends between the transparent electrode and the bus electrode of the adjacent discharge cell; 상기 블랙층 위에 형성된 버스전극은 투명전극과 비방전영역의 경계면 위에 위치되도록 형성하되,The bus electrode formed on the black layer is formed to be positioned on the interface between the transparent electrode and the non-discharge area. 상기 버스전극의 폭을 ℓ이라 할 때, 비방전 영역상의 블랙층에 접하는 버스전극의 폭이 1/8ℓ∼5/8ℓ이고,When the width of the bus electrode is 1, the width of the bus electrode in contact with the black layer on the non-discharge area is 1/8 L to 5/8 L, 상기 블랙층은 블랙 파우더로서 비도전성 산화물로 구성되며, 프릿 글라스로서 PbO-B2O3-Bi2O3,ZnO-SiO2-Al2O3및 PbO-B2O3-CaO-SiO2중 적어도 하나를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.The black layer is composed of a non-conductive oxide as a black powder, PbO-B 2 O 3 -Bi 2 O 3, ZnO-SiO 2 -Al 2 O 3 and PbO-B 2 O 3 -CaO-SiO 2 as frit glass And at least one of the plasma display panel. (삭제)(delete) 제 1 항에 있어서,The method of claim 1, 상기 블랙층은 블랙 파우더로서 코발트(Co)계 산화물, 크롬(Cr)계 산화물, 망간(Mn)계 산화물, 구리(Cu)계 산화물, 철(Fe)계 산화물, 카본(C)계 산화물 중 적어도 하나를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.The black layer is a black powder and includes at least one of cobalt (Co) oxide, chromium (Cr) oxide, manganese (Mn) oxide, copper (Cu) oxide, iron (Fe) oxide, and carbon (C) oxide. Plasma display panel comprising one. (삭제)(delete) 제 1 항에 있어서,The method of claim 1, 상기 블랙층을 형성하기 위한 블랙 페이스트는 프릿 글라스의 함량을 5∼30중량% 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a black paste for forming the black layer comprises 5 to 30% by weight of frit glass.
KR10-2001-0069012A 2001-11-05 2001-11-06 A Plasma Display Panel KR100447645B1 (en)

Priority Applications (17)

Application Number Priority Date Filing Date Title
KR10-2001-0069012A KR100447645B1 (en) 2001-11-06 2001-11-06 A Plasma Display Panel
US10/286,918 US6838828B2 (en) 2001-11-05 2002-11-04 Plasma display panel and manufacturing method thereof
DE60232036T DE60232036D1 (en) 2001-11-05 2002-11-05 Manufacturing process for plasma display panel
CNB021502358A CN1291438C (en) 2001-11-05 2002-11-05 Plasma display panel and its making process
ES02257631T ES2279854T3 (en) 2001-11-05 2002-11-05 A PLASMA VISUALIZATION PANEL AND ITS MANUFACTURING METHOD.
CN2006101424853A CN1953127B (en) 2001-11-05 2002-11-05 Plasma display panel and manufacturing method thereof
DE60217794T DE60217794T2 (en) 2001-11-05 2002-11-05 Plasma display panel and method of making the same
JP2002321548A JP2003151450A (en) 2001-11-05 2002-11-05 Plasma display panel and its manufacturing method
AT02257631T ATE352859T1 (en) 2001-11-05 2002-11-05 PLASMA DISPLAY PANEL AND METHOD OF PRODUCTION THEREOF
EP02257631A EP1308982B1 (en) 2001-11-05 2002-11-05 Plasma display panel and manufacturing method thereof
CN2006100068546A CN1819105B (en) 2001-11-05 2002-11-05 Plasma display panel and manufacturing method thereof
EP06024786A EP1763054B1 (en) 2001-11-05 2002-11-05 Manufacturing method of a plasma display panel
US10/751,644 US7040946B2 (en) 2001-11-05 2004-01-06 Plasma display panel and manufacturing method thereof
US11/154,810 US7030561B2 (en) 2001-11-05 2005-06-17 Plasma display panel
JP2005201543A JP4519019B2 (en) 2001-11-05 2005-07-11 Plasma display panel
US11/285,206 US7075236B2 (en) 2001-11-05 2005-11-23 Plasma display panel and manufacturing method thereof
US11/439,422 US7821206B2 (en) 2001-11-05 2006-05-24 Plasma display panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0069012A KR100447645B1 (en) 2001-11-06 2001-11-06 A Plasma Display Panel

Publications (2)

Publication Number Publication Date
KR20030038867A KR20030038867A (en) 2003-05-17
KR100447645B1 true KR100447645B1 (en) 2004-09-08

Family

ID=29568277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0069012A KR100447645B1 (en) 2001-11-05 2001-11-06 A Plasma Display Panel

Country Status (1)

Country Link
KR (1) KR100447645B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508933B1 (en) * 2003-07-24 2005-08-17 삼성에스디아이 주식회사 Plasma display panel
KR100814046B1 (en) * 2006-06-29 2008-03-17 엘지전자 주식회사 Method of manufacturing plasma display panel and plasma display apparatus thereof

Also Published As

Publication number Publication date
KR20030038867A (en) 2003-05-17

Similar Documents

Publication Publication Date Title
JP4519019B2 (en) Plasma display panel
JP5371025B2 (en) Plasma display panel
JPH10233171A (en) Plasma display panel
KR100726648B1 (en) Plasma display panel and method for manufacturing the same
KR20030037487A (en) A Plasma Display Panel
US20080079347A1 (en) Plasma display panel and method of manufacturing the same
KR100447645B1 (en) A Plasma Display Panel
JP3438641B2 (en) Plasma display panel
US7378793B2 (en) Plasma display panel having multiple shielding layers
KR100439259B1 (en) Manufacturing Method For Front Substrate Of Plasma Display Panel
KR100512797B1 (en) A Plasma Display Panel
KR100466278B1 (en) A Plasma Display Panel
KR20030037488A (en) A Plasma Display Panel
KR100637230B1 (en) Plasma display panel
KR20030037489A (en) A Plasma Display Panel
US20070152595A1 (en) Plasma display panel
KR100542191B1 (en) Plasma display panel
KR100719592B1 (en) Plasma display panel
KR100297432B1 (en) Dieletric layer of Plasma Display Panel
KR20060030640A (en) Plasma display panel
US7768205B2 (en) Plasma display panel and method of manufacturing the same
KR20060062699A (en) Plasma display panel
KR20030073678A (en) A Plasma Display Panel
KR20060047130A (en) Plasma display panel
KR20070109035A (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee