KR100447242B1 - Ｄｍｔ 방식의 ｖｄｓｌ 시스템 및 이 시스템에서의 주기적 프리픽스 샘플 길이 결정 방법 - Google Patents

Ｄｍｔ 방식의 ｖｄｓｌ 시스템 및 이 시스템에서의 주기적 프리픽스 샘플 길이 결정 방법 Download PDF

Info

Publication number
KR100447242B1
KR100447242B1 KR10-2002-0005705A KR20020005705A KR100447242B1 KR 100447242 B1 KR100447242 B1 KR 100447242B1 KR 20020005705 A KR20020005705 A KR 20020005705A KR 100447242 B1 KR100447242 B1 KR 100447242B1
Authority
KR
South Korea
Prior art keywords
sample
data
length
correlation
periodic prefix
Prior art date
Application number
KR10-2002-0005705A
Other languages
English (en)
Other versions
KR20030065199A (ko
Inventor
임기홍
문찬
원희철
김태형
추승호
Original Assignee
주식회사 휴커넥스
정보통신연구진흥원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 휴커넥스, 정보통신연구진흥원 filed Critical 주식회사 휴커넥스
Priority to KR10-2002-0005705A priority Critical patent/KR100447242B1/ko
Priority to PCT/KR2002/000804 priority patent/WO2003065638A1/en
Priority to JP2003565099A priority patent/JP3947162B2/ja
Priority to US10/503,347 priority patent/US7227890B2/en
Priority to CNB028092589A priority patent/CN1306746C/zh
Publication of KR20030065199A publication Critical patent/KR20030065199A/ko
Application granted granted Critical
Publication of KR100447242B1 publication Critical patent/KR100447242B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H04L27/2605—Symbol extensions, e.g. Zero Tail, Unique Word [UW]
    • H04L27/2607—Cyclic extensions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
    • H04L1/0007—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 DMT 방식의 VDSL 시스템 및 이 시스템에서의 주기적 프리픽스 샘플 길이 결정 방법에 관한 것으로, 특히 이 VDSL 시스템은 채널을 통해 주기적 프리픽스 샘플이 포함된 데이터를 전송하는 송신부 및 채널을 통해 송신되는 주기적 프리픽스 샘플이 포함된 데이터를 수신하는 수신부를 포함하는 DMT 방식의 VDSL(Very high bit-rate Digital Subscriber Line) 시스템으로, 상기 송신부 및 수신부를 제어하여 핸드쉐이크 동작, 훈련 동작, 채널 분석 및 교환 동작 등의 초기화 동작 및 상기 초기화 동작 후의 데이터 전송 동작을 제어하는 제어부; 및 상기 채널을 통해 수신되는 데이터에 포함된 주기적 프리픽스 샘플과 나머지 데이터 사이의 상관 정도에 기초하여 상기 주기적 프리픽스 샘플의 최적 길이를 추정하는 주기적 프리픽스 샘플 길이 추정부를 포함한다. 본 발명에 따르면, 주기적 프리픽스 샘플의 길이를 고정시켜 사용하는 경우 요구되는 복잡한 등화기(TEQ) 구조를 사용하지 않기 때문에 구조가 간단해지고, 이러한 간단한 구조로 주기적 프리픽스 샘플의 최적 길이를 정확하게 결정할 수 있다.

Description

ＤＭＴ 방식의 ＶＤＳＬ 시스템 및 이 시스템에서의 주기적 프리픽스 샘플 길이 결정 방법 {VDSL SYSTEM BASED ON DISCRETE MULTITONE AND METHOD FOR DETERMINING THE LENGTH OF CYCLIC PREFIX SAMPLES ON THE SAME SYSTEM}
본 발명은 다중 반송파(Discrete MultiTone, 이하 DMT라고 함) 방식의 VDSL(Very high bit-rate Digital Subscriber Line) 시스템에 관한 것으로서, 특히, 주기적 프리픽스(Cyclic Prefix) 샘플의 길이를 최적으로 추정하여 사용하는 DMT 방식의 VDSL 시스템 및 이 시스템에서의 주기적 프리픽스 샘플의 길이 결정 방법에 관한 것이다.
VDSL은 ADSL(Asymmetric Digital Subscriber Line)의 경우보다 가까운 거리(300∼1500m)의 전화선에 약 10Mbps ∼ 50Mbps 이상의 고속 데이터를 전송하는 기술이다. VDSL에 관련된 표준화는 미국의 T1E1.4이며, 여기에서는 라인 코딩 방식으로서 CAP(Carrierless Amplitude and Phase Modulation)와 DMT 방식으로 구분되며, 본 발명은 DMT 방식의 VDSL 시스템에 관한 것이다.
DMT 방식은 전체 전송 대역을 많은 대역(tone)으로 분할하여 각 대역의 채널 환경에 맞게 전송 신호의 형태를 결정한다. 이러한 DMT 방식의 경우, 채널을 통해 발생하는 심볼 간 간섭 신호(Inter-Symbol Interference)에 의해 전체 시스템 성능이 심각하게 저하된다. 이러한 심볼 간 간섭 신호의 영향을 억제하기 위하여 주기적 프리픽스 샘플을 사용한다.
주기적 프리픽스 샘플의 사용은 전송 신호의 일부를 앞서 반복해 보내는 것으로, 전송 신호가 주기적인 특성을 갖게 되고, 주기적 프리픽스 샘플의 길이가 충분히 길면 심볼 간 간섭 신호에 의한 성능 저하를 막을 수 있다.
도 1은 일반적인 DMT 방식의 VDSL 시스템의 블록도이다.
도 1에 도시되어 있듯이, 일반적인 DMT방식의 VDSL 시스템은 송신기(100) 및 수신기(200)를 포함한다.
송신기(100)에 입력되는 신호는 스크램블러(110)에 의해 스크램블링되고, RS 엔코더(120)에 의해 리드-솔로몬(Reed-Solomon) 코드로 부호화된 후, 인터리버 (120)를 통과하는 슬로우(slow) 채널 또는 인터리버(120)를 통과하지 않는 패스트 (fast) 채널로 구성되어 각 톤에 할당된 비트 수에 따라 맵퍼(140)에서 QAM (Quadrature Amplitude Modulation) 방식으로 맵핑된다.
각 톤에 맵핑된 주파수 대역 심볼들은 IFFT(140)에 의해 시간 대역의 샘플들로 변환되고, 이 샘플들은 채널에 의해 발생하는 심볼 간 간섭 신호의 영향을 제거하기 위해 주기적 프리픽스 삽입부(150)에 의해 주기적 프리픽스 샘플이 삽입되어 전송 신호로 출력된다.
이와 같이 송신기(100)에서 주기적 프리픽스가 삽입되어 출력되는 전송 신호는 채널(300)을 통해 수신기(200)로 입력된다.
수신기(200)에서는 주기적 프리픽스 제거부(210)가 채널(300)을 통해 수신되는 전송 신호에 삽입된 주기적 프리픽스를 제거하여 깨끗한 전송 신호를 출력하고, 이 전송 신호는 FFT(220)에 의해 주파수 대역의 신호로 환원된다. FEQ(Frequency-domain EQualizer)(220)는 각 톤에 설치된 FEQ를 통해 선로 감쇄를 보상하고, 디맵퍼(240)는 FEQ(220)에서 출력되는 신호를 디맵핑하여 출력하고, 이 신호는 RS 디코더 및 디인터리버(250) 및 디스크램블러(260)를 거쳐 본래의 신호로 복원되어 출력된다.
도 2는 일반적인 DMT 방식에 적용되는 주기적 프리픽스 샘플을 나타낸 도면이다.
도 2a는 주기적 프리픽스 샘플을 적용하지 않은 전송 신호의 형태를 나타낸 도면으로, 이러한 전송 신호가 직접 채널(300)을 통해 전송되는 경우 채널(300)에 의한 심볼 간 간섭 신호에 의해 심각한 성능 저하가 발생할 수 있다.
도 2b는 주기적 프리픽스 샘플을 생성하는 과정을 보여주는 도면이다. 주기적 프리픽스 샘플(CP)은 전송 신호(심볼)의 일부 샘플, 특히 마지막 부분을 복사하여 선행 전송하는 것으로, 전송 신호가 주기성을 갖도록 한다.
도 2c는 도 2b의 과정을 통해 주기적 프리픽스 샘플을 적용한 후의 전송 신호의 형태를 나타낸 도면이다. 여기서 전송 신호의 샘플 수는 한 심볼의 샘플 수인 N개의 샘플 수에서 주기적 프리픽스(CP)의 샘플 수(Ncp)가 더해진 N+Ncp로 증가된다.
도 2d는 수신기에서 수신된 샘플 신호에서 주기적 프리픽스 샘플을 제거하여 원 전송 신호를 추출하는 과정을 나타낸 도면이다. 이러한 과정을 통해 채널(300)에 의한 심볼 간 간섭 신호가 거의 제거된 깨끗한 원 전송 신호가 추출된다.
이러한 주기적 프리픽스 샘플의 사용은 DMT 방식에 널리 사용되어 온 방식으로, 예를 들어 미국 특허 제5,285,474호는 고정된 길이의 주기적 프리픽스 샘플을 사용하고, 복잡한 TEQ(Time-Domain Equalizer) 기술을 활용하여 채널에 의한 심볼 간 간섭 신호의 영향을 억제시키는 과정을 기술하고 있다.
한편, 채널 길이가 상당히 길기 때문에 복잡한 구조의 TEQ 기술을 사용해야만 하는 DMT 방식의 ADSL(Asymmetric Digital Subscriber Line) 시스템과는 달리 VDSL 시스템은 복잡한 TEQ 기술을 사용하지 않고도 적절한 길이의 주기적 프리픽스 샘플만을 사용하여 충분한 성능을 얻을 수 있기 때문에 주기적 프리픽스 샘플 길이를 효과적으로 측정하여 적용하는 방법이 매우 중요하다.
즉, 도 2에서 알 수 있듯이 주기적 프리픽스 샘플의 길이를 최대로 고정하여 원 전송 신호를 반복해서 보내는 경우 전송 효율이 매우 감소하는 문제점이 있다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 전송 신호와 주기적 프리픽스 샘플 간의 상관 정도에 기초하여 최적의 주기적 프리픽스 샘플의 길이를 추정하는 DMT 방식의 VDSL 시스템 및 이 시스템에서의 주기적 프리픽스 샘플의 길이 결정 방법을 제공하는 데 있다.
도 1은 일반적인 DMT 방식의 VDSL 시스템의 블록도이다.
도 2는 일반적인 DMT 방식에 적용되는 주기적 프리픽스 샘플을 나타낸 도면이다.
도 3은 본 발명의 실시예에 따른 DMT 방식의 VDSL 시스템이 적용된 예를 도시한 도면이다.
도 4는 도 3a에 도시된 주기적 프리픽스 샘플 길이 추정부의 상세 블록도이다.
도 5는 도 4의 주기적 프리픽스 샘플 길이 추정부의 동작의 개념을 설명한 도면으로, 도 5a는 핸드쉐이크 과정에서 설정된 최대 길이의 주기적 프리픽스가 첨부된 심볼을 나타내고, 도 5b는 특정 개수의 샘플을 이동시키면서 부호 상관 정도를 측정하는 과정을 도시한 도면이다.
도 6은 본 발명의 실시예에 따른 DMT 방식의 VDSL 시스템에서의 주기적 프리픽스 샘플의 길이 추정 방법의 순서도이다.
도 7은 본 발명의 다른 실시예에 따른 DMT 방식의 VDSL 시스템에서 파이프라인 방식에 의해 주기적 프리픽스 샘플의 길이를 추정하는 방식의 개념을 설명한 도면이다.
상기한 목적을 달성하기 위한 본 발명의 특징에 따른 DMT 방식의 VDSL 시스템은,
채널을 통해 주기적 프리픽스 샘플이 포함된 데이터를 전송하는 송신부 및 채널을 통해 송신되는 주기적 프리픽스 샘플이 포함된 데이터를 수신하는 수신부를 포함하는 DMT 방식의 VDSL(Very high bit-rate Digital Subscriber Line) 시스템으로,
상기 송신부 및 수신부를 제어하여 초기화 동작 및 상기 초기화 동작 후의 데이터 전송 동작을 제어하는 제어부; 및 상기 채널을 통해 수신되는 데이터에 포함된 주기적 프리픽스 샘플과 나머지 데이터 사이의 상관 정도에 기초하여 상기 주기적 프리픽스 샘플의 최적 길이를 추정하는 주기적 프리픽스 샘플 길이 추정부를 포함한다.
또한, 본 발명의 다른 특징에 따른 DMT 방식의 VDSL 시스템에서의 주기적 프리픽스 샘플 길이 결정 방법은,
채널을 통해 주기적 프리픽스 샘플이 포함된 데이터를 전송하는 송신부, 채널을 통해 송신되는 주기적 프리픽스 샘플이 포함된 데이터를 수신하는 수신부, 상기 송신부 및 수신부를 제어하여 초기화 과정 및 데이터 전송 과정을 제어하는 제어부; 및 상기 채널을 통해 수신되는 데이터의 상관 정도에 기초하여 상기 주기적 프리픽스 샘플의 최적 길이를 추정하는 주기적 프리픽스 샘플 길이 추정부를 포함하는 DMT 방식의 VDSL 시스템에서,
a) 상기 제어부가 상기 송신부를 통해 상기 주기적 프리픽스 샘플의 최대 길이를 전송하는 단계; b) 상기 주기적 프리픽스 샘플 길이 추정부가 상기 수신부를 통해 상기 전송된 최대 길이의 주기적 프리픽스가 포함된 데이터를 수신하는 단계; c) 상기 주기적 프리픽스 샘플 길이 추정부가 상기 수신된 데이터에 포함된 주기적 프리픽스 샘플과 나머지 데이터 사이의 상관 정도에 기초하여 상기 주기적 프리픽스 샘플의 최적 길이를 추정하여 상기 제어부로 전달하는 단계; 및 d) 상기 제어부가 상기 송신기를 통해 상기 추정된 주기적 프리픽스 샘플의 최적 길이를 전송하는 단계를 포함한다.
상기 DMT 방식의 VDSL 시스템에서의 주기적 프리픽스 샘플 길이 결정 방법에 있어서,
상기 단계 c)는 i) 상기 수신된 데이터에 포함된 주기적 프리픽스 샘플 중 특정 개수의 제1 샘플을 선택하여 저장하는 단계; ii) 상기 단계 i)에서 저장된 제1 샘플과, 상기 주기적 프리픽스 샘플이 제외된 나머지 데이터에서 상기 특정 개수의 제1 샘플에 대응되는 제2 샘플의 상관 정도를 산출하는 단계; iii) 상기 제1 샘플을 특정 이동량만큼씩 이동시켜 저장한 후 상기 단계 ii)를 반복 수행하여 상기 특정 이동량만큼씩 이동된 상기 제2 샘플에 대한 상관 정도를 산출하는 단계; iv) 상기 단계 ii) 및 iii)에서 각각 산출된 상관 정도가 특정 임계값과 동일한 지의 여부를 판단하는 단계; 및 v) 상기 단계 iv)에서 특정 상관 정도가 상기 특정 임계값과 동일한 것으로 판단되는 경우 상기 특정 상관 정도에 해당되는 이동량과 특정 개수의 합을 상기 주기적 프리픽스 샘플의 최적 길이로 추정하는 단계를 포함한다.
또한, 상기 DMT 방식의 VDSL 시스템에서의 주기적 프리픽스 샘플 길이 결정 방법에 있어서,
상기 단계 c)는 i) 상기 수신된 데이터에 포함된 주기적 프리픽스 샘플을 모두 저장하는 단계; ii) 상기 저장된 주기적 프리픽스 샘플 중 특정 개수의 제1 샘플과 상기 주기적 프리픽스 샘플이 제외된 나머지 데이터에서 상기 제1 샘플에 대응되는 제2 샘플의 상관 정도를 산출하는 동작을 상기 제1 샘플 및 제2 샘플을 특정 이동량만큼씩 이동시키면서 각각 반복하되, 각 반복 단계에서 상기 제1 샘플과 제2 샘플에 대해 상기 이동량만큼 이동된 제1 샘플과 제2 샘플이 겹치는 부분에 대해서는 파이프라인식 동작을 통해 동시에 상관 정도를 산출하는 단계; iii) 상기 단계 ii)에서 각각 산출된 상관 정도가 특정 임계값과 동일한 지의 여부를 판단하는 단계; 및 iv) 상기 단계 iii)에서 특정 상관 정도가 상기 특정 임계값과 동일한 것으로 판단되는 경우 상기 특정 상관 정도에 해당되는 이동량과 특정 개수의 합을 상기 주기적 프리픽스 샘플의 최적 길이로 추정하는 단계를 포함한다.
이하, 본 발명의 실시예에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 DMT 방식의 VDSL 시스템이 적용된 예를 도시한 도면이다.
도 3a에는 통신 회사(400)와 사용자(500)가 채널(600)에 의해 연결되며, 통신 회사(400) 및 사용자(500)는 각각 송신기(410, 510) 및 수신기(420, 520)를 포함하는 것이 도시되어 있다.
또한, 통신 회사(400)에는 송신기(410) 및 수신기(420)를 제어하여 핸드쉐이크 동작, 훈련(training) 동작, 채널 분석 및 교환 동작 등의 초기화 동작 및 초기화 동작 후의 데이터 전송 동작을 제어하는 DMT VDSL 제어기(430), 및 사용자의 송신기(510)에서 전송되는 신호를 사용하여 초기화 과정에서 최적의 주기적 프리픽스 샘플의 길이를 추정하여 결정하는 주기적 프리픽스 샘플 길이 추정부(440)가 포함된다. 여기서 주기적 프리픽스 샘플 길이 추정부(440)를 별도의 블록으로 설명하고 있지만, 통신 회사의 수신기(420) 내에 포함시켜 하나의 블록으로 처리하여도 좋다.
통신 회사(400)의 송신기(410)에서 전송된 하향 신호는 채널(600)을 거쳐 사용자(500)의 수신기(520)에서 수신되고, 사용자의 송신기(510)에서 전송된 상향 신호는 채널(600)을 거쳐 통신 회사(400)의 수신기(420)에서 수신된다.
도 3b는 통신 회사(400)가 수행하는 초기화 과정을 나타낸 순서도이다.
초기화는 통신 회사(400)와 사용자(500)가 통신을 수행하기 위하여 기본 조건을 일치시키는 과정으로, 이후에 설명될 훈련 과정이외는 T1E1.4 VDSL 표준 part3에 명시된 초기화 절차에 따르며, DMT VDSL 제어기(430)에 의해 제어된다.
이러한 초기화 과정으로는 먼저 통신을 시작하기 위하여 핸드쉐이크 과정(S1)이 수행된다.
이 핸드쉐이크 과정(S1)은 가장 간단한 DPSK(Differentially encoded binary Phase Shift Keying) 방식을 사용하여 공급자 식별, FFT 크기, 주기적 프리픽스 샘플의 초기 길이(이 때의 길이가 최대 길이임) 등을 통신 회사(400)와 사용자(500)가 교환한다.
이러한 핸드쉐이크 과정이 끝나면, 본래의 DMT 방식으로 훈련 과정(S2)이 시작된다.
이 훈련 과정(S2)에서는 통신 회사의 수신기(420)가 사용자의 송신기(510)에서 주기적 프리픽스 샘플의 초기 길이로 전송되는 심볼 데이터를 받아서 채널(600)환경에 맞는 최적의 주기적 프리픽스의 길이를 결정된다.
또한, 이 외에도 통신 회사(400)와 사용자(500) 각각 정해진 순서에 따라 동기를 맞추고, 등화기를 수렴시켜 전송 신호를 올바르게 해독할 수 있는 기초를 형성하는 동작이 수행될 수 있다.
마지막으로, 채널 분석 및 교환 과정(S3)에서는 전송 데이터 속도, 리드-솔로몬 코드의 파라미터 등 통신을 위해 필요한 제반 사항들을 서로 전달함으로써 정상적인 통신이 시작될 수 있도록 한다.
도 3c는 도 3b에 도시된 초기화 과정의 상세 순서도이다.
도 3c에 도시되어 있듯이, 핸드쉐이크 과정(S1)에서는 최대값으로 설정된 초기 주기적 프리픽스 샘플 길이(maxCP)를 통신 회사의 송신기(410)에서 사용자의 수신기(520)로 전송하여 알려준다. 여기에서 최대값으로 설정된 초기 주기적 프리픽스 샘플 길이(maxCP)는 적어도 해당 DMT 방식의 VDSL 시스템에서 요구되는 채널(600)의 환경에 적합한 주기적 프리픽스 샘플의 길이보다 큰 길이를 의미한다.
다음, 훈련 과정(S2)에서는 최대 길이(maxCP)로 주기적 프리픽스 샘플을 생성하여 통신 회사(400)와 사용자(500)가 각각 신호를 전송한다.
즉 통신 회사의 송신기(410)는 최대 길이(maxCP)의 주기적 프리픽스 샘플을 적용하여 사용자의 수신기(520)로 전송하고(S21), 사용자의 송신기(510)는 최대 길이(maxCP)의 주기적 프리픽스 샘플을 적용하여 통신 회사의 수신기(420)로 전송한다(S22).
이와 같이 최대 길이(maxCP)의 주기적 프리픽스 샘플이 적용된 심볼 신호가 사용자의 송신기(510)로부터 수신되면 주기적 프리픽스 샘플 길이 추정부(440)는 주기적 프리픽스의 일부 샘플과 심볼 데이터의 대응되는 샘플의 부호 상관 정도를 측정하여 채널(600)의 환경에 적합한 주기적 프리픽스 샘플의 길이를 결정하고, 결정된 주기적 프리픽스 샘플의 길이, 즉 새로운 주기적 프리픽스 샘플의 길이를 통신 회사의 송신기(410)를 통해 사용자의 수신기(520)로 전달한다(S23).
그 후, 채널 분석 및 교환 과정(S3)이나 데이터 전송 과정에서는 모두 상기 결정된 새로운 주기적 프리픽스 샘플의 길이로 신호 전송이 수행된다.
도 4는 도 3a에 도시된 주기적 프리픽스 샘플 길이 추정부(440)의 상세 블록도이고, 도 5는 그 동작의 개념을 설명한 도면으로, 도 5a는 핸드쉐이크 과정(S1)에서 설정된 최대 길이(maxCP)의 주기적 프리픽스가 첨부된 심볼(심볼의 크기는 N임)을 나타내고, 도 5b는 특정 개수의 샘플을 이동시키면서 부호 상관 정도를 측정하는 과정을 도시한 도면이다.
도 4에 도시되어 있듯이, 주기적 프리픽스 샘플 길이 추정부(440)는 카운터(4410), 선택 신호 발생부(4415), 멀티플렉서(multiplxer)(4420, 4450), 버퍼(4430), 1 비트 비교기(4440), 합산기(4460, 4480), 상관값 저장부(4470) 및 임계값 저장부(4490)를 포함한다.
카운터(4410)는 수신 샘플이 도착하는 경우 0부터 카운트를 시작하며 1씩 증가하여 핸드쉐이크 과정(S1)에서 전달된 주기적 프리픽스의 최대 길이(maxCP)와 전송되는 심볼의 길이(N)까지 카운트한다. 즉 0 ∼ maxCP+N-1 까지가 카운터(4410)의 카운트값이 될 수 있다.
선택 신호 발생부(4415)는 카운터(4410)의 카운트값에 따라 멀티플렉서 (4420)에서 사용되는 선택 신호를 생성한다.
멀티플렉서(4420)는 선택 신호 발생부(4415)에서 출력되는 선택 신호에 따라선택되는 출력 포트를 통해 수신 샘플의 MSB 1비트 데이터를 출력한다.
도 5b를 참조하면, 수신 샘플 중 주기적 프리픽스에 속하는 샘플들의 MSB들은 멀티플렉서(4420)의 출력 포트(B)를 통해 출력되고, 심볼에 속하는 샘플들의 MSB들은 멀티플렉서(4420)의 출력 포트(D)를 통해 출력된다.
버퍼(4430)는 멀티플렉서(4420)의 출력 포트(B)로부터 출력되는 MSB 데이터를 저장한다. 이 때 저장되는 위치는 카운터(4410)의 카운트값에 따라 결정된다.
1 비트 비교기(4440)는 버퍼(4430)로부터 출력되는 MSB와 멀티플렉서(4420)의 출력 포트(D)에서 출력되는 MSB 데이터를 비교한 후 비교 결과를 멀티플렉서 (4450)의 선택 신호로 출력한다.
멀티플렉서(4450)는 1 비트 비교기(4440)의 출력 신호에 따라 선택되는 값을 출력한다. 만약 1 비트 비교기(4440)에 입력된 두 개의 MSB 데이터가 동일하면 1 비트 비교기(4440)가 1을 출력하고, 이 1의 출력으로 인해 멀티플렉서(4450)에 의해 +1 데이터가 선택되어 출력된다. 그러나 1 비트 비교기(4440)에 입력된 두 개의 MSB 데이터가 다른 경우 1 비트 비교기(4440)는 0을 출력하고, 이 0의 출력으로 인해 멀티플렉서(4450)에 의해 -1 데이터가 선택되어 출력된다. 여기서 두 개의 MSB 데이터가 다른 경우 멀티플렉서(4450)에서 출력되는 데이터가 -1인 것은 부호 상관 정도를 보다 명확하게 알 수 있도록 하기 위해서이기 때문에, -1 대신에 0 또는 그 외에 동일한 효과가 발생되는 다른 숫자를 사용하여도 좋다.
합산기(4470)는 멀티플렉서(4460)에서 출력되는 데이터, 즉 +1 또는 -1과 상관값 저장부(4480)에 저장된 상관값을 더한 후 다시 상관값 저장부(4480)에 저장한다.
합산기(4480)는 도 5b에 도시된 M개의 샘플들에 대해 이러한 상관값 합산이 완료되면 이 상관값과 임계값 저장부(4490)에 미리 저장되어 있는 임계값을 비교하여 그 결과 신호를 출력한다.
최종 상관값과 임계값이 동일해지는 경우의 샘플의 이동값(D)과 샘플의 개수(M)값의 합(D+M)이 결국 추정된 주기적 프리픽스의 길이로 결정될 수 있다.
이하 도 6을 참조하여 본 발명의 실시예에 따른 주기적 프리픽스 샘플의 길이를 추정하는 방법에 대해 상세하게 설명한다.
먼저, DMT VDSL 제어부(430)에 의해 핸드쉐이크 과정(S1)이 수행되어 초기 주기적 프리픽스 샘플의 길이, 즉 최대 길이(maxCP)가 사용자(500)에 알려진 상태에서 사용자의 송신기(510)가 도 5a에 도시된 최대 길이의 주기적 프리픽스가 부착된 심볼 샘플을 송신하고, 이러한 샘플이 주기적 프리픽스 샘플 길이 추정부(440)에서 수신되는 경우 카운터(4410)가 0부터 카운트를 시작한다(S10).
이 때의 동작 상태는 도 5b의 단계 1에 도시된 바와 같이 M 샘플의 이동량 (D)이 없는 상태가 된다.
카운터(4410)가 동작되어 카운트를 시작하므로 선택 신호 발생부(4415)는 그 카운트값에 따라 해당 선택 신호를 결정하여 멀티플렉서(4420)로 출력한다.
이 때, M 샘플의 이동량(D)이 없는 상태에서 카운트값에 따른 선택 신호는 다음과 같이 결정된다.
1) 카운트값이 0 ∼ M-1 인 경우(즉 카운트값이 주기적 프리픽스의 M샘플 내에 위치하는 경우), 멀티플렉서(4420)의 출력 포트(B) 선택 신호
2) 카운트값이 M ∼ N-1 인 경우(즉 카운트값이 주기적 프리픽스의 M샘플을 지나 심볼의 M샘플 이전에 위치하는 경우), 멀티플렉서(4420)의 출력 포트(C) 선택 신호
3) 카운트값이 N ∼ M+N-1 인 경우(즉 카운트값이 심볼의 M샘플 내에 위치하는 경우), 멀티플렉서(4420)의 출력 포트(D) 선택 신호
한편, 도 5b의 단계2 내지 단계n에 도시된 바와 같이 M 샘플의 이동량(D)이 있는 상태에서 카운트값에 따른 선택 신호는 다음과 같이 결정된다.
1) 카운트값이 0 ∼ D-1 인 경우(즉, 카운트값이 주기적 프리픽스의 M샘플 이전에 위치하는 경우), 멀티플렉서(4420)의 출력 포트(A) 선택 신호
2) 카운트값이 D ∼ D+M-1 인 경우(즉, 카운트값이 주기적 프리픽스의 M샘플 내에 위치하는 경우), 멀티플렉서(4420)의 출력 포트(B) 선택 신호
3) 카운트값이 D+M ∼ D+N-1 인 경우(즉, 카운트값이 주기적 프리픽스의 M샘플을 지나 심볼의 M샘플 이전에 위치하는 경우), 멀티플렉서(4420)의 출력 포트(C) 선택 신호
4) 카운트값이 D+N ∼ D+M+N-1 인 경우(즉, 카운트값이 심볼의 M샘플 내에 위치하는 경우), 멀티플렉서(4420)의 출력 포트(D) 선택 신호
따라서, 주기적 프리픽스 샘플 길이 추정부(440)는 카운터(4410)의 카운트값이 먼저 M샘플의 이동량(D)보다 작은 지의 여부를 판단한다(S20). 즉, 카운트값이 주기적 프리픽스 샘플 내에 위치하는 M샘플 이전에 위치하는 지의 여부를 판단한다. 이것은 카운트값이 주기적 프리픽스 샘플 내에 위치하는 M샘플 이전에 위치하는 경우 그 카운트값에 해당되는 샘플은 무시되어야 하기 때문이다.
따라서 상기 판단 단계(S20)에서 카운트값이 M샘플의 이동량(D)보다 작은 경우에는 멀티플렉서(4420)로부터 어떠한 데이터도 출력되지 않는다. 이 경우 선택 신호 발생부(4415)에서는 멀티플렉서(4420)의 출력 포트(A)를 선택하는 선택 신호가 출력되고, 이 선택 신호에 의해 멀티플렉서(4420)에서는 출력 포트(A)로 수신 샘플의 MSB 데이터가 출력되지만 이 출력 포트(A)의 출력 데이터는 사용되지 않으므로 어떠한 동작도 일어나지 않게 된다.
그러나 이동량(D)이 0인 경우에는 카운트값이 무조건 이동량(D)와 같거나 그보다 크기 때문에 이 단계는 무조건 만족하고 통과된다.
한편, 상기 단계(S20)에서 카운트값이 이동량(D)보다 작은 경우에는 카운트값을 1 증가시키는 단계(S30)를 수행하고, 카운트값이 이동량(D)과 같거나 커질 때까지 이러한 판단 단계(S20) 및 카운트값 증가 단계(S30)를 반복 수행한다.
다음, 카운트값이 이동량(D)와 같거나 큰 경우, 그 카운트값이 이동량(D)과 M 샘플의 길이를 더한 값, 즉 D+M보다 작은 지의 여부를 판단한다(S40). 즉, 카운트값이 주기적 프리픽스 샘플 내에 위치하는 M샘플 내에 위치하는 지의 여부를 판단한다. 이것은 카운트값이 주기적 프리픽스 샘플 내의 M샘플 내에 위치하는 경우 그 카운트값에 해당되는 샘플의 MSB가 버퍼(4430)의 해당 위치에 저장되어야 하기 때문이다.
따라서, 카운트값이 D+M보다 작은 경우, 수신된 샘플의 MSB 데이터가버퍼(4430)에 저장된다. 이 동작에 대한 상세한 설명은 다음과 같다.
카운트값이 D ∼ D+M-1 사이에 위치하기 때문에 선택 신호 발생부(4415)는 멀티플렉서(4420)의 출력 포트(B)를 선택하는 선택 신호를 출력하고, 멀티플렉서(4420)는 이 출력 신호에 따라 해당 카운트값에 해당되는 수신 샘플의 MSB 데이터를 출력 포트(B)를 통해 버퍼(4430)로 출력한다.
한편, 버퍼(4430)는 카운트값에서 이동량(D)이 감해진 위치, 즉 카운트값-D의 위치에 멀티플렉서(4420)에서 출력되는 MSB 데이터를 저장한다.
그 후 카운트값이 1 증가된 후(S30) 다시 상기 단계(S10, S20, S40, S50, S30)가 반복되고, 이러한 동작은 카운트값이 D+M과 같거나 커질 때까지 반복된다.
결국, 주기적 프리픽스 샘플 내에 위치하는 M샘플 각각의 MSB 데이터가 버퍼(4430)에 저장될 때까지 반복된다.
다음 카운트값이 이동량(D)과 심볼의 크기(N)의 합, 즉 D+N보다 작은 지의 여부가 판단된다(S60). 즉, 카운트값이 주기적 프리픽스 샘플 내에 위치하는 M샘플을 지나서 심볼 내에 위치하는 M샘플 이전에 위치하는 지의 여부를 판단한다. 이 단계는 상기 단계(S20)에서와 같이 어떠한 동작도 일어나지 않고 다음의 카운트값 증가 단계(S30)가 계속 수행된다. 이 때의 선택 신호 발생부(4415)의 출력은 멀티플렉서(4420)의 출력 포트(C)를 선택하는 신호가 발생되며 출력 포트(C)의 출력 데이터는 사용되지 않는다.
다음, 카운트값이 D+N과 같거나 큰 경우, 그 카운트값이 이동량(D), M 샘플의 길이(M) 및 심볼의 길이(N)을 더한 값, 즉 D+N+M보다 작은 지의 여부를 판단한다(S70). 즉, 카운트값이 심볼 내에 위치하는 M샘플 내에 위치하는 지의 여부를 판단한다. 이것은 카운트값이 심볼 내의 M샘플 내에 위치하는 경우 그 카운트값에 해당되는 샘플의 MSB와 버퍼(4430)의 해당 위치에 저장되어 있는 MSB의 상관 결과값을 구하여 저장하여야 하기 때문이다.
따라서, 카운트값이 D+N 이상이면서 D+N+M보다 작은 경우, 카운트값에 해당되는 수신된 샘플의 MSB 데이터가 버퍼(4430)의 대응되는 MSB 데이터와 비교되어야 한다. 이 동작에 대한 상세한 설명은 다음과 같다.
카운트값이 D+N ∼ D+N+M-1 사이에 위치하기 때문에 선택 신호 발생부(4415)는 멀티플렉서(4420)의 출력 포트(D)를 선택하는 선택 신호를 출력하고, 멀티플렉서(4420)는 이 출력 신호에 따라 해당 카운트값에 해당되는 수신 샘플의 MSB 데이터를 출력 포트(D)를 통해 1 비트 비교기(4440)로 출력한다.
한편, 버퍼(4430)는 상기 멀티플렉서(4420)의 출력 포트(D)를 통해 출력되는 수신 샘플, 즉 M샘플의 대응되는 위치에 저장된 MSB 데이터를 1 비트 비교기(4440)로 출력한다. 이 때, 버퍼(4430)의 해당 위치는 카운트값-이동량(D)-심볼의 크기(N)으로 구해질 수 있다. 즉 카운트값-D-N의 위치에 저장된 MSB 데이터가 1 비트 비교기(4440)로 출력된다.
그 후, 1 비트 비교기(4440)는 멀티플렉서(4420)와 버퍼(4430)로부터 각각 입력되는 MSB 데이터를 비교하여 그 비교 결과값을 출력한다. 즉 각각의 MSB 데이터가 채널(600)에 의해 왜곡되지 않고 동일하게 유지된 경우에는 1값을 출력하고, 그렇지 않은 경우에는 0값을 출력한다. 이렇게 출력되는 값에 의해 멀티플렉서(4450)의 출력값이 선택된다.
멀티플렉서(4450)는 1 비트 비교기(4440)의 결과값을 선택 신호로 하여 출력을 하는데, 각각의 MSB 데이터가 동일하여 비교 결과값이 1인 경우에는 +1을 출력하고, 그렇지 않고 각각의 MSB 데이터가 왜곡되어 달라져서 비교 결과값이 0인 경우에는 -1을 출력한다.
멀티플렉서(4450)에서 출력되는 +1 또는 -1은 합산기(4460)에 의해 상관값 저장부(4470)에 합산되어 저장된다.
그 후 카운트값이 1 증가된 후(S30) 다시 상기 단계(S10, S20, S40, S60, S70, S80, S30)가 반복되고, 이러한 동작은 카운트값이 D+N+M과 같을 때까지 반복된다.
결국, 심볼 내에 위치하는 M샘플 각각의 MSB 데이터가 버퍼(4430)에 대응되도록 저장된 MSB 데이터와 비교되어 그 상관값이 합산되어 산출될 때까지 반복된다. 결국, 카운트값이 D+N+M이 되었을 때 상관값 저장부(4470)에 저장된 상관값이 해당 단계에서 수신된 심볼의 왜곡 정도가 표시되는 상관 정도가 된다.
다음, 카운트값이 D+N+M과 같아지는 경우, 즉 카운트값이 심볼 내에 있는 M샘플을 벗어나는 경우 M샘플 비교가 완료되었으므로 상기 단계(S80)에서 산출된 상관값과 실험 등에 의해 미리 구해져 임계값 저장부(4490)에 저장되어 있는 임계값과 동일한 지의 여부가 판단된다(S90).
만약 상기 단계(S90)에서 산출된 상관값과 임계값이 동일하면 그 때의 이동량(D)과 M샘플의 길이, 즉 D+M을 최적의 주기적 프리픽스 샘플의 길이로 추정한다(S100).
만약 상기 단계(S90)에서 산출된 상관값과 임계값이 같지 않으면 다시 이동량(D)을 다르게 조정하여(S110), 즉 크게하여 상기 단계(S10 ∼ S90)을 반복한다.
이와 같이 도 5b에 도시된 바와 같은 단계1, 단계2, 단계3, …, 단계n을 거쳐 최적의 주기적 프리픽스의 길이가 추정되면 통신 회사(400)의 DMT VDSL 제어부(430)는 송신기(410)를 통해 사용자(500)에게 추정된 최적의 주기적 프리픽스의 길이를 전달하고, 이 후 부터는 통신 회사(400)와 사용자(500)가 상기 추정된 최적의 주기적 프리픽스의 길이에 따라 주기적 프리픽스가 첨부된 심볼을 전송하여 데이터 통신을 수행함으로써 채널(600) 환경에 의한 심볼 간 간섭 신호를 최대한 줄여 전송 효율을 높일 수 있다.
상기 설명을 도 5b를 참조하여 다시 설명하면, 먼저 단계1에서 주기적 프리픽스 샘플 내에 있는 M개의 샘플과 심볼의 크기인 N개의 샘플 이후의 M개 샘플 간의 MSB 데이터, 즉 부호의 상관 정도를 측정하여 그 결과를 저장한다. 여기서 N값은 DMT VDSL 시스템의 전체 대역 수의 2배로서 512, 1024, 2048, 4096, 8192 중의 하나로 T1E1.4 VDSL 표준에 명시되어 있다. 또한 M값은 부호 상관 정도 측정에 쓰이는 샘플 개수로서, N=8192인 경우 M=100으로 하는 것이 실험적으로 적당하다.
다음 단계2에서 M개의 샘플의 위치를 이동량인 D개 샘플만큼 이동시키기 위해 처음의 샘플부터 D개 샘플만큼 지난 후의 M개 샘플과 (D+N)개 샘플 후의 M개 샘플 간의 부호 상관 정도를 측정항 그 결과를 또한 저장한다. 이 때 D값은 각 단계별로 M샘플의 위치를 이동시키는 값으로 N보다 작은 값이다. 예를 들어 M=100인경우 D=20 정도가 적당하지만, 본 발명의 기술적 범위는 D가 1부터 maxCP까지 가능한 것으로 이해될 수 있다.
다음 단계3에서는 D값을 2배하여 상기 단계2를 반복한다. D값을 계속 2배씩 증가시키면서 M개 샘플 간의 부호 상관 정도를 측정하여 저장하고, (D+M)값이 maxCP 길이와 같아지면 중지한다.
앞의 여러 단계에서 저장된 부호 상관 정도값 중에서 미리 정해진 임계값, 예를 들어 M=100인 경우 그 임계값을 96으로 하는 경우 해당 임계값과 동일한 부호 상관 정도값을 찾고, 이 때의 D+M값이 주기적 프리픽스 샘플의 최적 길이가 된다.
만약 임계값과 같은 경우가 둘 이상이면 각각의 D+M값들 중에서 중간값 또는 평균값을 주기적 프리픽스 샘플의 최적 길이로 선택할 수 있다.
한편, 상기에서는 수신된 샘플에서 주기적 프리픽스 샘플 내에 위치하는 M샘플만을 버퍼(4430)에 저장하고, 심볼 내에 위치하는 M샘플이 카운트될 때, 카운트되는 샘플의 MSB 데이터와 버퍼(4430)에 대응되도록 저장된 샘플의 MSB 데이터의 부호 상관값을 구하는 것으로 설명하였지만, 첨부된 도 7에 도시된 파이프라인 방식에 의해 부호 상관 정도를 구하는 경우에는 도 4, 도 5 및 도 6에서 설명한 바와 같이 샘플이 수신되는 경우 0에서 maxCP+N-1까지 카운트 가능한 특정 카운터를 동작시켜 카운트하면서 M샘플이 아니라 주기적 프리픽스 샘플 전부를 특정 버퍼에 모두 저장한다.
그 후, 카운트값을 계속 증가시키면서 심볼 내에 있는 M샘플에 카운트값이 도착하는 경우 도 7의 (A)에 도시되어 있는 a'부분의 MSB 데이터를 a부분의 MSB 데이터와 비교하여 해당 상관값을 산출하여 저장한다. 여기까지는 도 4, 도 5 및 도 6의 실시예와 유사하지만, 이후 카운트값이 M샘플의 b'에 도착하는 경우 b'부분의 MSB 데이터와 b 부분의 MSB 데이터를 비교하는 동시에 이 부분이 (B)의 M샘플, 즉 (A)의 M샘플에서 D개의 샘플 이동된 M샘플에도 동시에 포함되기 때문에 b'부분에 대한 b부분과의 상관값 산출은 (A)의 M샘플과 (B)의 M샘플에서 동시에 진행되어야 한다.
마찬가지로, 카운트값이 증가하여 (B)의 M샘플의 c'부분에 위치하는 경우 이 c'부분 또한 (C)의 M샘플에도 동시에 포함되므로 상기와 마찬가지로 (B)의 M샘플과 (C)의 M샘플에 대해 c'부분의 MSB 데이터와 c부분의 MSB 데이터의 상관값이 동시에 산출되어 저장되어야 한다. 이러한 동작은 M샘플이 주기적 프리픽스 샘플의 끝부분이 될 때까지 계속 동일하게 수행된다.
이와 같이 함으로써 도 4, 도 5 및 도 6에서 설명된 실시예에서와 같이 각 단계를 순차적으로 동작시키지 않고 모든 단계를 동시에 동작하는 파이프라인 형태로 동작시키므로써 초기 최대 길이의 주기적 프리픽스 샘플을 저장하는 특정 버퍼의 크기가 증가하지만 주기적 프리픽스 샘플의 최적 길이를 추정하는데 걸리는 총 시간이 매우 적게 소모된다는 이점이 있다.
비록, 본 발명이 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 본 발명은 상기 개시된 실시예에 한정되지 않으며, 후술되는 특허청구범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.
본 발명에 따르면, 주기적 프리픽스 샘플의 길이를 고정시켜 사용하는 경우 요구되는 복잡한 등화기(TEQ) 구조를 사용하지 않기 때문에 구조가 간단해지고, 이러한 간단한 구조로 주기적 프리픽스 샘플의 최적 길이를 정확하게 결정할 수 있다.
또한, 다양한 채널 상황에 따른 최적의 주기적 프리픽스 샘플 길이를 알 수 있으므로 전송 속도를 최적화할 수 있다.

Claims (14)

  1. 채널을 통해 주기적 프리픽스 샘플이 포함된 데이터를 전송하는 송신부 및 채널을 통해 송신되는 주기적 프리픽스 샘플이 포함된 데이터를 수신하는 수신부를 포함하는 다중 반송파 방식의 VDSL(Very high bit-rate Digital Subscriber Line) 시스템에 있어서,
    상기 송신부 및 수신부를 제어하여 초기화 동작 및 상기 초기화 동작 후의 데이터 전송 동작을 제어하는 제어부; 및
    상기 채널을 통해 수신되는 데이터에 포함된 주기적 프리픽스 샘플과 나머지 데이터 사이의 상관 정도에 기초하여 상기 주기적 프리픽스 샘플의 최적 길이를 추정하는 주기적 프리픽스 샘플 길이 추정부
    를 포함하는 다중 반송파 방식의 VDSL 시스템.
  2. 제1항에 있어서,
    상기 주기적 프리픽스 샘플 길이 추정부가
    상기 채널을 통해 데이터가 수신되는 경우 카운트를 시작하는 카운터;
    상기 채널을 통해 수신되는 데이터의 각 MSB(Most Significant Bit) 데이터를 상기 카운터의 카운트값에 따라 선택 출력하는 제1 멀티플렉서;
    상기 제1 멀티플렉서에서 출력되는 데이터를 상기 카운터의 카운트값에 대응되는 위치에 저장하는 버퍼부;
    상기 제1 멀티플렉서에서 출력되는 데이터와 상기 버퍼부에 저장된 데이터의 상관 정도를 비교하여 결과값을 출력하는 비트 비교부;
    상기 비트 비교부에서 출력되는 상관 정도 결과값을 합산하여 저장하는 상관값 저장부; 및
    상기 상관값 저장부에 저장된 상관값과 특정 임계값을 비교하여 결과값을 출력하는 비교부
    를 포함하는 다중 반송파 방식의 VDSL 시스템.
  3. 제2항에 있어서,
    상기 카운터의 카운트값에 따라 상기 제1 멀티플렉서의 출력을 선택 제어하는 선택 신호를 생성하는 선택 신호 발생부를 더 포함하는 다중 반송파 방식의 VDSL 시스템.
  4. 제2항에 있어서,
    상기 상관값 저장부는 상기 제1 멀티플렉서에서 출력되는 데이터와 상기 버퍼부에 저장된 데이터의 각 MSB 데이터가 동일한 경우 +1을 더하고, 상기 각 MSB 데이터가 상이한 경우 -1을 더하여 상기 상관값을 산출하는 것을 특징으로 하는 다중 반송파 방식의 VDSL 시스템.
  5. 채널을 통해 주기적 프리픽스 샘플이 포함된 데이터를 전송하는 송신부, 채널을 통해 송신되는 주기적 프리픽스 샘플이 포함된 데이터를 수신하는 수신부, 상기 송신부 및 수신부를 제어하여 초기화 과정 및 데이터 전송 과정을 제어하는 제어부; 및 상기 채널을 통해 수신되는 데이터의 상관 정도에 기초하여 상기 주기적 프리픽스 샘플의 최적 길이를 추정하는 주기적 프리픽스 샘플 길이 추정부를 포함하는 다중 반송파 방식의 VDSL 시스템에서,
    a) 상기 제어부가 상기 송신부를 통해 상기 주기적 프리픽스 샘플의 최대 길이를 전송하는 단계;
    b) 상기 주기적 프리픽스 샘플 길이 추정부가 상기 수신부를 통해 상기 전송된 최대 길이의 주기적 프리픽스가 포함된 데이터를 수신하는 단계;
    c) 상기 주기적 프리픽스 샘플 길이 추정부가 상기 수신된 데이터에 포함된 주기적 프리픽스 샘플과 나머지 데이터 사이의 상관 정도에 기초하여 상기 주기적 프리픽스 샘플의 최적 길이를 추정하여 상기 제어부로 전달하는 단계; 및
    d) 상기 제어부가 상기 송신기를 통해 상기 추정된 주기적 프리픽스 샘플의 최적 길이를 전송하는 단계
    를 포함하는 다중 반송파 방식의 VDSL 시스템에서의 주기적 프리픽스 샘플 길이 결정 방법.
  6. 제5항에 있어서,
    상기 단계 c)가
    i) 상기 수신된 데이터에 포함된 주기적 프리픽스 샘플 중 특정 개수의 제1 샘플을 선택하여 저장하는 단계;
    ii) 상기 단계 i)에서 저장된 제1 샘플과, 상기 주기적 프리픽스 샘플이 제외된 나머지 데이터에서 상기 특정 개수의 제1 샘플에 대응되는 제2 샘플의 상관 정도를 산출하는 단계;
    iii) 상기 제1 샘플을 특정 이동량만큼씩 이동시켜 저장한 후 상기 단계 ii)를 반복 수행하여 상기 특정 이동량만큼씩 이동된 상기 제2 샘플에 대한 상관 정도를 산출하는 단계;
    iv) 상기 단계 ii) 및 iii)에서 각각 산출된 상관 정도가 특정 임계값과 동일한 지의 여부를 판단하는 단계; 및
    v) 상기 단계 iv)에서 특정 상관 정도가 상기 특정 임계값과 동일한 것으로 판단되는 경우 상기 특정 상관 정도에 해당되는 이동량과 특정 개수의 합을 상기 주기적 프리픽스 샘플의 최적 길이로 추정하는 단계
    를 포함하는 다중 반송파 방식의 VDSL 시스템에서의 주기적 프리픽스 샘플 길이 결정 방법.
  7. 제6항에 있어서,
    상기 단계 ii)에서 상기 제1 샘플 각각의 MSB 데이터와 상기 제2 샘플 각각의 MSB 데이터를 각각 비교하여 상관 정도를 산출하는 것을 특징으로 하는 다중 반송파 방식의 VDSL 시스템에서의 주기적 프리픽스 샘플 길이 결정 방법.
  8. 제7항에 있어서,
    상기 비교되는 각 MSB 데이터가 동일한 경우 +1이 상기 상관 정도에 더해지고, 상기 비교되는 각 MSB 데이터가 상이한 경우 -1이 상기 상관 정도에 더해지는 것을 특징으로 하는 다중 반송파 방식의 VDSL 시스템에서의 주기적 프리픽스 샘플 길이 결정 방법.
  9. 제6항에 있어서,
    상기 단계 iii)에서 상기 이동량은 1 이상으로, 반복 수행시 2배수씩 증가되는 것을 특징으로 하는 다중 반송파 방식의 VDSL 시스템에서의 주기적 프리픽스 샘플 길이 결정 방법.
  10. 제5항에 있어서,
    상기 단계 c)가
    i) 상기 수신된 데이터에 포함된 주기적 프리픽스 샘플을 모두 저장하는 단계;
    ii) 상기 저장된 주기적 프리픽스 샘플 중 특정 개수의 제1 샘플과 상기 주기적 프리픽스 샘플이 제외된 나머지 데이터에서 상기 제1 샘플에 대응되는 제2 샘플의 상관 정도를 산출하는 동작을 상기 제1 샘플 및 제2 샘플을 특정 이동량만큼씩 이동시키면서 각각 반복하되, 각 반복 단계에서 상기 제1 샘플과 제2 샘플에 대해 상기 이동량만큼 이동된 제1 샘플과 제2 샘플이 겹치는 부분에 대해서는 파이프라인식 동작을 통해 동시에 상관 정도를 산출하는 단계;
    iii) 상기 단계 ii)에서 각각 산출된 상관 정도가 특정 임계값과 동일한 지의 여부를 판단하는 단계; 및
    iv) 상기 단계 iii)에서 특정 상관 정도가 상기 특정 임계값과 동일한 것으로 판단되는 경우 상기 특정 상관 정도에 해당되는 이동량과 특정 개수의 합을 상기 주기적 프리픽스 샘플의 최적 길이로 추정하는 단계
    를 포함하는 다중 반송파 방식의 VDSL 시스템에서의 주기적 프리픽스 샘플 길이 결정 방법.
  11. 제10항에 있어서,
    상기 단계 ii)에서 상기 제1 샘플 각각의 MSB 데이터와 상기 제2 샘플 각각의 MSB 데이터를 각각 비교하여 상관 정도를 산출하는 것을 특징으로 하는 다중 반송파 방식의 VDSL 시스템에서의 주기적 프리픽스 샘플 길이 결정 방법.
  12. 제11항에 있어서,
    상기 비교되는 각 MSB 데이터가 동일한 경우 +1이 상기 상관 정도에 더해지고, 상기 비교되는 각 MSB 데이터가 상이한 경우 -1이 상기 상관 정도에 더해지는 것을 특징으로 하는 다중 반송파 방식의 VDSL 시스템에서의 주기적 프리픽스 샘플 길이 결정 방법.
  13. 제10항에 있어서,
    상기 단계 ii)에서 상기 이동량은 1 이상으로, 반복 수행시 2배수씩 증가되는 것을 특징으로 하는 다중 반송파 방식의 VDSL 시스템에서의 주기적 프리픽스 샘플 길이 결정 방법.
  14. 제5항에 있어서,
    데이터가 수신되는 경우 카운트를 시작하는 카운터를 구비하며,
    상기 단계 c)가
    i) 상기 카운터를 동작시켜 카운트를 시작시키는 단계;
    ii) 상기 카운터의 카운트값이 특정 이동량 이상인 동시에 상기 특정 이동량과 특정 샘플 개수의 합보다 작은 지의 여부를 판단하는 단계;
    iii) 상기 단계 ii)에서 상기 카운트값이 상기 특정 이동량 이상인 동시에 상기 특정 이동량과 특정 샘플 개수의 합보다 작은 경우, 상기 카운트값에 해당하는 수신 데이터의 MSB 데이터를 저장하는 단계;
    iv) 상기 카운터의 카운트값이 상기 특정 이동량과 상기 수신 데이터에서 상기 주기적 프리픽스 샘플을 제외한 나머지 데이터의 길이의 합 이상인 동시에 상기 특정 이동량, 상기 수신 데이터에서 상기 주기적 프리픽스 샘플을 제외한 나머지 데이터의 길이 및 상기 특정 샘플 개수의 합보다 작은 지의 여부를 판단하는 단계;
    v) 상기 단계 iv)에서 상기 카운트값이 상기 특정 이동량과 상기 수신 데이터에서 상기 주기적 프리픽스 샘플을 제외한 나머지 데이터의 길이의 합 이상인 동시에 상기 특정 이동량, 상기 수신 데이터에서 상기 주기적 프리픽스 샘플을 제외한 나머지 데이터의 길이 및 상기 특정 샘플 개수의 합보다 작은 경우, 상기 카운트값에 해당하는 수신 데이터의 MSB 데이터와 상기 단계 iii)에서 저장된 MSB 데이터를 각각 비교하여 상관 정도를 산출하는 단계;
    vi) 상기 산출된 상관 정도와 특정 임계값이 동일한 지의 여부를 판단하는 단계;
    vii) 상기 단계 vi)에서 상기 산출된 상관 정도와 상기 특정 임계값이 상이한 경우 상기 특정 이동량을 조정하여 상기 단계 i) 내지 vi)를 반복 수행하는 단계; 및
    viii) 상기 단계 vi)에서 상기 산출된 상관 정도와 상기 특정 임계값이 동일한 경우 상기 특정 이동량과 상기 특정 개수의 합을 상기 주기적 프리픽스의 최적 길이로 추정하는 단계
    를 포함하는 다중 반송파 방식의 VDSL 시스템에서의 주기적 프리픽스 샘플 길이 결정 방법.
KR10-2002-0005705A 2002-01-31 2002-01-31 Ｄｍｔ 방식의 ｖｄｓｌ 시스템 및 이 시스템에서의 주기적 프리픽스 샘플 길이 결정 방법 KR100447242B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2002-0005705A KR100447242B1 (ko) 2002-01-31 2002-01-31 Ｄｍｔ 방식의 ｖｄｓｌ 시스템 및 이 시스템에서의 주기적 프리픽스 샘플 길이 결정 방법
PCT/KR2002/000804 WO2003065638A1 (en) 2002-01-31 2002-04-30 Vdsl system based on dmt line coding and method for determining length of cyclic prefix samples using the system
JP2003565099A JP3947162B2 (ja) 2002-01-31 2002-04-30 Ｄｍｔラインコーディング方式基盤のｖｄｓｌシステム、及びこのシステムにおけるサイクリックプレフィックスサンプル長さの決定方法
US10/503,347 US7227890B2 (en) 2002-01-31 2002-04-30 VDSL system based on DMT line coding, and method for determining length of cyclic prefix samples using the system
CNB028092589A CN1306746C (zh) 2002-01-31 2002-04-30 基于dmt线路编码的vdsl系统和利用该系统确定循环前缀采样的长度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0005705A KR100447242B1 (ko) 2002-01-31 2002-01-31 Ｄｍｔ 방식의 ｖｄｓｌ 시스템 및 이 시스템에서의 주기적 프리픽스 샘플 길이 결정 방법

Publications (2)

Publication Number Publication Date
KR20030065199A KR20030065199A (ko) 2003-08-06
KR100447242B1 true KR100447242B1 (ko) 2004-09-04

Family

ID=27656348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0005705A KR100447242B1 (ko) 2002-01-31 2002-01-31 Ｄｍｔ 방식의 ｖｄｓｌ 시스템 및 이 시스템에서의 주기적 프리픽스 샘플 길이 결정 방법

Country Status (5)

Country Link
US (1) US7227890B2 (ko)
JP (1) JP3947162B2 (ko)
KR (1) KR100447242B1 (ko)
CN (1) CN1306746C (ko)
WO (1) WO2003065638A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004007268A (ja) * 2002-05-31 2004-01-08 Panasonic Communications Co Ltd Ｄｓｌモデム装置及びｄｓｌ通信における受信方法
EP1563656A1 (en) * 2002-07-17 2005-08-17 Soma Networks, Inc. Frequency domain equalization in communications systems with scrambling
US7418030B2 (en) * 2004-02-11 2008-08-26 Texas Instruments Incorporated Flexible initialization method for DSL communication systems
EP1650920B1 (en) * 2004-10-21 2017-12-06 Samsung Electronics Co., Ltd. Apparatus and method for canceling inter-symbol interference in an ofdm system.
US7970045B2 (en) * 2007-07-28 2011-06-28 Ittiam Systems (P) Ltd. Method and device for adapting a signal
FR2932933B1 (fr) * 2008-06-18 2011-04-01 Canon Kk Procedes et dispositifs de transmission et de reception de donnees
CN101674150B (zh) * 2008-09-12 2013-06-12 中兴通讯股份有限公司 速率匹配方法和装置
JP5842900B2 (ja) * 2013-12-05 2016-01-13 株式会社デンソー 通信システム
CN108696470B (zh) * 2018-06-12 2020-09-29 中国地质大学（武汉） 一种可见光通信的dmt调制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137848A (en) * 1997-11-03 2000-10-24 At&T Corp. Method and system for joint timing recovery and channel estimation for DMT modems
US6266347B1 (en) * 1998-12-08 2001-07-24 Globespan, Inc. System and method for modifying symbol duration for the efficient transmission of information in a time duplex noise environment
KR20020093465A (ko) * 2001-06-09 2002-12-16 주식회사 하이닉스반도체 인터넷 망에서의 라우터내 포워딩 엔진의 고속 제어 방법
US6535550B1 (en) * 1999-03-02 2003-03-18 Legerity, Inc. Transceiver with variable width cyclic prefix

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285474A (en) * 1992-06-12 1994-02-08 The Board Of Trustees Of The Leland Stanford, Junior University Method for equalizing a multicarrier signal in a multicarrier communication system
US5838720A (en) * 1996-02-23 1998-11-17 Teletransactions, Inc. Transceiver control with sleep mode operation
SE510641C2 (sv) 1997-11-03 1999-06-14 Telia Ab Digital överföring i telekommunikationssystem
DE19858106B4 (de) * 1998-12-16 2014-09-25 Telefonaktiebolaget Lm Ericsson (Publ) Empfänger und Verfahren zum Verhindern einer Zwischensymbolstörung in einem Hochgeschwindigkeitsübertragungssystem
JP3448008B2 (ja) * 2000-03-30 2003-09-16 パナソニック コミュニケーションズ株式会社 モデム装置及び通信装置並びに通信制御方法
US7062294B1 (en) * 2000-09-29 2006-06-13 Arraycomm, Llc. Downlink transmission in a wireless data communication system having a base station with a smart antenna system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137848A (en) * 1997-11-03 2000-10-24 At&T Corp. Method and system for joint timing recovery and channel estimation for DMT modems
US6266347B1 (en) * 1998-12-08 2001-07-24 Globespan, Inc. System and method for modifying symbol duration for the efficient transmission of information in a time duplex noise environment
US6535550B1 (en) * 1999-03-02 2003-03-18 Legerity, Inc. Transceiver with variable width cyclic prefix
KR20020093465A (ko) * 2001-06-09 2002-12-16 주식회사 하이닉스반도체 인터넷 망에서의 라우터내 포워딩 엔진의 고속 제어 방법

Also Published As

Publication number Publication date
CN1306746C (zh) 2007-03-21
JP3947162B2 (ja) 2007-07-18
CN1505883A (zh) 2004-06-16
US20060050776A1 (en) 2006-03-09
WO2003065638A1 (en) 2003-08-07
KR20030065199A (ko) 2003-08-06
JP2005516532A (ja) 2005-06-02
US7227890B2 (en) 2007-06-05

Similar Documents

Publication Publication Date Title
US6359933B1 (en) Frame synchronization in muticarrier transmission systems
JP4046515B2 (ja) Ｏｆｄｍシステムのための反復最大尤度チャンネル推定及び信号検出システム及び方法
US6526105B1 (en) Time domain equalization for discrete multi-tone systems
KR100688118B1 (ko) 직교 주파수 분할 다중 통신 시스템에서 피크 전력 대평균 전력비를 감소시키기 위한 장치 및 방법
US8265215B1 (en) Method and system for determining symbol boundary timing in a multicarrier data transmission system
EP0957615A2 (en) Estimation and correction of clipping in a discrete multi-tone communications system
WO2004042981A2 (en) Method and apparatus for reducing a peak-to-average power ratio in an orthogonal frequency division multiplex signal
WO2005125141A1 (en) Training sequence for symbol boundary detection in a multicarrier data transmission system
US20090003421A1 (en) Time-domain equalization for discrete multi-tone systems
KR20090075730A (ko) 무선 통신 시스템에서 간섭 제거를 위한 방법 및 장치
JP2000068976A (ja) ディスクリ―ト・マルチト―ン（ｄｍｔ）ベ―スの通信システムにおける符号化技法
US6512789B1 (en) Partial equalization for digital communication systems
KR100447242B1 (ko) Ｄｍｔ 방식의 ｖｄｓｌ 시스템 및 이 시스템에서의 주기적 프리픽스 샘플 길이 결정 방법
US8064501B2 (en) Method and apparatus for generating a periodic training signal
GB2346520A (en) Data recovery in an OFDM system exploiting pilot subcarriers
Tretter Multi-Carrier Modulation
Pisek et al. Novel dithering-based peak-to-average power ratio reduction system

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110616

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee