KR100444805B1 - 진동 구조 자이로스코프의 디지털 제어 시스템 - Google Patents

Abstract

본 발명은 진동 구조 자이로스코프의 디지털 제어 시스템을 제공한다. 상기 디지털 제어 시스템은 진동 구조(3), 한 개 이상의 제 1 구동 수단(4), 그리고 한 개 이상의 제 1 픽오프 수단(2)을 가지고, 상기 한 개 이상의 제 1 구동 수단(4)은 진동 구조(3)를 진동 공명으로 유도하고 이를 유지하며, 상기 한 개 이상의 제 1 픽오프 수단(2)은 진동 구조(3)의 진동을 감지한다. 상기 디지털 제어 시스템은 디지털 프로세싱 유닛(22)을 포함하고, 상기 디지털 프로세싱 유닛(22)은 픽오프 수단(2)으로부터 출력 신호를 수신하고, 수신 신호를 프로세싱하며, 그리고 디지털-아날로그 변환기(20)를 통해 제 1 구동 수단(4)에 전송한다. 이 시스템은 샘플링 수단과 가변 주파수 발진기(23)를 포함하며, 상기 샘플링 수단은 디지털 프로세싱 유닛(22)에 전달되기 전에 선택된 시간 구간에서 출력 신호를 샘플링하고, 상기 가변 주파수 발진기(23)는 샘플 수단 샘플링 구간을 제어하기 위해 디지털 프로세싱 유닛(22)의 제어 하에 연결된다.

Description

진동 구조 자이로스코프의 디지털 제어 시스템{A DIGITAL CONTROL SYSTEM FOR A VIBRATING STRUCTURE GYROSCOPE}

공지된 진동 구조 자이로스코프는 여러 가지 다른 기계적 진동 구조를 이용하여 설계된다. 이 여러 종류의 구조는 빔, 튜닝 포크, 실린더, 반구 셀, 그리고 링을 포함한다. 모든 이러한 공지 시스템의 공통적인 특징은 기계적 진동 구조에 의해 결정되는 자연 주파수에서 공명 캐리어 모드를 유지한다는 점이다. 이는, 자이로가 적절한 축 주위로 회전할 때 코리올리력을 생성하는 선형 모멘텀을 제공한다. 일반적으로 다양한 시스템이 사용되어, 자이로스코프의 실제 구조에 따른 코리올리력을 측정한다.

본 발명은 진동 구조 자이로스코프의 디지털 제어 시스템에 관한 것이고, 이때 상기 자이로스코프는 진동 구조, 제 1, 2 구동 수단, 그리고 제 1, 2 픽오프 수단으로 구성되며, 상기 제 1, 2 구동 수단은 진동 구조를 진동 공명으로 이끌고 유지하며, 상기 제 1, 2 픽오프 수단은 진동 구조의 진동을 감지한다.

도 1은 진동 구조 자이로스코프에 대한 본 발명과 다른 기존 아날로그 제어 시스템의 도식적인 블록 다이어그램.

도 2는 진동 구조 자이로스코프에 대한 본 발명과 다른 기존 디지털 샘플링 시스템의 블록 다이어그램.

도 3은 본 발명의 제 1 실시예에 따르는 디지털 제어 시스템의 일반화된 블록 다이어그램.

도 4는 도 3의 본 발명에 따르는 디지털 제어 시스템의 상세한 다이어그램.

도 5는 도 3과 4의 시스템에 대한 샘플 및 변환 순서를 도시하는 다이어그램.

도 6은 구동 루프에 대해 도 3과 4에 도시되는 바와 같이 본 발명의 제어 시스템에 대한 데이터 및 변환 순서를 도시하는 다이어그램.

도 7은 본 발명에 따르는 도 3, 4의 제어 시스템에 대한 전체 샘플/과정 구동 사이클을 도시하는 도면.

도 8은 본 발명의 제 2 실시예에 따르는 디지털 제어 시스템의 블록 다이어그램.

셀 형태의 진동 구조를 가지는 전형적인 아날로그 폐루프 제어 시스템(3)이 첨부된 도면의 도 1에 도시된다. 이 시스템은 두 개의 독립 루프, 즉 제 1 (여기)루프(1)와 제 2 (댐핑) 루프로 구성된다. 이때 상기 제 1 (여기) 루프는 제 1 픽오프 수단(2)과 제 1 구동 수단(4) 사이에 위치하고, 상기 제 상기 제 2 (댐핑) 루프는 제 2 픽오프 수단(6)과 제 2 구동 수단(7) 사이에 제공된다. 이때 상기 제 1 픽오프 수단(2)은 진동 구조(3)로부터 출력되는 모션 감지기로 작용하고, 상기 제 1 구동 수단(4)은 진동 구조(3)의 진동을 생성하는 강제 입력으로 작용한다. 제 1 루프(1)는, 제 1 픽오프 수단(2)과 제 1 구동 수단(4) 사이에서 90도 위상으로 정의되는 자연 공명 주파수에서 진동 구조(3)를 여기시키게 되고, 결과적인 진동의 진폭인 제 1 픽오프 수단(2)에서의 결과적 신호의 진폭을 제어하게 된다. 일반적으로, 위상 감지기(8)는 90도 위상 관계를 결정하기 위해 사용되고, 참조 레벨(10)을 가지는 진폭 감지기(9)는 필요한 제 1 픽오프 수단 진폭을 설정하는 데 사용한다. 제 2 루프(5)는 필요한 시스템 성능을 얻기 위해 높은 Q 레이트 반응에 대해 댐핑을 제공하는 전형적인 힘 피드백 구조로 도시된다.

도 1의 폐루프 시스템은 일반적으로 아날로그 시스템이고, 또한 상기 시스템은 높은 Q 기계 진동 구조의 공명 주파수를 정확하게 트래킹하는, 그리고 상대적인 위상에 의해 원하는 신호만을 그리고 에러 신호를 구별해내는, 능력에 그 성능의 상당 부분을 의존한다.

실제 센서는 5-20 KHz 범위의 주파수에서 작동한다. 이때, Q 팩터의 범위는 2000-20000이다. 이는 자이로스코프를 구현하기 위해 사용되는 전자 제어 시스템의 위상 정밀도에 대단한 제약을 가져온다. 이 시스템에서, 0.5동의 위상 에러는 상당히 큰 바이어스 에러를 가져오고, 결과적으로 필요한 특성을 얻지 못하게 한다.

작은 저비용 시스템으로 특성화, 설계, 그리고 집적(즉, ASICS)시키기 어려운 정밀 아날로그 전자 회로를 이용하여, 이 센서들에 대한 제어 루프가 구현된다. 또한, 아날로그 회로에 바탕한 시스템을 교정 및 보정하는 것은 마찬가지로 어려운 일이다. 더욱이, 시스템 일체화를 간단하게 하기 위해, 그리고 성능 향상을 위해 추가적인 보정을 하기 위해, 디지털 형태로 이용가능한 센서 출력을 현재의 시스템이 요구한다.

도 1의 장치에서, 제 1 루프(1)는 필터(11), 전압 제어 발진기(VCO)(12), 이득 제어(13), 그리고 증폭기(14)를 추가로 포함한다. 제 2 루프(5)는 증폭기(18), 필터(15), 그리고 복조기(16)를 포함하며, 상기 복조기(16)로부터 가해진 각 레이트에 비례하는 직류 출력 신호(17)가 나온다.

그러므로, 보다 복잡하고 "루프 내의" 보정을 가함으로서 루트에 고성능을 제공하기 위해, 그리고 ASIC 전개, 시스템 집적을 촉진시키기 위해, 루프(1, 5)의 디지털 전자 방식 구현에 대한 요구가 존재한다. 불행하게도, 20 KHz에서의 신호에서, 0.5도의 위상 분해능은 70 나노초의 샘플링 지연과 동일하다. 이는, 원하는 정밀도의 분해능을 보이기 위해 필요한 기존 정밀 디지털화와 프로세싱 시스템에 대한 매우 높은 요구를 제시한다.

디지털 프로세싱을 사용하는 기존 샘플 데이터 시스템이 도 2에 도시된다. 도 2의 기존 시스템은 제 1 픽오프 수단(2)과 제 2 픽오프 수단(6)으로부터 각각 출력 신호를 샘플링하고 변환하기 위해 아날로그-디지털 컨버터(19)를 이용한다.부가적으로 디지털-아날로그 변환기(20)가 제공되고, 상기 변환기(19, 20)는 고정 주파수 결정 발진기(21)에 동기화된다. 발진기(21)는 초단파(14MHz)에서 작동하고, 자이로스코프의 진동 구조(3)는 매우 낮은 주파수(90KHz)에서 작동한다. 제 1 픽오프 수단(2)과 제 2 수단(6)으로부터의 출력은, 초단파 영역에서 디지털 변환기(19)에 의해 디지털화되고, 정량화된 아날로그 출력 파형을 얻기 위해 디지털 프로세싱 유닛(22)의 입력(22a)에 공급된다. 이는 0.5도의 분해능으로 각각의 채널을 정량화하기 위하여 70 나노초(14MHz)의 샘플 변환 레이트를 필요로 한다. 만족스런 성능을 얻기 위해 충분한 위상의 분해능을 가지고자, 부가적인 프로세싱이 요구된다. 1 도/초의 분해능을 얻기 위해 12 비트인 진폭 분해능에 이르고자 하는 것은 상당히 어렵고 비용 소요가 크다. 도 2의 기존 시스템에서, 발진기(21)로부터 유닛(22)까지 (22b)에서 클럭 신호가 제공되고, (22c)에서 데이터 출력 신호가 제공되며, (22d)에서 디지털 레이트 출력 신호가 제공된다.

매우 높은 샘플 레이트가 필요없으면서 그래서 진동 구조 자이로 제어 시스템으로 더욱 적합한 디지털 제어 시스템에 대한 요구가 그러므로 존재한다.

본 발명의 한 측면에 따라, 진동 구조 자이로스코프에 대한 디지털 제어 시스템이 제공되고, 상기 진동 구조 자이로스코프는 진동 구조, 제 1 구동 수단, 제 1 픽오프 수단으로 구성되며, 상기 제 1 구동 수단은 진동 구조를 진동 공명 상태로 놓고 이를 유지하며, 상기 제 1 픽오프 수단은 진동 구조의 진동을 감지한다. 이때, 상기 디지털 제어 시스템은 디지털 프로세싱 유닛, 샘플링 수단, 그리고 가변 주파수 발진기를 포함하고, 상기 디지털 프로세싱 유닛은 제 1 픽오프 수단으로부터 출력 신호를 수신하고, 수신 신호를 처리하며, 디지털-아날로그 변환기를 통해 제 1 구동 수단에 상기 수신 신호를 보낸다. 또한 상기 샘플링 수단은 디지털 프로세싱 유닛에 전송되기 전에 상기 출력 신호를 선택된 시간 구간에서 샘플링하고, 상기 가변 주파수 발진기는 구간을 샘플링 수단 샘플링 구간을 제어하기 위해 디지털 프로세싱 유닛의 제어 하에 연결된다.

디지털 제어 시스템은 제 2 구동 수단과 제 2 픽오프 수단을 포함하는 것이 선호된다. 상기 제 2 구동 수단은 진동 구조를 진동 공명으로 놓고 유지하며, 상기 제 2 픽오프 수단은 진동 구조의 진동을 감지한다.

편리하게도, 디지털 프로세싱 유닛은 가변 주파수 발진기의 주파수를 진동 구조의 다중 공명 주파수로 조절하도록 작동한다. 이때 이 조절은 제 1 픽오프 수단으로부터 디지털 프로세싱 유닛에 의해 수신되는 출력 신호를 기초로 한다.

유리하게도, 제 1, 2 픽오프 수단으로부터 출력 신호를 수신하기 위해 연결되는 한 개 이상의 아날로그-디지털 변환기로부터 수신되는 출력 신호로 디지털 프로세싱 유닛 내의 루프 필터링 및 제어 수단을 동기화하기 위한 프로세서 중단 신호를 방생시키도록 가변 주파수 발진기가 작동한다. 상기 한 개 이상의 아날로그-디지털 변환기는 디지털 프로세싱 유닛에 도달하기 전에 선택된 시간 구간에서 상기 출력 신호를 샘플링하기 위한 수단의 일부를 형성한다.

디지털 제어 시스템은 두 개의 아날로그-디지털 변환기를 포함하는 것이 선호된다. 이때, 제 1, 2 픽오프 수단으로부터 아날로그-디지털 변환기로의 출력 신호의 각각의 4분 주기에 제 1, 2 픽오프 출력 신호의 샘플링을 보장하기 위해, 진동 구조의 자연 공명 주파수의 네 배로 작동하도록, 가변 주파수 발진기가 배열된다.

편리하게도, 샘플링 수단은, 샘플의 인터리빙을 제공하기 위해 제 1, 2 픽오프 수단으로부터 각각의 출력 신호 채널에 대한 두 개 이상의 샘플 및 홀드 장치를 포함한다.

이롭게도, 완전한 사이클의 제 1, 2 픽오프 수단 출력 신호 파형으로 된 버퍼의 데이터를 수신하도록 디지털 프로세싱 유닛을 구동하기 위해 데이터를 저장하기 위한, 그리고 각각의 4분파 이후에 아날로그-디지털 변환기로부터의 데이터를 수신하기 위한 데이터 버퍼를 디지털 제어 시스템이 포함하는 것이 바람직하다.

진동 구조를 진동 공명으로 여기하기 위해 제 1, 2 구동 수단까지 전송을 위한 구동 파형을 디지털-아날로그 변환기가 발생시키고, 상기 디지털-아날로그 변환기는 가변 주파수 발진기 출력에 동기화되는 것이 선호된다.

데이터 프로세싱 유닛에 전송되기 이전에 선택된 시간 구간에서 상기 출력 신호를 샘플링하는 수단은 두 개이상의 시그마 델타 아날로그-디지털 변환기를 포함하고, 상기 변환기는 샘플 주기동안 출력 신호 파형을 일체화시키기 위해 제 1, 2 픽오프 수단으로부터 출력 신호를 수신하도록 배열된다.

본 발명의 다른 측면에 따라, 본 발명에 따르는 디지털 제어 시스템을 가지는 진동 구조 자이로스코프가 제공된다.

발명을 보다 쉽게 이해하기 위해, 첨부된 도면을 이용하여 발명을 설명할 것이다.

본 발명의 제 1 실시예에 따르는 디지털 제어 시스템은 첨부된 도면에서 도 3의 블록 다이어그램 형태로 도시된다. 이해를 돕기 위해, 이 실시예와 다른 실시예의 시스템이 폐루프 시스템으로 나타나지만, 제 2 구동 수단이나 제 2 픽오프 수단을 필요로 하지 않는 개방 루프 시스템에도 동일하게 적용할 수 있는 것으로 이해되어야 할 것이다. 도 3의 다이어그램이 도 2와 연계되어 앞서 기술된 아이템을 포함하는 한, 유사한 아이템이 동일 참조 번호로 주어질 것이고, 더 이상 상세히 기술되지는 않을 것이다. 그러나, 도 3에 도시되는 바와 같이 본 발명의 실시예에서, 디지털 프로세싱 유닛(22)에 전송되기 전에 선택된 시간 구간에서 출력 신호를 샘플링하는 수단이 제공된다. 이는 샘플 수단 샘플링 구간을 제어하기 위해 (24)에서 디지털 프로세싱 유닛(22)의 제어하에 연결되는 가변 주파수 발진기(23)를 포함한다.

디지털 프로세싱 유닛(22)으로부터 (24)에서 수신되는 디지털 제어 워드에 의해 조절되는 주파수를 가지는 능력이 발진기(23)에 있다. 이때, 상기 디지털 프로세싱 유닛(22)은 발진기(23) 주파수를 조절하도록 작동되어, 제 1 픽오프 수단(2)으로부터 유닛(22)에 의해 수신되는 출력 신호에 바탕한 진동 구조(3)의 공명 주파수를 일치시킨다. 진동 구조(3)의 공명 주파수는 일반적으로 20KHz이다. 일반적으로 80KHz의 발진기(23) 주파수를 공명 구조 주파수의 몇배까지 고분해능으로 조절하기 위해 디지털 제어가 이용된다. 제어 워드는 제 1 픽오프 수단(2)에 존재하는 신호를 바탕으로 하여 디지털 프로세싱 유닛(22) 내의 루프 필터링 알고리즘에 의해 결정될 것이다.

아날로그--디지털 변환기(19)를 통과한 제 1 픽오프 수단(2)과 제 2 픽오프 수단(6)으로부터의 신호는 80KHz의 입력(25)에서 유닛(22)에 수신된다. 샘플링 시기와 변환 사이클은 80KHz에서 프로세서 인터럽트(26)를 발생시키는 데 또한 사용되는 가변 주파수 발진기(23)에 의해 전체적으로 제어되어, 아날로그-디지털 변환기(19)로부터 출력 데이터에, 프로세서 유닛(22) 내의 루프 필터링 및 제어 알고리즘을 동기화시킨다.

가변 주파수 발진기(23)는 진동 구조 자이로 자연 공명 주파수의 네배에서 작동하여, 입력 신호의 각각의 4분 사이클에 대해 샘플링을 실행하게 한다. 이는 제 1 픽오프 수단(2)과 제 2 픽오프 수단(6)으로부터의 입력 신호의 상대적 위상을 적절한 샘플을 더하고 감함으로서 연산하게 한다. 유사한 방식으로, 진동 구조 제 1 구동 수단(4)과 제 2 구동 수단(7)을 여기시키는 구동 파형이 디지털-아날로그 변환기(20)에 의해 발생되고, 상기 변환기(20)는 가변 주파수 발진기(23)로부터의 출력에 동기화된다. 각각의 4분 사이클에 대한 진폭은 (22c)에서의 유닛(22)으로부터 디지털 제어 워드에 의해 설정된다. 이는, 어떤 상대적 위상의 구동 파형을 진동 구조(3)에 가해지도록 한다. 이 실시예로, 샘플/변환 시간은 4/20KHz만큼 낮고 80KHz와 같다. 이는 기존 시스템에서 요구되는 14MHz보다 한참 작은 값이고, 저비용 고정밀도의 아날로그-디지털 변환기 시스템을 사용하게 하며, 이는 모놀리식 집적 회로에 보다 쉽게 집적될 수 있다.

도 4는 도 3의 블록 다이어그램의 상세도이다. 도 4에서, 샘플/변환 또는 아날로그-디지털 변환기(19)가 픽오프 수단(2, 6)으로부터 수신되는 입력 파형의 각각의 4분 사이클(80KHz)에 대해 신호를 샘플링하거나 일체화할 수 있도록 배열된다. 두 샘플 및 홀드 장치가 각각의 채널에 대해 요구된다. 즉, 픽오프 수단(2, 6)으로부터의 각각의 출력 채널은 총 네 장치(27)를 구성한다. 채널 당 두 개의 장치가 샘플의 인터리빙을 실행시켜서, 정보 손실을 방지한다. 변환용으로 적절한 4분 샘플을 선택하기 위해 두 개의 관련 샘플 및 홀드 장치(27)로부터의 출력을 수신하는 각각의 채널에 멀티플렉서(28)가 포함된다. 그러므로, 각각의 채널은 변환을 실행하는 단일 아날로그-디지털 변환기(29)를 포함한다.

도 4의 실시예에서, 샘플 및 홀드 장치(27)의 뱅크에 (30)에서의 80 KHz 출력 신호와, 인터럽트에 20KHz의 출력 신호를, 가변 주파수 발진기가 제공한다. 유닛(22)에 (25)에서 입력되는 데이터는 20 KHz에 있고, 유닛(22)에 전송되기 전에 수신된 4분 사이클(80KHz) 데이터를 저장하는 버퍼(31)를 통해 수신된다. 데이터는 20KHz에서 (22c)로부터 출력되고, 버퍼(31a)에 저장된다. 이때, 각 4분 사이클에 대한 값이 읽혀지고, 발진기(23)의 제어 하에 디지털-아날로그 변환기(20)에 가해진다.

도 5는 도 4에 도시되는 시스템에 대한 샘플 및 변환 순서를 도시한다. 제 1 픽오프 수단(2)으로부터의 단일 픽오프 출력 신호만이 단순화를 위해 도시되고, 동일한 방법이 제 2 픽오프 수단(6)에도 적용된다. 제 2 픽오프 수단(6)으로부터의 출력 신호는 (32)에서의 입력 파형으로 도시된다. 도 5에서, (33)에서 도시되는 바와 같이 제 1 픽오프 수단(2)에 연결되는 쌍으로 된 첫 번째 두 개의 샘플 및 홀드 장치(27)가 가변 주파수 발진기(23)에 의해 제어되는 타이밍으로 P1에서의 입력 파형(32)의 제 1 사분 사이클을 샘플링한다. 제 1 픽오프 수단(2)에 연결되는 두 번째 두 개의 샘플 및 홀드 장치(27)는 (34)에 도시되는 바와 같이, 입력 파형(32)의 제 2 사분 사이클 P2를 샘플링한다. 이때, 상기 시간동안, 제 1, 2 샘플에 멀티플렉서(28)를 통해 연결된 아날로그-디지털 변환기(29)와 제 1 픽오프 수단(2)에 연결된 홀드 장치는 제 1 샘플 및 홀드 장치(27) 즉 P1에 보지되는 아날로그 전압을 (35)에 도시되는 바와 같이 변환할 것이다.

변환의 결과는 이 구간의 종료 시에 디지털 프로세싱 유닛(22)에서 사용가능하다. 제 3 사분 사이클 동안, 제 1 픽오프 수단(2)에 연결되는 제 1 샘플 및 홀드 장치(21)가 P3에서 입력 파형(32)을 다시 샘플링하고, 제 1 아날로그-디지털 변환기(29)는 제 1 픽오프 수단(2)에 연결(즉, P2)된다.

유사한 방식으로, 제 4 사분 사이클 동안에, 제 2 샘플 및 홀드 장치(27)가 P4에서 입력 파형을 다시 샘플링하고, 제 1 아날로그-디지털 변환기(29)는 P3에서 제 1 샘플 및 홀드 장치에 보지되는 신호를 변환한다. 최종 샘플 P4는 새 구간의 제 1 사이클을 형성하는 제 5 사분 사이클 동안 변환되고, P1은 새 순서의 시초에서 제 1 샘플 및 홀드 장치(27)에 의해 다시 샘플링된다.

각각의 4분 사이클 80KHz 이후에 제 1 아날로그-디지털 변환기(29)로부터 데이터를 이용할 수 있으나, 버퍼(FIFO)(31)에 저장되어, 도 5의 (36)에 도시되는 바와 같이 입력 파형의 완전한 사이클로 프로세싱 유닛(22)을 작동시킨다. 그러므로, 가변 주파수 발진기(23)에 의해 발생되는 (26)에서의 인터럽트 제어 하에 20, 20, 5 KHz와 같은 낮은 레이트에서 유닛(22)에 의해 데이터가 읽혀질 수 있다.

유사한 과정이 제 1, 2 구동 수단(4, 7)에 대해 사용되고, 이에 의해 일반적으로 사인파나 방형파인 구동 파형이 가변 주파수 발진기(23)의 출력에 동기화되는 디지털-아날로그 변환기(20)에 의해 발생된다. 파형의 각각의 4분 사이클에 대해가해진 구동 파형의 진폭은 디지털 프로세싱 유닛(22)으로부터 디지털 워드에 의해 설정된다. 각각의 4분 사이클에 대해 적절한 값을 연산함으로서, 어떤 상대적 위상의 구동 파형도 얻을 수 있다.

도 6은 도 4의 실시예에서 도시되는 시스템에 대한 구동 순서에 대한 데이터 및 변환 순서를 도시한다. 제 1 구동 수단(4)에 대한 단일 구동 출력 신호만이 단순화를 위해 (37)에 도시되지만, 이는 제 2 구동 수단(7)의 경우에도 동일하게 적용된다. 이전의 인터럽트 동안 디지털 프로세싱 유닛(22)에 의해 각각의 4분 사이클에 대한 데이터가 연산되고, 도 6의 (38)에 도시되는 것처럼 디지털-아날로그 변환기(20)와 연계하여 상기 데이터는 버퍼(31a)로 로딩된다. 각각의 데이터 값은 실제 또는 동상값 성분(39)과 4분 또는 이상값 성분(40)의 합으로 구성된다. 실제 성분값(39)은 제 3, 4 사분 사이클 동안 취소되어, 동상 주기 파형이 생성될 수 있다. 유사한 방식으로, 4분 성분값(40)은 제 1, 4 사분 사이클 동안 취소되어, 이상의 래깅 주기 파형이 생성될 수 있다. 그러므로, 디지털-아날로그 변환기(20) 출력은 제 1 구동 수단(4)과 제 2 구동 수단(7)에 대해 어떤 위상과 크기의 신호도 발생시키는 두 개의 가능한 파형의 합일 것이다.

전체 샘플/프로세스/드라이브 사이클이 도 7에 도시된다. 도 7에서, 제 1 픽오프 수단(2)과 제 2 픽오프 수단(6)으로부터의 제 1 사이클 입력 파형(41)에 대한 데이터는 가변 주파수 발진기(23)에 의해 샘플링되고, 입력 파형(41)의 제 2 사이클동안 프로세싱하기에 적합하다. 디지털 프로세싱/필터링은 20KHz 이하의 적절한 프레임 레이트로 실행되고, 각각의 4분 사이클에 대한 출력 또는 구동 데이터는(42)에 도시되는 바와 같이 각 프레임의 단부에 있는 디지털-아날로그 변환기 리지스터에 기록된다. 제 1 구동 수단(4)과 제 2 구동 수단(7)에 대한 구동 파형을 발생시키는 디지털-아날로그 변환기 순서는 가변 주파수 발진기(23)에 의해 유사하게 제어된다.

그러므로, 제 1 픽오프 수단(2) 및 제 2 픽오프 수단(6)으로부터의 입력 신호와 제 1 구동 수단(4) 및 제 2 구동 수단(7)까지의 구동 신호의 주파수 및 상대적 위상은 프로세싱 유닛(22)의 클럭 요소에 독립적으로 제어되고 정확하게 형성될 것이다. 시스템으로부터의 출력에 그다지 영향을 미치지 않으면서 프로세싱 프레임을 분실하거나 확장함으로서, 이는 시스템을 에러에 견디도록 할 수 있다. 프레임 레이트는 적절한 프로세싱 출력과 일치하거나 감소하도록 선택된다.

가변 주파수 발진기(23)는 선명한 분해능 주파수로 조절될 것을 요하여, 진동 구조(3)의 주파수를 정확하게 트래킹한다. 이는, 폭넓은 제어 워드로 달성될 수 있고, 또는 평행 제어 워드의 감소된 분해능이나 주파수 조절의 향상된 분해능을 주도록 시간에 걸쳐 평균화됨으로서, 이루어질 수 있다.

높은 수준의 잡음 거절을 제공하기 위하여, 샘플 주기동안 입력 파형을 평균하거나 적분하는 샘플 및 홀드 장치를 사용하는 것이 선호된다. 도 8에 도시되는 것과 같은 예에서, 두 개의 시그마/델타 아날로그-디지털 변환기(42)는 제 1 픽오프 수단(2)으로부터의 출력 라인에 있는 변환기(42)에 위치하도록 사용되고, 제 2 픽오프 수단(6)으로부터의 출력 라인에 있는 다른 한 개의 변환기(42)에 위치하도록 사용된다. 이러한 사용은 샘플 및 홀드 장치에 대한 요구를 제거하고,변환기(42) 내의 서머(summer)를 읽고 재설정함으로서 가변 주파수 발진기(23)에 의해 설정되는 적분 구간을 디지털 방식으로 간단하게 제어할 수 있게 한다. 유닛(22)으로부터 유용한 프로세싱 출력 내에서 발명의 시스템에 맞춰지는 자이로스코프의 요구되는 동적 성능을 최적화하도록, 프로세싱 레이트가 선택된다.

Claims (11)

1. 진동 구조 자이로스코프 용의 디지털 제어 시스템으로서,

   상기 디지털 제어 시스템은 진동 구조(3), 제 1 구동 수단(4), 그리고 제 1 픽오프 수단(2)으로 구성되며, 상기 제 1 구동 수단(4)은 진동 구조를 진동 공명에 놓고 이를 유지시키며, 상기 제 1 픽오프 수단(2)은 진동 구조의 진동을 감지하며,

   상기 디지털 제어 시스템은 디지털 프로세싱 유닛(22), 샘플링 수단, 그리고 가변 주파수 발진기(23)를 포함하고,

   상기 디지털 프로세싱 유닛(22)은 제 1 픽오프 수단(2)으로부터 출력 신호를 수신하고, 수신한 신호를 처리하여, 처리된 신호를 디지털-아날로그 변환기(20)를 통해 제 1 구동 수단(4)에 전송하며,

   상기 샘플링 수단은 디지털 프로세싱 유닛(22)에 전달되기 전에 상기 출력 신호들을 선택된 시간 구간들로 샘플링하고,

   상기 가변 주파수 발진기(23)는 구간들을 샘플링하는 샘플링 수단을 제어하기 위해 디지털 프로세싱 유닛(22)에 연결되어 디지털 프로세싱 유닛(22)의 제어를 받는 것을 특징으로 하는 디지털 제어 시스템.
2. 제 1 항에 있어서,

   상기 디지털 제어 시스템은 제 2 구동 수단(7)과 제 2 픽오프 수단(6)을 포함하며,

   상기 제 2 구동 수단(7)은 진동 구조(3)를 진동 공명에 놓고 이를 유지시키며,

   상기 제 2 픽오프 수단(6)은 진동 구조(3)의 진동을 감지하는 것을 특징으로 하는 디지털 제어 시스템.
3. 제 1 항에 있어서, 제 1 픽오프 수단(2)으로부터 디지털 프로세싱 유닛(22)에 의해 수신된 출력 신호들을 바탕으로 진동 구조(3)의 다중 공명 주파수로, 즉, 진동 구조(3)의 공명 주파수의 배수로, 가변 주파수 발진기(23)의 주파수를 조절하도록, 상기 디지털 프로세싱 유닛(22)이 동작하는 것을 특징으로 하는 디지털 제어 시스템.
4. 제 1 항에 있어서,

   제 1 픽오프 수단(2) 및 제 2 픽오프 수단(6)으로부터 출력 신호를 수신하기 위해 연결되는 한개 이상의 아날로그-디지털 변환기(19, 29)로부터 수신한 출력 신호로 디지털 프로세싱 유닛(22) 내의 루프 필터링 및 제어 수단을 동기화시키기 위해 프로세서 인터럽트 신호를 발생시키도록 가변 주파수 발진기(23)가 동작하고,

   상기 한개 이상의 아날로그-디지털 변환기(19, 29)는 디지털 프로세싱 유닛(22)에 도달하기 전에 상기 출력 신호를 선택된 시간 구간들로 샘플링하기 위한 샘플링 수단의 일부분을 형성하는 것을 특징으로 하는 디지털 제어 시스템.
5. 제 4 항에 있어서,

   상기 디지털 제어 시스템은 두개의 아날로그-디지털 변환기(19, 29)를 포함하고,

   진동 구조(3)의 자연 공명 주파수의 네배에서 동작하도록 상기 가변 주파수 발진기(23)가 배열되어,

   제 1 픽오프 수단(2) 및 제 2 픽오프 수단(6)으로부터 아날로그-디지털 변환기(19, 29)로의 출력 신호의 각각의 1/4 사이클에 대해 제 1 및 제 2 픽오프 수단 출력 신호의 샘플링을 보장하도록 하는 것을 특징으로 하는 디지털 제어 시스템.
6. 제 5 항에 있어서,

   상기 샘플링 수단은 두개 이상의 샘플 및 홀드 장치(27)를 포함하여,

   제 1 및 제 2 픽오프 수단(2, 6)으로부터 각각의 출력 신호 채널이 샘플의 인터리빙(interleaving)을 제공할 수 있도록 하는 것을 특징으로 하는 디지털 제어 시스템.
7. 제 6 항에 있어서,

   상기 디지털 제어 시스템은 데이터 버퍼(31)를 포함하고,

   상기 데이터 버퍼(31)는 각각의 1/4 사이클 이후에 아날로그-디지털 변환기(19, 29)로부터 데이터를 수신하고 데이터를 저장하여,

   제 1 및 제 2 픽오프 수단 출력 신호 파형의 완전한 사이클에 대해 상기 디지털 프로세싱 유닛(22)이 상기 데이터 버퍼(31)로부터 데이터를 수신함을 보장하도록 하는 것을 특징으로 하는 디지털 제어 시스템.
8. 제 7 항에 있어서,

   진동 구조(3)를 진동 공명으로 여기시키기 위해 제 1, 2 구동 수단(4, 7)을 통과하기 위한 구동 파형을 상기 디지털-아날로그 변환기(20)가 발생시키고,

   상기 디지털-아날로그 변환기(20)는 가변 주파수 발진기 출력에 동기화되는 것을 특징으로 하는 디지털 제어 시스템.
9. 제 2 항에 있어서,

   데이터 프로세싱 유닛에 도달하기 전에 상기 출력 신호를 선택된 시간 구간들로 샘플링하기 위한 상기 샘플링 수단은 두개 이상의 시그마 델타 아날로그-디지털 변환기를 포함하고,

   샘플 주기에 대해 출력 신호 파형을 적분하기 위해 제 1 및 제 2 픽오프 수단으로부터 출력 신호를 수신하도록 상기 두개 이상의 시그마 델타 아날로그-디지털 변환기가 배열되는 것을 특징으로 하는 디지털 제어 시스템.
10. 삭제
11. 삭제