KR100440970B1

KR100440970B1 - 데이터 전송을 조기에 종료하는 장치 및 방법

Info

Publication number: KR100440970B1
Application number: KR10-2002-0040404A
Authority: KR
Inventors: 김재화; 나일주
Original assignee: 삼성전자주식회사
Priority date: 2002-07-11
Filing date: 2002-07-11
Publication date: 2004-07-21
Also published as: KR20040007817A

Abstract

본 발명은 하드디스크를 매체로 하는 실시간 데이터 스트림의 재생/저장 시스템에서 데이터 버스트의 종료 단계에서의 시간을 감소시킴으로서 ATA 인터페이스의 대역폭을 절약하기 위한 것으로, 본 발명에 따른 데이터 전송을 조기에 종료하는 장치는 제 1 장치로부터 제 2 장치로 데이터를 전송하는 데이터 전송부, 상기 데이터 전송부가 데이터를 전송한 상태에서, 임의의 개수의 추가 데이터를 전송한 후, 데이터 전송을 일시적으로 정지하고, 데이터를 재 전송하는 데이터 전송 정지부, 상기 추가 데이터의 개수를 계산하는 추가 데이터 개수 계산부, 및 상기 데이터 전송 정지부가 데이터를 재 전송한 상태에서, 상기 개수의 추가 데이터를 전송하는데 소요되는 시간을 감하여 데이터 전송을 조기에 종결하는 데이터 전송 조기 종결부로 구성된다.

본 발명에 따르면 데이터 버스트의 전송 종료 단계에서 추가 데이터를 전송 받는 시간을 기다리지 않고, 바로 종료 단계를 시작하여 조기에 종료시킴으로서 ATA 인터페이스의 대역폭을 절약할 수 있는 효과가 있다.

Description

데이터 전송을 조기에 종료하는 장치 및 방법{Apparatus and method for early terminating a data transfer}

본 발명은 ATA 방식의 하드디스크에 실시간 데이터 스트림을 저장하거나,ATA 방식의 하드디스크에 저장된 데이터를 실시간 데이터 스트림으로 재생하는 기술에 관한 것으로, 특히 UDMA 모드의 데이터 전송에 있어서 종료 단계에서 소요되는 시간을 줄임으로서 ATA 인터페이스의 대역폭을 절약하는 기술에 관한 것이다.

ATA 인터페이스는 데이터 버스트의 입력과 출력에 대한 공통된 버스이다. 따라서 실시간 데이터의 입출력을 위해서는 실시간 데이터 경로의 대역폭보다는 넓은 대역폭을 가지고 있어야 한다. 특히, 스트림의 입력과 출력을 동시에 수행하는 풀 듀플렉스(full-duplex) 통신의 경우에는 단방향의 경우보다 최소 2배의 대역폭을 확보하여야한다. 실제로는 실시간 스트림을 전송하는 버스트뿐만 아니라 파일 접근과 같은 시스템 관련 데이터를 입출력도 함께 고려되어야 하므로, 실시간 스트림에 필요한 대역폭보다는 높은 대역폭이 필요하다. 현재 시점에서 하드디스크의 데이터 전송 속도는 전송 모드에 따라 최대 100 Mbye/sec의 전송 속도를 가지고 있으나, 이것은 버스트의 초기화와 종료 단계를 제외한 연속 전송 단계에서의 전송 속도이다. 따라서 버스트의 초기화 및 종료 단계의 시간을 최대한 줄이는 것이 대역폭의 효율적인 사용의 핵심 사항이라 할 수 있다.

종래의 ATA 표준을 따르는 기기들은 모든 데이터의 전송이 완료된 시점에서 일시적으로 정지시킨 후, 일정 시간이 경과한 이후에 종료단계를 시작하도록 구현되어 있었다. 이것은 ATA 표준의 버스트 종료단계에서 최대 3 워드(word)까지 여분의 데이터가 수신되는 것을 대비하도록 정의되어 있는 것을 준수하기 위한 결과이다. 그러나, 데이터 스트림의 마지막 버스트의 경우는 상기 여분의 데이터, 즉 추가 데이터가 몇 개인 지를 이전의 정지 과정에서 알 수 있기 때문에, 결국 데이터의 마지막을 알 수 있다. 따라서, 상기 3개의 추가 데이터를 불필요하게 기다림으로서 ATA 인터페이스의 대역폭을 낭비하는 문제점이 있었다.

본 발명이 이루고자 하는 기술적 과제는 하드디스크를 매체로 하는 실시간 데이터 스트림의 재생/저장 시스템에서 데이터 버스트의 종료 단계에서의 시간을 감소시킴으로서 ATA 인터페이스의 대역폭을 절약하는 장치 및 방법을 제공하는데 있다.

도 1은 종래의 UDMA를 구현한 장치의 구성도이다.

도 2는 종래의 데이터 입력 버스트를 호스트가 종결하는 과정의 타이밍도이다.

도 3은 종래의 데이터 출력 버스트를 디바이스가 종결하는 과정의 타이밍도이다.

도 4는 본 발명인 데이터 전송을 조기에 종료하는 장치의 구성도이다.

도 5는 본 발명을 적용한 데이터 입력 버스트를 호스트가 조기에 종결하는 과정의 타이밍도이다.

도 6은 본 발명을 적용한 데이터 입력 버스트를 디바이스가 조기에 종결하는 과정의 타이밍도이다.

도 7은 본 발명인 데이터 전송을 조기에 종료하는 방법의 흐름도이다.

상기 문제점을 해결하기 위한 본 발명에 따른 데이터 전송을 조기에 종료하는 장치는 제 1 장치로부터 제 2 장치로 데이터를 전송하는 데이터 전송부, 상기 데이터 전송부가 데이터를 전송한 상태에서, 임의의 개수의 추가 데이터를 전송한 후, 데이터 전송을 일시적으로 정지하고, 데이터를 재 전송하는 데이터 전송 정지부, 상기 추가 데이터의 개수를 계산하는 추가 데이터 개수 계산부, 및 상기 데이터 전송 정지부가 데이터를 재 전송한 상태에서, 상기 개수의 추가 데이터를 전송하는데 소요되는 시간을 감하여 데이터 전송을 조기에 종결하는 데이터 전송 조기 종결부로 구성된다.

이하에서는 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.

도 1은 종래의 UDMA를 구현한 장치의 구성도이다.

상기 UDMA를 구현한 장치는 호스트(11), 하드디스크(12), ATA인터페이스(13), 및 버퍼(14)로 구성된다.

상기 호스트(11)는 상기 하드디스크(12), 상기 ATA(Advanced Technology Attachment) 인터페이스(13), 및 상기 버퍼(14)를 제어하여 상기 하드디스크(12)에 저장된 데이터를 일정한 비트 레이트(rate)로 IEEE 1394 등의 실시간 데이터 경로(real-time data path)를 통해 외부기기로 전송하거나, 상기 외부 기기로부터 전송된 실시간 데이터 스트림(stream)을 상기 ATA 인터페이스(13)를 통해 상기 하드디스크(12)에 전송한다. 상기 호스트 시스템은 FPGA(Field Programmable Gate Array), ASIC(Application Specific Integrated Circuit), 및 마이크로 컨트롤러 등으로 구현된다. 상기 하드디스크(12)는 상기 ATA 인터페이스(13)로부터 전송된 데이터를 저장한다. 상기 ATA 인터페이스(13)는 PC/AT 호환기에 사용되고 있는 하드디스크 인터페이스의 하나인 IDE(Integrated Device Electronics)를 미국 표준 협회(ANSI)가 규격화한 것이다. 상기 버퍼(14)는 상기 외부 기기로부터 전송된 실시간 데이터 스트림을 상기 하드디스크(12)에 저장할 수 있는 속도에 맞추기 위해 일시적으로 데이터를 저장하는, 즉 버퍼링(buffering)하는 역할을 한다.

상기 ATA 인터페이스(13)를 통해 상기 버퍼(14)에서 상기 하드디스크(12)로 전송되는 데이터 스트림은 일정 길이의 데이터 버스트(burst)들로 구성된다. 상기 버스트는 하드디스크의 전송 모드에 따라 멀티워드(multi-word) DMA 버스트 또는 울트라(ultra) DMA 버스트로 구분된다. 하나의 버스트는 초기화 단계(initiation phase), 전송 유지 단계(sustained phase), 및 종료 단계(termination phase)로 구성된다.

도 2는 종래의 UDMA 데이터 입력 버스트를 호스트가 종결하는 과정의 타이밍도이다.

UDMA(Ultra DMA) 데이터 버스트의 종료는 데이터 입력 버스트(data-in burst)인가, 또는 데이터 출력 버스트(data-out burst)인가에 상관없이, 상기 호스트나 상기 하드디스크 둘 중 어느 하나의 요청으로도 시작 될 수 있는 것으로 ATA 표준안에 기술되어 있다. 상기 도 2는 UDMA 데이터 입력 버스트를 호스트가 종결하는 과정의 타이밍을 나타낸 것이다.

상기 호스트 측에서 데이터 입력 버스트를 종료하기 위해서는 최초로 호스트 측의 출력 신호인 HDMARDY(Host DMA ReaDY)를 철회함으로서, 즉 하이(high)에서 로우(low)로 스위칭함으로서(21), 일시 정지 요청(pause request)를 수행하여야 한다. 다만, 상기 데이터 입력 버스트의 최소한 한 워드 (최대 세 워드)가 추가로 전송되기 전까지는 버스트 종료 과정을 시작할 수 없다. 상기 추가로 전송되는 데이터는 케이블 라운드 트립 지연(cable round trip delay)과 데이터 전송 정지에 필요한 신호를 동기시키는데 소요되는 지연으로 인한 것이다.

일정 시간 후, 호스트 측의 출력신호인 STOP 신호를 인가하여, 즉 로우(low)에서 하이(high)로 스위칭함으로서(22), 상기 데이터 입력 버스트의 종료를 요청한다. 일정 시간 후, 상기 STOP 신호를 인식한 상기 하드디스크는 하드디스크의 출력 신호인 DMARQ(DMA ReQuest)를 철회하여(23), 상기 데이터 입력 버스트의 종료 요청을 받아들였음을 확인한다. 마지막으로, 상기 호스트는 자신의 출력신호인 DMACK(DMA ACKnowledge)를 철회함(24)과 동시에 데이터 버스에 CRC(CyclicRedundancy Check) 값을 인가함으로써 하나의 버스트를 종료한다.

도 3은 종래의 UDMA 데이터 출력 버스트를 디바이스가 종결하는 과정의 타이밍도이다.

상기 디바이스(하드디스크) 측에서 데이터 입력 버스트를 종료하기 위해서는 최초로 디바이스 측의 출력 신호인 DDMARDY(Device DMA ReaDY)를 철회함으로서, 즉 하이(high)에서 로우(low)로 스위칭함으로서(31), 일시 정지 요청(pause request)를 수행하여야 한다. 다만, 상기 데이터 입력 버스트의 최소한 한 워드 (최대 세 워드)가 추가로 전송되기 전까지는 버스트 종료 과정을 시작할 수 없다. 상기 추가로 전송되는 데이터는 케이블 라운드 트립 지연과 데이터 전송 정지에 필요한 신호를 동기시키는데 소요되는 지연으로 인한 것이다.

일정 시간 후, 상기 하드디스크는 자신의 출력 신호인 DMARQ(DMA ReQuest)를 철회함으로서(32), 상기 호스트 측에 STOP 신호를 인가하여 줄 것을 요청한다. 일정 시간 후, 호스트 측은 자신의 출력신호인 STOP 신호를 인가하여, 즉 로우(low)에서 하이(high)로 스위칭함으로서(33), 상기 데이터 입력 버스트의 종료를 요청한다. 마지막으로, 상기 호스트는 자신의 출력신호인 DMACK(DMA ACKnowledge)를 철회함(34)과 동시에 데이터 버스에 CRC(Cyclic Redundancy Check) 값을 인가함으로써 하나의 버스트를 종료한다.

상기 데이터 전송을 조기에 종료하는 장치(43)는 데이터 전송부(431), 데이터 전송 정지부(432), 추가 데이터 개수 계산부(433), 및 데이터 전송 조기종결부(434)로 구성된다.

상기 데이터 전송부(431)는 제 1 장치로부터 제 2 장치로 데이터를 전송한다. 상기 장치 1이 하드디스크(42)이고, 상기 장치 2가 호스트(41)인 경우는 하드디스크에 저장된 데이터가 호스트를 거쳐 실시간 데이터 스트림의 형태로 외부기기로 전송되어 재생된다. 상기 호스트(41)는 상기 전송된 데이터를 버퍼(43)에 일시적으로 저장하고, 상기 저장된 데이터를 실시간 데이터 스트림으로 출력한다. 상기 장치 1이 호스트(41)이고, 상기 장치 2가 하드디스크(42)인 경우는 외부기기로부터 전송된 실시간 데이터 스트림을 일단 버퍼(44)에 저장한 후, 상기 하드디스크(42)에 기록될 수 있는 속도로 상기 하드디스크(42)로 전송하여 기록한다.

상기 하드디스크(42)는 데이터를 저장하고, 상기 호스트(41)에게 자신의 상태를 알려, 상기 호스트(41)가 데이터 전송을 원활하게 제어할 수 있도록 하는 신호인 상기 DSTROBE, 상기 DDMARDY, 및 상기 DMARQ를 출력한다. 상기 호스트(41는 상기 하드디스크(42), 상기 데이터 전송을 조기에 종료하는 장치(43), 및 상기 버퍼(44)를 제어하여 하드디스크에 저장된 데이터가 호스트를 거쳐 실시간 데이터 스트림의 형태로 외부기기로 전송되어 재생되도록 한다. 또한, 상기 호스트(41)는 데이터 전송을 제어하기 위한 신호인 상기 HSTROBE, 상기 HDMARDY, 상기 STOP, 및 상기 DMACK를 출력한다.

상기 데이터 전송 정지부(432)는 상기 데이터 전송부(43)가 데이터를 전송한 상태에서, 임의의 개수의 추가 데이터를 전송한 후, 데이터 전송을 일시적으로 정지하고, 데이터를 재 전송한다. 상기 임의의 개수의 추가 데이터를 전송하는 것은케이블 라운드 트립 지연과 데이터 전송 정지에 필요한 신호를 동기시키는데 소요되는 지연으로 인한 것으로 ATA 표준에 정하여져 있다. 상기 추가 데이터 개수 계산부(433)는 현재 전송되고 있는 버스트에 대해 상기 지연으로 인한 추가 데이터의 개수를 계산한다. 상기 데이터 전송 조기 종결부(434)는 상기 데이터 전송 정지부(432)가 데이터를 재 전송한 상태에서, 상기 개수의 추가 데이터를 전송하는데 소요되는 시간을 감하여 데이터 전송을 조기에 종결한다. 상세한 것은 이하의 도 5와 도 6의 설명에 기술되어 있다.

도 5는 본 발명을 적용한 UDMA 데이터 입력 버스트를 호스트가 조기에 종결하는 과정의 타이밍도이다.

상기 호스트 측에서 데이터 입력 버스트를 종료하기 위해서는 최초로 호스트 측의 출력 신호인 HDMARDY(Host DMA ReaDY)를 철회함으로서, 즉 하이(high)에서 로우(low)로 스위칭함으로서(51), 일시 정지 요청(pause request)를 수행하여야 한다. 종래에는 DSTROBE 신호가 토글링(toggling)을 멈추고, 계속 하이로 유지되는 상태에서 상기 데이터 입력 버스트의 최소한 한 워드(최대 세 워드)가 추가로 전송되기 전까지는 버스트 종료 과정을 시작할 수 없었다. 상기 추가로 전송되는 데이터는 케이블 라운드 트립 지연(cable round trip delay)과 데이터 전송 정지에 필요한 신호를 동기시키는데 소요되는 지연으로 인한 것으로 ATA 표준을 준수한 결과이다. 그러나, 상기 추가 데이터 전송을 기다리는 시간은 불필요한 낭비이다. 데이터 전송이 종결되기 전에, 데이터 전송이 일시 정지한 경우, 상기 추가 데이터 개수 계산부에서 몇 개의 추가 데이터가 전송되는 지를 계산할 수 있으므로, 이후의데이터 종결 단계에서는 상기 추가 데이터 개수 계산부에서 계산된 개수의 추가 데이터가 전송되는 시간만큼을 미리 앞당겨서 데이터 전송의 종료 단계를 시작함으로서 불필요한 시간을 제거하여 버스트의 대역폭을 줄일 수 있다. 상기 도 5에서는 상기와 같이 앞당겨 호스트 측의 출력 신호인 HDMARDY를 하이에서 로우로 스위칭한다(51).

이 후의 과정은 종래와 동일하다. 즉, 일정 시간 후, 호스트 측의 출력신호인 STOP 신호를 인가하여, 즉 로우(low)에서 하이(high)로 스위칭함으로서(52), 상기 데이터 입력 버스트의 종료를 요청한다. 일정 시간 후, 상기 STOP 신호를 인식한 상기 하드디스크는 하드디스크의 출력 신호인 DMARQ(DMA ReQuest)를 철회하여(53), 상기 데이터 입력 버스트의 종료 요청을 받아들였음을 확인한다. 마지막으로, 상기 호스트는 자신의 출력신호인 DMACK(DMA ACKnowledge)를 철회함(54)과 동시에 데이터 버스에 CRC(Cyclic Redundancy Check) 값을 인가함으로써 하나의 버스트를 종료한다.

도 6은 본 발명을 적용한 UDMA 데이터 입력 버스트를 디바이스가 조기에 종결하는 과정의 타이밍도이다.

상기 호스트 측에서 데이터 입력 버스트를 종료하기 위해서는 최초로 호스트 측의 출력 신호인 DDMARDY(Device DMA ReaDY)를 철회함으로서, 즉 하이(high)에서 로우(low)로 스위칭함으로서(61), 일시 정지 요청(pause request)를 수행하여야 한다. 종래에는 HSTROBE 신호가 토글링(toggling)을 멈추고, 계속 하이로 유지되는 상태에서 상기 데이터 입력 버스트의 최소한 한 워드(최대 세 워드)가 추가로 전송되기 전까지는 버스트 종료 과정을 시작할 수 없었다. 상기 추가로 전송되는 데이터는 케이블 라운드 트립 지연(cable round trip delay)과 데이터 전송 정지에 필요한 신호를 동기시키는데 소요되는 지연으로 인한 것으로 ATA 표준을 준수한 결과이다. 그러나, 상기 추가 데이터 전송을 기다리는 시간은 불필요한 낭비이다. 데이터 전송이 종결되기 전에, 데이터 전송이 일시 정지한 경우, 상기 추가 데이터 개수 계산부에서 몇 개의 추가 데이터가 전송되는 지를 계산할 수 있으므로, 이후의 데이터 종결 단계에서는 상기 추가 데이터 개수 계산부에서 계산된 개수의 추가 데이터가 전송되는 시간만큼을 미리 앞당겨서 데이터 전송의 종료 단계를 시작함으로서 불필요한 시간을 제거하여 버스트의 대역폭을 줄일 수 있다. 상기 도 6에서는 상기와 같이 앞당겨 호스트 측의 출력 신호인 DDMARDY를 하이에서 로우로 스위칭한다(51).

이 후의 과정은 종래와 동일하다. 일정 시간 후, 상기 하드디스크는 자신의 출력 신호인 DMARQ(DMA ReQuest)를 철회함으로서(62), 상기 호스트 측에 STOP 신호를 인가하여 줄 것을 요청한다. 일정 시간 후, 호스트 측은 자신의 출력신호인 STOP 신호를 인가하여, 즉 로우(low)에서 하이(high)로 스위칭함으로서(63), 상기 데이터 입력 버스트의 종료를 요청한다. 마지막으로, 상기 호스트는 자신의 출력신호인 DMACK(DMA ACKnowledge)를 철회함(64)과 동시에 데이터 버스에 CRC(Cyclic Redundancy Check) 값을 인가함으로써 하나의 버스트를 종료한다.

먼저, 제 1 장치로부터 제 2 장치로 데이터를 전송한다(71). 이어서, 임의의개수의 추가 데이터를 전송한다(72). 이어서, 데이터 전송을 일시적으로 정지하고(73), 데이터를 재 전송한다(74). 이어서, 상기 추가 데이터의 개수를 계산한다(75). 이어서, 상기 개수의 추가 데이터를 전송하는데 소요되는 시간을 감하여 데이터 전송을 조기에 종결한다(76).

상기 추가 데이터는 케이블 라운드 트립 지연 시간과 데이터 전송 정지에 필요한 신호를 동기시키는데 소요되는 지연 시간에 전송되는 데이터이다. 상기 장치 1이 데이터를 저장하는 하드디스크이고, 상기 장치 2가 상기 데이터 전송부에서의 데이터의 전송, 상기 데이터 전송 정지부에서의 데이터의 전송 정지, 또는 상기 데이터 전송 조기 종료부에서의 데이터의 전송 조기 종료를 지시하는 호스트일 수도 있고, 또는 상기 장치 1이 상기 데이터 전송부에서의 데이터의 전송, 상기 데이터 전송 정지부에서의 데이터의 전송 정지, 또는 상기 데이터 전송 조기 종료부에서의 데이터의 전송 조기 종료를 지시하는 호스트이고, 상기 장치 2가 데이터를 저장하는 하드디스크일 수도 있다. 상기 호스트는 상기 전송된 데이터를 일시적으로 저장하는 버퍼를 포함한다.

한편, 상술한 본 발명의 실시 예들은 컴퓨터에서 실행될 수 있는 프로그램으로 작성가능하고, 컴퓨터로 읽을 수 있는 기록매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다.

상기 컴퓨터로 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 씨디롬, 디브이디 등) 및 캐리어 웨이브(예를 들면, 인터넷을 통한 전송)와 같은 저장매체를 포함한다.

이제까지 본 발명에 대하여 그 바람직한 실시 예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

Claims

제 1 장치로부터 제 2 장치로 데이터를 전송하는 데이터 전송부;

상기 데이터 전송부가 데이터를 전송한 상태에서, 임의의 개수의 추가 데이터를 전송한 후, 데이터 전송을 일시적으로 정지하고, 데이터를 재 전송하는 데이터 전송 정지부;

상기 추가 데이터의 개수를 계산하는 추가 데이터 개수 계산부; 및

상기 데이터 전송 정지부가 데이터를 재 전송한 상태에서, 상기 개수의 추가데이터를 전송하는데 소요되는 시간을 감하여 데이터 전송을 조기에 종결하는 데이터 전송 조기 종결부를 포함하는 것을 특징으로 하는 데이터 전송을 조기에 종료하는 장치.
제 1 항에 있어서, 상기 추가 데이터는 케이블 라운드 트립 지연 시간과 데이터 전송 정지에 필요한 신호를 동기시키는데 소요되는 지연 시간에 전송되는 데이터인 것을 특징으로 하는 데이터 전송을 조기에 종료하는 장치.
제 1 항에 있어서, 상기 장치 1은 데이터를 저장하는 하드디스크인 것을 특징으로 하는 데이터 전송을 조기에 종료하는 장치.
제 1 항에 있어서, 상기 장치 2는 상기 데이터 전송부에서의 데이터의 전송, 상기 데이터 전송 정지부에서의 데이터의 전송 정지, 또는 상기 데이터 전송 조기 종료부에서의 데이터의 전송 조기 종료를 지시하는 호스트인 것을 특징으로 하는 데이터 전송을 조기에 종료하는 장치.
제 4 항에 있어서, 상기 호스트는 상기 전송된 데이터를 일시적으로 저장하는 버퍼를 포함하는 것을 특징으로 하는 데이터 전송을 조기에 종료하는 장치.
제 1 항에 있어서, 상기 장치 1은 상기 데이터 전송부에서의 데이터의 전송,상기 데이터 전송 정지부에서의 데이터의 전송 정지, 또는 상기 데이터 전송 조기 종료부에서의 데이터의 전송 조기 종료를 지시하는 호스트인 것을 특징으로 하는 데이터 전송을 조기에 종료하는 장치.
제 6 항에 있어서, 상기 호스트는 상기 전송된 데이터를 일시적으로 저장하는 버퍼를 포함하는 것을 특징으로 하는 데이터 전송을 조기에 종료하는 장치.
제 1 항에 있어서, 상기 장치 2는 데이터를 저장하는 하드디스크인 것을 특징으로 하는 데이터 전송을 조기에 종료하는 장치.
제 1 장치로부터 제 2 장치로 데이터를 전송하는 단계;

데이터를 전송한 상태에서, 임의의 개수의 추가 데이터를 전송한 후, 데이터 전송을 일시적으로 정지하고, 데이터를 재 전송하는 단계;

상기 추가 데이터의 개수를 계산하는 단계; 및

데이터를 재 전송한 상태에서, 상기 개수의 추가 데이터를 전송하는데 소요되는 시간을 감하여 데이터 전송을 조기에 종결하는 단계를 포함하는 것을 특징으로 하는 데이터 전송을 조기에 종료하는 방법.
제 9 항에 있어서, 상기 추가 데이터는 케이블 라운드 트립 지연 시간과 데이터 전송 정지에 필요한 신호를 동기시키는데 소요되는 지연 시간에 전송되는 데이터인 것을 특징으로 하는 데이터 전송을 조기에 종료하는 방법.
제 9 항에 있어서, 상기 장치 1은 데이터를 저장하는 하드디스크인 것을 특징으로 하는 데이터 전송을 조기에 종료하는 방법.
제 9 항에 있어서, 상기 장치 2는 상기 데이터 전송부에서의 데이터의 전송, 상기 데이터 전송 정지부에서의 데이터의 전송 정지, 또는 상기 데이터 전송 조기 종료부에서의 데이터의 전송 조기 종료를 지시하는 호스트인 것을 특징으로 하는 데이터 전송을 조기에 종료하는 방법.
제 12 항에 있어서, 상기 호스트는 상기 전송된 데이터를 일시적으로 저장하는 버퍼를 포함하는 것을 특징으로 하는 데이터 전송을 조기에 종료하는 방법.
제 9 항에 있어서, 상기 장치 1은 상기 데이터 전송부에서의 데이터의 전송, 상기 데이터 전송 정지부에서의 데이터의 전송 정지, 또는 상기 데이터 전송 조기 종료부에서의 데이터의 전송 조기 종료를 지시하는 호스트인 것을 특징으로 하는 데이터 전송을 조기에 종료하는 방법.
제 14 항에 있어서, 상기 호스트는 상기 전송된 데이터를 일시적으로 저장하는 버퍼를 포함하는 것을 특징으로 하는 데이터 전송을 조기에 종료하는 방법.
제 9 항에 있어서, 상기 장치 2는 데이터를 저장하는 하드디스크인 것을 특징으로 하는 데이터 전송을 조기에 종료하는 방법.
제 9 항 내지 제 16 항 중에 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.