KR100438917B1 - 플라즈마 디스플레이 패널 - Google Patents

Abstract

본 발명은 모든 스캔라인들에서 어드레스방전이 균일하게 일어나도록 한 플라즈마 디스프레이 패널에 관한 것이다.

본 발명에 따른 플라즈마 디스플레이 패널는 상부기판 상에 형성되는 적어도 둘 이상의 상부전극들과, 상기 상부전극들과 교차하도록 하부기판 상에 형성된 데이터전극을 구비하며, 상기 데이터전극은 스캔방향에 따라 폭이 다른 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 모든 스캔라인들에서 어드레스방전이 균일하게 일어나도록 한 플라즈마 디스프레이 패널에 관한 것이다.

최근, 평판 디스플레이 장치로서 대형패널의 제작이 용이한 플라즈마 디스플레이 패널(이하 "PDP"라 함)이 주목받고 있다. PDP로는 도 1에 도시된 바와 같이 3 개의 전극을 구비하고 교류전압에 의해 구동되는 3전극 교류 면방전형 PDP가 대표적이다.

도 1 및 도 2를 참조하면, 3전극 교류 면방전형 PDP는 상부기판(10) 상에 형성되어진 스캔전극(12Y) 및 서스테인전극(12Z)과, 하부기판(18) 상에 형성되어진 데이터전극(20X)을 구비한다.

데이터전극(20X)은 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과 교차된다.

스캔전극(12Y)과 서스테인전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다.

데이터전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 형성된다.

상/하판과 격벽 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.

PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간(또는 셋업기간), 방전셀을 선택하기 위한 어드레스기간 및 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 3과 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 아울러, 8개의 서브 필드들(SF1 내지 SF8) 각각은 어드레스기간과 서스테인기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스기간은 각 서브필드마다 동일한 반면에 서스테인기간은 각 서브필드에서 2ⁿ(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.

도 4는 한 서브필드 기간 동안에, 해상도가 VGA 모드(480×640)인 PDP에 공급되는 구동파형을 나타낸다.

도 4를 참조하면, 리셋기간에는 모든 스캔라인들(Y1∼Y480)의 스캔전극들(12Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하와 공간전하들이 생성된다. 이어서, 스캔전극들(12Y)에 하강 램프파형(Ramp-down)이 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 리셋방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.

어드레스기간에는 스캔펄스(SCNP1 내지 SCNP480)가 데이터펄스(DP)에 동기되어 스캔라인들(Y1∼Y480)에 순차적으로 인가된다. 다시 말하여, 도 5와 같이 첫 번째 스캔라인(Y1)이 가장 먼저 스캐닝되고, 순차적으로 그 다음 라인으로 스캐닝이 진행된다. 따라서, 480 번째 스캔라인(Y480)은 가장 늦게 스캐닝된다. 이렇게 스캔펄스(SCNP1 내지 SCNP480)가 공급되고 데이터펄스(DP)가 공급되는 셀은 리셋방전에 의해 셀 내부에 충전된 벽전압과 더해면서 어드레스 방전이 발생된다. 어드레스기간 동안에, 서스테인전극들(Z)에는 스캔전극(Y)과의 전압차에 의한 오방전을 방지하기 위하여 정극성의 직류전압(Vdc)이 공급된다.

서스테인기간에는 스캔전극(Y)과 서스테인전극(Z)에 교번적으로 서스테인펄스(SUSP)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(SUSP)에 의한 전압차가 더해지면서 매 서스테인펄스(SUSP)가 인가될 때 마다 스캔전극(12Y)과 서스테인전극(12Z) 사이에 면방전 형태로 유지방전이 일어나게 된다.

그런데, 종래의 PDP는 리셋방전과 어드레스방전 사이의 경과기간이 각 스캔라인(Y1∼Y480)마다 상이하게 되기 때문에 각 스캔라인(Y1∼Y480)마다 리셋방전에 의해 생성된 벽전하의 손실량이 달라지게 되는 문제점이 있다. 즉, 첫 번째 스캔라인(Y1)은 리셋방전과 어드레스방전 사이에 시간차가 거의 나지 않기 때문에 리셋방전에 의해 생성된 벽전하 대부분이 어드레스방전에 기여하게 된다. 이렇게 리셋방전으로부터 스캐닝시점 사이의 경과기간이 긴 스캔라인들의 셀 내에는 어드레스 방전에 의해 생성된 벽전하와 그 이전 리셋방전으로부터 잔류하는 벽전하가 유지방전을 일으킬 수 있는 정도로 충분한 양으로 축적된다. 이에 비하여, 스캐닝 경과시점이 지날수록 스캔라인에 따라 벽전하의 디케이(decay)양이 증가하여 마지막 480 번째 스캔라인(Y480)에는 리셋방전에 의해 생성된 벽전하 대부분이 소멸되어어드레스방전이 미스방전된다. 또한, 리셋방전으로부터 스캐닝시점 사이의 경과기간이 긴 스캔라인들에서 어드레스방전이 일어난다 하여도 셀 내에 벽전하가 유지방전이 일어날 수 있을 만큼 충분하지 않기 때문에 서스테인 펄스가 공급되어도 유지방전이 일어나지 않게 된다.

한편, 동영상 의사윤곽 노이즈나 플리커를 줄이기 위하여 서브필드수가 늘어나거나 패널이 고해상도/대화면화됨으로써 어드레스기간과 서스테인기간이 부족하게 될 수 있다. 이러한 구동시간의 부족을 해결하기 위하여, 패널을 2 분할하여 구동하는 방법이 제안되고 있다. 2 분할 PDP는 데이터전극(20X)이 2 분할되어 별도의 데이터 구동회로를 통하여 상반부와 하반부에 데이터가 공급되며, 도 6과 같이 상반부와 하반부 각각에서 스캐닝이 순차적으로 진행된다. 이러한 2 분할 PDP는 분할되지 않은 싱글뱅크(Single Bank) 타입과 마찬가지로, 처음 스캐닝되는 첫 번째 및 241 번째 스캐닝라인과 마지막 스캐닝되는 241 번째 및 480 번째 스캔라인 사이에는 시간차가 크게 된다. 따라서, 2 분할 PDP는 싱글뱅크 타입의 PDP와 마찬가지로, 리셋방전과 어드레스방전 사이의 시간차가 긴 스캔라인들에서 어드레스방전 및 유지방전이 미스방전되기 쉽다.

따라서, 본 발명의 목적은 모든 스캔라인들에서 어드레스방전이 균일하게 일어나도록 한 PDP를 제공하는데 있다.

도 1은 3전극 교류 면방전형 플라즈마 디스플레이 패널의 셀 구조를 나타내는 사시도이다.

도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 평면도이다.

도 3은 256 계조를 구현하기 위한 8 개의 서브필드를 포함한 한 프레임 구성을 나타내는 도면이다.

도 4는 한 서브필드의 구동파형을 나타내는 파형도이다.

도 5는 플라즈마 디스플레이 패널의 스캔방향과 스캔방향에 따른 벽전압변화를 나타내는 도면이다.

도 6은 2 분할된 플라즈마 디스플레이 패널의 스캔방향과 스캔방향에 따른 벽전압변화를 나타내는 도면이다.

도 7은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널을 나타내는 평면도이다.

도 8은 도 7에 도시된 플라즈마 디스플레이 패널의 스캔방향과 스캔방향에 따른 벽전압을 나타내는 도면이다.

도 9는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널을 나타내는평면도이다.

도 10은 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널을 나타내는 평면도이다.

도 11은 본 발명의 제4 실시예에 따른 플라즈마 디스플레이 패널을 나타내는 평면도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

10 : 상부기판 12Y : 스캔전극

12Z : 서스테인전극 14,22 : 유전체층

16 : 보호막 18 : 하부기판

20X,X1∼Xn,XT1∼XTn,XB1∼XBn : 데이터전극 24 : 격벽

26 : 형광체 101T,101B,111T,111B : 스캔방향

상기 목적들을 달성하기 위하여, 본 발명에 따른 PDP는 상부기판 상에 형성되는 적어도 둘 이상의 상부전극들과, 상기 상부전극들과 교차하도록 하부기판 상에 형성된 데이터전극을 구비하며, 상기 데이터전극은 스캔방향에 따라 폭이 다른 것을 특징으로 한다.

상기 데이터전극의 폭은 스캐닝이 시작되는 스캔라인 측에서 작고, 스캐닝이 종료되는 스캔라인 측에서 크게 설정되는 것을 특징으로 한다.

상기 데이터전극의 최소 폭과 최대 폭 사이의 차는 50% 이내로 설정되는 것을 특징으로 한다.

상기 데이터전극의 최소 폭과 최대 폭 사이의 차는 25% 이내로 설정되는 것을 특징으로 한다.

상기 데이터전극의 폭은 스캐닝이 시작되는 스캔라인 측부터 스캐닝이 종료되는 스캔라인 측까지 선형적으로 증가되는 것을 특징으로 한다.

상기 데이터전극의 폭은 스캐닝이 시작되는 스캔라인 측부터 스캐닝이 종료되는 스캔라인 측까지 단계적으로 증가되는 것을 특징으로 한다.

상기 데이터전극들은 2 분할되어 독립적으로 구동되는 것을 특징으로 한다.

상기 2 분할된 데이터전극들 각각은 스캔방향에 따라 폭이 다르게 설정된 것을 특징으로 한다.

상기 2 분할된 데이터전극들 각각의 폭은 스캐닝이 시작되는 스캔라인 측에서 작고, 상기 스캐닝이 종료되는 스캔라인 측에서 크게 설정되는 것을 특징으로 하는 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 7 내지 도 11을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 7을 참조하면, 본 발명의 제1 실시예에 따른 PDP는 각각 한 쌍의 스캔전극(12Y)과 서스테인전극(12Z)을 포함한 m 개의 스캔라인들(Y1∼Ym)과 n 개의 데이터전극들(X1∼Xn)이 교차하여 m×n 개의 방전셀이 매트릭스 형태로 배열되며, 데이터전극들(X1∼Xn)의 폭이 스캔시점에 따라 다르게 설정된다.

리셋기간에는 각 스캔라인들(Y1∼Ym)의 스캔전극(12Y)에 전화면을 초기화시키기 위한 구형파 리셋전압이 공급되거나 램프파 형태의 셋업전압과 셋다운전압이 연속적으로 공급되어 미약한 방전이 전화면에서 일어나게 된다. 어드레스기간에는 데이터전극(X1 내지 Xn)에 데이터펄스가 공급되고, 이 데이터펄스에 동기되는 스캔펄스가 스캔전극(12Y)에 스캔라인별로 순차적으로 공급된다. 그러면, 스캔펄스에 의해 스캔라인이 선택되고, 데이터펄스가 공급되는 셀에서 스캔전극(12Y)과 데이터전극(X1∼Xn) 사이에 어드레스 방전이 일어난다. 서스테인기간에는 스캔전극(12Y)과 서스테인전극(12Z)에 교번적으로 서스테인전압이 공급된다. 이 때, 어드레스방전에 의해 벽전압이 서스테인 가능한 레벨까지 충전된 셀은 매 서스테인펄스마다 유지방전을 일으키게 된다.

데이터전극들(X1∼Xn)은 첫 번째 스캔라인(Y1)부터 m 번째 스캔라인(Ym) 순으로 스캐닝된다고 가정할 때, 스캐닝시간에 비례하여 그 선폭이 증가하여 첫 번째 스캔라인(Y1)에서 가장 작은 반면에, m 번째 스캔라인(Ym)에서 가장 크다. 즉, 첫 번째 스캔라인(Y1)과 m 번째 스캔라인(Ym)의 폭이 각각 W1, W2라 할 때, W1<W2의 관계로 데이터전극들(X1∼Xn)의 폭이 설정된다. 여기서, 첫 번째 스캔라인(Y1)의 폭(W1)과 m 번째 스캔라인(Ym)의 폭(W2)은 50% 내의 차이로 설정되고, 바람직하게는 화면크기를 고려하여 25% 이내의 차이로 설정된다. 다시 말하여, 리셋방전부터 어드레스방전 사이의 스캐닝 경과기간이 작은 스캔라인들에 비하여 그 이후에 스캐닝되는 스캔라인들의 데이터전극 폭이 크게 설정되는 만큼 어드레스방전을 일으키는 데이터전극 면적이 크게 된다. 그 결과, 스캐닝 경과기간이 큰 즉, 상대적으로 스캐닝 개시시점이 느린 스캔라인들의 데이터전극에서 어드레스방전시 많은 전자들이 발생된다.

이렇게 스캐닝 시점이 빠른 스캔라인들에 비하여 그 이후에 스캐닝되는 스캔라인들에서 더 많이 발생되므로 스캔 경과기간의 차이로 인한 벽전하 및 공간전하의 손실편차가 보상된다.

도 8을 참조하면, 리셋방전과 어드레스방전 사이의 시간차에 따른 벽전하 및 공간전하의 손실이 상대적으로 큰 데이터전극 면적으로 보상되어, 모든 스캔라인들(Y1 내지 Ym)의 셀 내의 벽전압은 어드레스방전에 의해 동일하게 된다. 어드레스방전에 의해 모든 스캔라인(Y1 내지 Ym)에서 셀 내의 벽전압이 동일하면, 모든 스캔라인(Y1 내지 Ym)들에서 유지방전 조건이 동일하게 됨은 물론, 셀 내의 벽전압이 충분히 크게 되므로 그 만큼 낮은 서스테인전압으로도 유지방전이 안정되게 일어날 수 있다.

도 9는 본 발명의 제2 실시예에 따른 PDP를 나타낸다. 도 9에 있어서, 데이터전극 이외의 구성은 도 1 및 도 7에 도시된 PDP와 실질적으로 동일하므로 생략된다.

도 9를 참조하면, 본 발명의 제2 실시예에 따른 PDP는 데이터전극들(X1∼Xn)의 폭이 각각 다수의 스캔라인들을 포함하는 스캔블록들(YB1∼YB4)마다 다르게 설정된다.

데이터전극들(X1∼Xn)의 폭은 각 스캔블록(YB1∼YB4)에서 동일한 반면, 스캔시점이 느린 스캔블록일수록 크게 된다. 여기서, 데이터전극(X1∼Xn)에서 폭이 가장 작은 부분과 폭이 가장 큰 부분의 차이는 50% 이내 바람직하게는 25% 이내로 설정된다.

각 스캔블록들(YB1∼YB4)이 120 개의 스캔라인들을 포함하고, 첫 번째 스캔블록(YB1)의 첫 번째 스캔라인부터 네 번째 스캔블록(YB4)의 마지막 스캔라인까지 스캐닝이 순차적으로 진행된다고 가정할 때, 데이터전극들(X1∼Xn)의 폭은 리셋방전부터 어드레스방전 사이의 평균적인 스캔 경과기간이 가장 작은 첫 번째 스캔블록(YB1)에서 가장 작고, 평균적인 스캔 경과기간이 가장 큰 네 번째 스캔블록(YB4)에서 가장 크다.

도 10 및 도 11은 각각 블록 분할 PDP에 적용되는 본 발명의 제3 및 제4 실시예에 따른 PDP를 나타낸다. 도 10 및 도 11에 있어서, 데이터전극 이외의 구성은 도 1 및 도 7에 도시된 PDP와 실질적으로 동일하므로 생략된다.

도 10을 참조하면, 본 발명의 제3 실시예에 따른 PDP는 데이터전극들이 상부데이터전극들(XT1∼XTn)과 하부 데이터전극들(XB1∼XBn)로 2 분할되며, 상반부 블록과 하반부 블록이 서로 다른 방향으로 스캐닝된다.

상반부 블록에는 각각 한 쌍의 스캔전극과 서스테인전극을 포함한 m/2 개의 스캔라인들(Y1∼Ym/2)과 n 개의 상부 데이터전극들(XT1∼XTn)이 교차하여 m/2×n 개의 방전셀이 매트릭스 형태로 배열된다. 이와 마찬가지로, 하반부 블록에는 각각 한 쌍의 스캔전극과 서스테인전극을 포함한 m/2 개의 스캔라인들(Y1∼Ym/2)과 n 개의 하부 데이터전극들(XB1∼XBn)이 교차하여 m/2×n 개의 방전셀이 매트릭스 형태로 배열된다.

상반부 블록은 화살표로 나타낸 스캔방향(101T)과 같이 위에서 아래로 즉, 첫 번째 스캔라인(Y1)부터 스캐닝이 시작되어 m/2 번째 스캔라인(Ym/2)에서 스캐닝이 종료된다. 하반부 블록은 스캔방향(101B)과 같이 아래에서 위로 즉, m 번째 스캔라인(Ym)부터 스캐닝이 시작되어 m/2+1 번째 스캔라인(Ym/2+1)에서 스캐닝이 종료된다. 그리고 상반부 블록과 하반부 블록은 스캐닝이 동시에 진행된다. 다시 말하여, 첫 번째 및 m 번째 스캔라인(Y1,Ym)에서 동시에 스캐닝이 시작되고 m/2 번째 및 m/2+1 번째 스캔라인(Ym/2,Ym/2+1)에서 동시에 스캐닝이 종료된다. 상반부 블록의 스캔방향(101T)에 따라 상부 데이터전극들(XT1∼XTn)의 상부 폭은 작고 하부 폭은 크게 설정된다. 이에 반하여, 하반부 블록의 스캔방향(101B)에 따라 하부 데이터전극들(XT1∼XTn)의 하부 폭은 작고 상부 폭은 크게 설정된다. 여기서, 데이터전극(X1∼Xn)에서 폭이 가장 작은 부분과 폭이 가장 큰 부분의 차이는 50% 이내 바람직하게는 25% 이내로 설정된다.

도 11을 참조하면, 본 발명의 제4 실시예에 따른 PDP는 데이터전극들이 상부 데이터전극들(XT1∼XTn)과 하부 데이터전극들(XB1∼XBn)로 2 분할되며, 상반부 블록과 하반부 블록이 동일한 방향으로 스캐닝된다.

상반부 블록은 스캔방향(111T)과 같이 첫 번째 스캔라인(Y1)부터 스캐닝이 시작되어 m/2 번째 스캔라인(Ym/2)에서 스캐닝이 종료된다. 이 스캔방향과 동일하게, 하반부 블록은 스캔방향(111B)과 같이 m/2+1 번째 스캔라인(Ym/2+1)부터 스캐닝이 시작되어 m 번째 스캔라인(Ym)에서 스캐닝이 종료된다. 그리고 상반부 블록과 하반부 블록은 스캐닝이 동시에 진행된다. 다시 말하여, 첫 번째 및 m/2+1 번째 스캔라인(Y1,Ym/2+1)에서 동시에 스캐닝이 시작되고 m/2 번째 및 m 번째 스캔라인(Ym/2,Ym)에서 동시에 스캐닝이 종료된다. 상반부 블록과 하반부 블록의 스캔방향(111T,111B)에 따라 상부 데이터전극들(XT1∼XTn)과 하부 데이터전극들(XB1∼XBn)의 상부 폭은 작고 하부 폭은 넓게 설정된다. 여기서, 데이터전극(X1∼Xn)에서 폭이 가장 작은 부분과 폭이 가장 큰 부분의 차이는 50% 이내 바람직하게는 25% 이내로 설정된다.

상술한 바와 같이, 본 발명에 따른 PDP는 스캐닝이 먼저 시작되는 스캔라인측에서 데이터전극 폭을 작게 하고, 상대적으로 스캐닝이 늦게 되는 스캔라인측에서 데이터전극 폭을 크게 함으로써 리셋방전과 어드레스방전 사이의 스캔 경과기간의 차를 데이터전극 폭 조절로 보상하게 된다. 그 결과, 스캐닝이 늦게 시작되는 스캔라인측은 스캐닝이 먼저 시작되는 스캔라인측에 비하여 어드레스방전시 더 많은 전자가 발생되므로 모든 스캔라인들에서 어드레스방전이 균일하게 일어나게 된다. 나아가, 본 발명에 따른 PDP는 어드레스방전시 발생되는 전자가 모든 스캔라인들에서 균일하게 되므로 모든 스캔라인들에서 서스테인방전 개시 조건이 동일하게 되고, 모든 스캔라인들에서 서스테인방전이 안정되게 일어나게 되어 화질이 향상된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예를 들어, 도 10 및 도 11과 같은 블록 분할 PDP의 상반부 블록과 하반부 블록의 데이터전극들은 도 9와 같이 점진적으로 폭이 변하는 것이 아니라, 폭이 소정 길이마다 단계적으로 변하는 형태로 폭이 설정될 수도 있다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (9)

1. 상부기판 상에 형성되는 적어도 둘 이상의 상부전극들과,

   상기 상부전극들과 교차하도록 하부기판 상에 형성된 데이터전극을 구비하며,

   상기 데이터전극은 스캔방향에 따라 폭이 다른 것을 특징으로 하는 플라즈마 디스플레이 패널.
2. 제 1 항에 있어서,

   상기 데이터전극의 폭은 스캐닝이 시작되는 스캔라인 측에서 작고, 상기 스캐닝이 종료되는 스캔라인 측에서 크게 설정되는 것을 특징으로 하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
3. 제 1 항에 있어서,

   상기 데이터전극의 최소 폭과 최대 폭 사이의 차는 50% 이내로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
4. 제 1 항에 있어서,

   상기 데이터전극의 최소 폭과 최대 폭 사이의 차는 25% 이내로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
5. 제 1 항에 있어서,

   상기 데이터전극의 폭은 스캐닝이 시작되는 스캔라인 측부터 스캐닝이 종료되는 스캔라인 측까지 선형적으로 증가되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
6. 제 1 항에 있어서,

   상기 데이터전극의 폭은 스캐닝이 시작되는 스캔라인 측부터 스캐닝이 종료되는 스캔라인 측까지 단계적으로 증가되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
7. 제 1 항에 있어서,

   상기 데이터전극들은 2 분할되어 독립적으로 구동되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
8. 제 7 항에 있어서,

   상기 2 분할된 데이터전극들 각각은 스캔방향에 따라 폭이 다르게 설정된 것을 특징으로 하는 플라즈마 디스플레이 패널.
9. 제 7 항에 있어서,

   상기 2 분할된 데이터전극들 각각의 폭은 스캐닝이 시작되는 스캔라인 측에서 작고, 상기 스캐닝이 종료되는 스캔라인 측에서 크게 설정되는 것을 특징으로 하는 것을 특징으로 하는 플라즈마 디스플레이 패널.