KR100438172B1 - 비동기식 통신 모드 인터페이스 보드 및 셀 스위칭 방법 - Google Patents

비동기식 통신 모드 인터페이스 보드 및 셀 스위칭 방법 Download PDF

Info

Publication number
KR100438172B1
KR100438172B1 KR10-2001-0043420A KR20010043420A KR100438172B1 KR 100438172 B1 KR100438172 B1 KR 100438172B1 KR 20010043420 A KR20010043420 A KR 20010043420A KR 100438172 B1 KR100438172 B1 KR 100438172B1
Authority
KR
South Korea
Prior art keywords
header
cell
value
memory unit
conversion memory
Prior art date
Application number
KR10-2001-0043420A
Other languages
English (en)
Other versions
KR20030008599A (ko
Inventor
최은숙
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0043420A priority Critical patent/KR100438172B1/ko
Publication of KR20030008599A publication Critical patent/KR20030008599A/ko
Application granted granted Critical
Publication of KR100438172B1 publication Critical patent/KR100438172B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5619—Network Node Interface, e.g. tandem connections, transit switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679—Arbitration or scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 비동기식 전송 모드 네트워크 또는 시스템 내부로부터 전송되는 셀을 수신하거나, 상기 비동기식 전송 모드 네트워크 또는 시스템 내부로 셀을 전송하는 복수개의 유토피아 인터페이스부, 사용자가 수신하고자 하는 셀의 헤더값과 그 헤더값을 시스템 내부에 맞도록 변환하기 위한 변환값을 저장하는 헤더 변환 메모리부, 상기 유토피아 인터페이스부로부터 전송된 셀에 대하여 헤더와 데이터로 분리한 후, 상기 헤더값이 상기 헤더 변환 메모리부에 존재하는지의 여부를 판단하여 그 판단결과에 따라 상기 헤더값을 상기 헤더 변환 메모리부에 미리 지정된 변환값으로 변환하는 CPU, 상기 CPU에 의해 분리된 셀의 데이터와 상기 변환된 헤더 값을 결합하여 출력하는 복수의 헤더 결합부와, 상기 헤더 결합부에서 결합된 셀을 임시 저장하는 전체 셀 버퍼와, 상기 전체 셀 버퍼에 저장된 셀의 헤더 값에 따른 경로를 지정해 주어 목적지로 셀을 전송할 수 있도록 하는 버퍼제어부로 구성된 것을 특징으로 한다.
이 같은 본 발명에 의하면, 셀을 통과시키는 역할만 했던 인터페이스 보드에서 셀 헤더의 물리주소/가상경로/가상채널 식별인자값을 변환시켜서 전송하므로써, 원하는 목적지로 어디든지 셀을 전송할 수 있고, 시스템 내부에서 사용하기 편리한 헤더로 변환하므로 써 셀을 관리하기 편리하도록 하는 효과가 기대된다.

Description

비동기식 통신 모드 인터페이스 보드 및 셀 스위칭 방법{ATM interface board and cell switching method}
본 발명은 비동기식 통신 모드(ATM; asynchronous transfer mode)에서 셀을 스위칭 하는 방법에 관한 것으로, 특히 각각의 셀의 헤더를 시스템 내부적으로 사용하는 헤더 값으로 변환하여 스위칭 하는 ATM 인터페이스 보드 및 셀 스위칭 방법에 관한 것이다.
ATM 이란 셀(cell)이라는 고정길이(53byte)의 정보블록을 비동기식 시분할 (asynchronous time division multiplexing)방식을 이용하여 정보를 전달하는 것으로 개념적으로는 패킷전달모드와 동기식 전달모드의 중간적 위치에 있는 전달모드이다.
상기와 같은 ATM 셀은 5 바이트의 헤더와 48바이트의 데이터(payload)로 구성되는 총 53 바이트의 고정적인 길이를 가지고 있으며 헤더는 셀의 경로배정, 셀의 종류, 셀 포기 순위 등에 관한 제어정보를 제공한다.
ATM 셀의 계층 구조는 총 4계층으로 물리계층, ATM 계층, ATM 적응계층, 상위계층으로 나누어 구성되어 있다.
물리계층은 셀을 운반하기 위한 전송기능을 제공하는 물리매체 부계층과 전송수렴 부계층으로 구성되며 ATM 계층은 셀의 다중분리, 가상경로채널 및 경로 선택, 셀 헤더의 생성 및 삭제의 기능 가진다.
상기 ATM 계층에서 셀은 자기가 속하는 가상채널(VC)및 가상경로(VP)를 식별하기 위하여 헤더에 레이블(VCI/VPI)을 붙인다.
또한 ATM 계층 종단점에서는 셀 정보필드의 내용을 AAL(ATM adaption layer) 계층간에 주고받으며 이때 송신 측에서는 셀 헤더의 생성 및 수신 측에서는 셀 헤더 삭제기능을 수행하게 된다.
상기 AAL은 상기 ATM 적응계층을 말하며 정보를 셀 구성에 적합하도록 일정 길이로 잘라서 전송한다. 이때 발생하는 양자화 효과의 흡수, 전송에로 혹은 포주에 의한 셀 손실 및 에러보상, ATM 계층 고유의 동작을 상위계층에 대해 은폐시키는 기능을 갖는다. AAL은 셀 분할 및 조립 부계층과 수렴부계층으로 구분하여 기능을 분담한다.
또한 AAL은 독립적인 ATM 계층 상위에서 서비스 등급 1에서 4까지 (ALL1~ALL5) 서비스 등급을 지원한다.
AAL1은 시간정보 전달 등의 기능을 가지며, AAL2도 시간정보 전달기능을 가지고, ALL3/4는 전달보장동작 및 전달 비보장 동작의 동작절차를 제공하며, AAL5는 ALL3/4의 기능을 간소화하여 고속데이터 전송이 가능하도록 하는 서비스 등급이다.
본 발명은 상기 ATM 셀의 헤더에서 경로를 나타내는 물리주소 식별자(PhyID; physical identification), 가상경로식별자(VPI; virtual path identifier) 및 가상채널식별자(VCI; virtual channel identifier)를 ATM 네트워크 망에서 사용하는 주소 값에서 시스템 내부에서 사용하는 주소 값으로 변환하는 인터페이스 보드 및 셀 스위칭 방법에 관한 것이다.
종래에는 ATM 인터페이스 보드에서 상기 물리주소/가상경로/가상채널 식별인자값에 관계없이 셀을 받아들여서 목적지로 패스하는 역할만을 했다.
도 1은 종래의 ATM 인터페이스 보드의 구조를 나타낸 블록도이다.
도 1을 참조하면 종래의 ATM 인터페이스 보드에는 ATM 네트워크(1)로 부터 셀을 송수신하는 제 1 셀 송수신부(2)와, 시스템 내부(3)로부터 전송되는 셀을 송수신하기위한 제 2 셀 송수신부(4)와, 상기 ATM 네트워크(1) 및 시스템 내부로부터 전송되는 셀을 각각이 목적지로 스위칭 해주는 스위칭부(5)를 포함하여 구성된다.
상기와 같이 구성되는 종래의 셀 인터페이스 보드에서의 동작은 단순히 ATM 네트워크(1) 또는 시스템 내부(3)로부터 전송되는 셀을 제 1 셀 송수신부(2) 또는 제 2 셀 송수신부(4)에서 받아들어 스위칭부(5)에서 목적지로 전달하는 역할만을 하였다.
즉, ATM 네트워크(1)에서 셀을 받아들이는 제 1 셀 송수신부(2)는 셀의 헤더에 포함되는 물리주소/가상경로/가상채널 식별인자값을 판별하여 받아들일 것인지 아닌지를 판별하고, 받아들이고자 하는 셀 헤더라면 AAL5, AAL2에 관계없이 무관하여 셀을 받아들인다.
상기 받아들인 셀은 헤더에 포함된 목적지 주소에 따라 특정 목적지로 통과시킨다. 이때 셀의 헤더를 변경하는 것이 아니고, 상기 특정 목적지에 따른 통로를 구분지어주는 기능을 한다.
또한, 여러 목적지로부터 ATM 네트워크(1)로 전송하고자 하면, 모든 셀을 한곳으로 모이게 하여 ATM 네트워크(1)의 제 1 셀 송수신부(2)에서 하나의 통로를 통해 일괄적으로 ATM 네트워크(1)로 전송되도록 한다.
그러나, 종래에는 상기 셀을 특정 목적지로 전달하거나, ATM 네트워크로 전달하는 과정은 하드웨어 로직으로 구성된다.
따라서, 한번 결정된 셀의 통로를 바꾸는 것이 불가능하여 셀 전달과정에서 목적지를 바꾸는 것이 불가능했고, 시스템 외부의 ATM 네트워크 상에서 사용하는 셀의 헤더를 그대로 사용하므로 시스템 내부에서 사용되는 셀과의 구분이 되지 않아 셀 관리가 힘들고, 셀이 한곳으로 집중될 수 있는 문제가 있었다.
상기와 같은 문제를 해결하기 위해서, 본 발명은 ATM 인터페이스 보드에서 ATM 네트워크에서 사용하는 VCI/VPI를 시스템 내부에서 사용하는 VCI/VPI로 변환하여 셀을 스위칭 함으로서, 시스템 내부에서의 사용이 편리하고, 인터페이스 카드 초기화 시에 원하는 헤더를 저장함으로써 원치 않는 셀은 받아들이지 않을 수 있으며, 하나의 유토피아 접속부로 셀이 집중되는 것을 버퍼를 사용하여 방지할 수 있는 ATM 인터페이스 보드 및 셀 스위칭 방법을 제공함에 그 목적이 있다.
도 1은 종래의 ATM 인터페이스 보드의 구조를 나타낸 블록도.
도 2는 본 발명의 실시 예에 따른 ATM 인터페이스 보드의 구조를 나타낸 블록도.
도 3은 본 발명의 실시 예에 따른 ATM 셀의 스위칭 방법의 동작순서를 나타낸 플로우 차트.
<도면의 주요부분의 간단한 설명>
10 : ATM 네트워크 11, 21, 31, 41, 50 : 송수신부
12, 22, 32, 34 : 유토피아 인터페이스부
13, 23, 33, 43 : 버스 중재부 14, 24, 34, 44 : 해더 변환 메모리부
15, 25, 35, 45 : 제 1 메모리 16, 26, 36, 46 : 제 2 메모리
17, 27, 37, 47 : 해더 결합부 18, 28, 38, 48 : 셀 버퍼
51 : CPU 52 : 전체 셀버퍼
53 : 버퍼 제어부 54 : CPU 인터페이스부
본 발명에 따른 ATM 인터페이스 보드는,비동기식 전송 모드 네트워크 또는 시스템 내부로부터 전송되는 셀을 수신하거나, 상기 비동기식 전송 모드 네트워크 또는 시스템 내부로 셀을 전송하는 복수개의 유토피아 인터페이스부와;사용자가 수신하고자 하는 셀의 헤더값과 그 헤더값을 시스템 내부에 맞도록 변환하기 위한 변환값을 저장하는 헤더 변환 메모리부;상기 유토피아 인터페이스부로부터 전송된 셀에 대하여 헤더와 데이터로 분리한 후, 상기 헤더값이 상기 헤더 변환 메모리부에 존재하는지의 여부를 판단하여 그 판단결과에 따라 상기 헤더값을 상기 헤더 변환 메모리부에 미리 지정된 변환값으로 변환하는 CPU;상기 CPU에 의해 분리된 셀의 데이터와 상기 변환된 헤더 값을 결합하여 출력하는 복수의 헤더 결합부와;상기 헤더 결합부에서 결합된 셀을 임시 저장하는 전체 셀 버퍼와;상기 전체 셀 버퍼에 저장된 셀의 헤더 값에 따른 경로를 지정해 주어 목적지로 셀을 전송할 수 있도록 하는 버퍼제어부를 포함하여 구성된다.
바람직하게, 상기 헤더 변환 메모리부는 시스템 구동시 사용자가 수신하고자하는 셀의 헤더 값을 저장하기 위한 제 1메모리와, 상기 제 1메모리에 저장되는 헤더 값에 대응되어 변환되는 헤더 값을 저장하는 제 2메모리로 구성되는 것을 특징으로 한다.상기 유토피아 인터페이스부 및 CPU에서 상기 헤더 변환 메모리부를 억세스 할 때, 충돌을 방지하기 위한 복수개의 버스중재부를 더 포함하여 구성되는 것을 특징으로 한다.
바람직하게, 상기 전체 셀 버퍼로부터 전송되는 다수의 셀을 임시저장하고, 상기 유토피아 인터페이스부로 순차적으로 전송하기 위하여 상기 유토피아 인터페이스부에 각각 추가로 구성되는 셀 버퍼를 더 포함하여 구성되는 것을 특징으로 한다.
또한, 본 발명에 따른 비동기식 통신 모드의 셀 스위칭 방법은,헤더 변환 메모리부가 구비된 비동기식 통신 모드 인터페이스보드에서 셀을 스위칭 하는 방법에 있어서,비동기식 통신 모드 네트워크로부터 셀이 수신되면, 상기 수신된 셀을 헤더와 데이터로 분리하는 단계;상기 분리된 헤더 값과 상응한 값이 상기 헤더 변환 메모리부에 존재하는지의 여부를 판단하는 단계;상기 판단결과 상기 헤더 변환 메모리부에 상기 헤더값과 상응한 값이 존재하면, 상기 헤더 값을 상기 헤더 변환 메모리에 미리 지정된 시스템 내부 헤더값으로 변환하는 단계;
상기 변환된 헤더를 상기 데이터와 결합한 후, 상기 헤더값에 맞도록 경로를 정하여 목적지로 전송하는 단계를 포함하여 구성되는 것을 특징으로 한다.
바람직하게, 상기 수신된 셀의 헤더 값이 상기 헤더 변환 메모리부에 존재하지 않으면 해당 셀을 폐기하는 것을 더 포함하여 구성되는 것을 특징으로 한다.
상기와 같이 구성되는 본 발명에 따른 ATM 인터페이스 보드 및 셀 스위칭 방법에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2는 본 발명의 실시 에에 따른 ATM 인터페이스 보드의 구조를 나타낸 블록도이다.
도 2를 참조하면 ATM 인터페이스 보드는 ATM 네트워크(10)와, 시스템 내부(20,30,40)와 셀을 송수신하며, 인터페이스 보드의 외부적으로 각각의 ATM 네트워크(10)와 시스템 내부(20, 30, 40)와 셀 송수신을 위한 PM5349로 이루어진 4채널의 송수신부(11, 21, 31, 41)로 각각 연결되어 유토피아 레벨 2방식에 의해 인터페이스 보드로 셀 송수신이 이루어진다.
상기 ATM 네트워크(10) 및 시스템 내부(20, 30, 40)는 인터페이스 보드에서 각각 동일한 구조를 가지며 연결되는데, 상기 ATM 네트워크(10) 또는 시스템 내부(20, 30, 40)로부터 송 수신되는 데이터를 상기 인터페이스 보드의 외부적으로 여녈된 셀 송수신부(11, 21, 31, 41)로부터 유토피아 레벨 2 방식에 의해 주고 받는 유토피아 인터페이스부(12, 22, 32, 42)와, 상기 유토피아 인터페이스부(12, 22, 32, 42)로부터 수신된 셀이 시스템 관리자가 수신하고자 하는 셀인가를 판단하고 상기 셀의 헤더의 물리주소/가상경로/가상채널 정보를 시스템 내부에 맞도록 변환하기 위한 정보를 저장하는 헤더 변환 메모리부(14, 24, 34, 44)와, 상기 유토피아 인터페이스부(12, 22, 32, 42)로부터 헤더를 제외한 데이터를 수신하여 대기하고 상기 헤더 변환 메모리부(14, 24, 34, 44)를 거쳐 변환된 헤더를 수신하여 결합하는 헤더 결합부(17, 27, 37, 47)와, 상기 헤더 결합부(17, 27, 37, 47)에서 결합된 셀을 수집하여 경로지정을 위해 임시 저장하는 전체 셀 버퍼(52)와, 상기 전체 셀 버퍼(52)에 저장된 셀의 헤더에 따른 경로를 지정하기 위한 버퍼 제어부(53)를 포함하여 구성된다.
또한, 상기 버퍼 제어부(53)에 의해 경로를 지정받은 셀은 목적지와 연결된 유토피아 인터페이스부(12, 22, 32, 42)를 통하여 송신되는데 이때 상기 유토피아 인터페이스부(12, 22, 32, 42)에는 셀 정체를 막기 위해 잠시 대기하도록 하는 셀 버퍼(18, 28, 38, 48)와 각각 연결되어 있다.
또한, 상기 인터페이스 보드의 외부적으로 시스템의 CPU(50)가 유토피아 레벨 1으로 1채널의 송수신부(50)와 연결되어 있고, 상기 2채널 송수신부(50)가 4채널 송수신부(41)와 되어 셀을 주고 받을 수 있도록 되어 있으며, 상기 CPU(51)를 통하여 시스템 관리자가 받아들이고자 하는 셀의 헤더와 변환하고자 하는 헤더를 헤더 변환 메모리(14, 24, 34, 44)에 저장할 수 있도록 하기위하여 각각이 헤더 변환 메모리(14, 24, 34, 44)와 CPU 인터페이스부(54)를 통하여 연결되어 있다.
이때, 상기 CPU(51)와 유토피아 인터페이스부(12, 22, 32, 42)가 헤더 변환 메모리(14, 24, 34, 44)를 억세스 할때의 충돌을 막기 위해서 각각의 헤더 변환 메모리(14, 24, 34, 44)를 억세스하는 라인에는 버스 중재부(13, 23, 33, 43)가 구성된다.
또한, 상기 헤더 변환 메모리부(14, 24, 34, 44)는 사용자가 수신하고자 하는 물리주소/가상경로/가상채널 식별인자값을 저장하여 셀을 구분하여 수신할 수있도록 하는 제 1 메모리(15, 25, 35, 45)와, 상기 제 1 메모리에 저장된 물리주소/가상경로/가상채널 식별인자값에 대응되어 변환되기 위한 스템에서 사용하기 편리한 물리주소/가상경로/가상채널 식별인자값이 저장되는 제 2 메모리(16, 26, 36, 46)을 포함하여 구성되며, 각각의 메모리에 저장되는 값은 CPU(51)가 변경할 수 있다.
상기와 같이 구성되는 ATM 인터페이스 보드의 동작에 따른 셀 스위칭 방법을 설명하면 다음과 같다.
도 3은 본 발명의 실시 예에 따른 ATM 셀의 스위칭 방법의 동작순서를 나타낸 플로우 차트이다.
도 3을 참조하면, ATM 네트워크(10)로부터 수신되는 셀이 시스템 내부(20)로 전송되어 진다면, 우선 ATM 네트워크(10)와 연결된 송수신부(11)를 통해 유토피아 인터페이스부(12)가 셀을 수신한다(S101).
상기 수신된 셀의 헤더와 데이터를 분리하여(S102), 헤더의 물리주소/가상경로/가상채널 식별인자값이 제 1메모리(15)에 있는가를 검색한다(S103). 이것은 사용자가 원하는 물리주소/가상경로/가상채널 식별인자 값을 가진 셀만을 선택적으로 받아들이기 위하여 미리 상기 CPU(51)가 CPU 인터페이스부(54)를 통하여 상기 제 1 메모리(15)를 억세스하여 원하는 물리주소/가상경로/가상채널 식별인자값을 저장하고, 제 2 메모리(16)를 억세스하여 변환하고자 하는 셀의 물리주소/가상경로/가상채널 식별인자값을 저장할 수 있다.
상기 검색결과 수신된 셀의 물리주소/가상경로/가상채널 식별인자 값이 제 1 메모리(15)에 존재하지 않는다면 사용자가 원하는 셀이 아니므로 셀을 폐기한다(S105).
그러나, 상기 검색결과 수신된 셀의 물리주소/가상경로/가상채널 식별인자 값이 제 1 메모리(15)에 존재하면 사용자가 원하는 셀이므로, 수신된 셀의 데이터는 미리 헤더 결합부(17)로 전송되어 대기하고, 헤더는 제 2메모리(16)에 저장된 대응된 변환 값으로 변환된다(S104).
즉, 상기 헤더의 물리주소/가상경로/가상채널 식별인자 값이 제 1 메모리(15)에 있는 것으로 확인되면 다음 제 2메모리(16)로 전달되어, 현재 물리주소/가상경로/가상채널 식별인자 값에 대응되는 변환될 물리주소/가상경로/가상채널 식별인자 값을 검색하여 변환되게 된다.
상기와 같이 헤더의 물리주소/가상경로/가상채널 식별인자를 시스템 내부에서 사용하기 편리하게 변환하여 셀의 관리 또는 셀의 처리 등을 시스템에 보다 편하게 한다.
또한, 물리주소는 하드웨어와 소프트웨어가 모두 일치해야 사용이 가능하므로, 물리주소를 하드웨어와 소프트웨어가 일치하도록 변환하여 어디든지 원하는 목적지로 셀을 전송할 수 있다. 여기서 물리주소는 제 1메모리에서는 수신되는 곳의 물리주소를 나타내고 제 2메모리에서 목적지의 물리주소로 변환된다.
즉, ATM 네트워크(10)의 물리주소는 '0', 시스템 내부(20, 30, 40)의 물리주소가 각각 '1', '2', '3'이라면 처음 수신된 셀의 물리주소가 '0'이고 변환된 셀의 물리주소가 '1'이 되는 것이다.
상기 변환된 헤더는 헤더 변환부(17)로 전송되고(S106), 상기 단계 S104에서 미리 전송된 데이터와 결합된다(S107).
상기와 같이 재결합된 셀은 전체 셀 버퍼(52)로 전송되고(S108), 버퍼제어부(53)에서 상기 셀의 헤더의 목적지에 맞도록 경로를 지정해 준다(S109).
상기 셀이 시스템 내부(20)를 목적지로 하므로, 상기 셀은 시스템 내부(20)로 전송되기에 앞서 셀 버퍼(28)로 전송되어 대기하고(S110), 유토피아 인터페이스부(22)에서 시스템 내부(20)로 전송하게 된다(S111).
이상에서의 과정은 시스템내부(20, 30, 40)에서 ATM 네트워크(10)로 전송되는 셀 또는 ATM 네트워크(10)에서 ATM 네트워크(10)로 전송되는 셀 모두가 각각의 대응되는 유토피아 인터페이스(12, 22, 32, 42)와 헤더 변환 메모리부(14, 24, 34, 44)와 헤더 결합부(17, 27, 37. 47)와 셀 버퍼(18, 28, 38, 48)에서의 동작을 거쳐 헤더를 변환하고 목적지로 전송된다.
또한, CPU(51)의 셀도 1채널 송수신부(50)를 거쳐 시스템 내부(20, 30, 40) 또는 ATM 네트워크(10)로 전송되고, 수신될 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 비동기식 통신 모드 인터페이스 보드 및 셀 스위칭 방법은 종래의 ATM 인터페이스 보드에서의 셀 스위칭이 단순히 셀을 수신하여 목적지로 송신하는 기능을 가지고 있었던 것을, 원하는 셀만을 선택적으로 받아들여, 시스템에서 사용하기 편한 헤더로 변환하여 목적지로 전송함으로써, 보다 셀을 관리하기 편리하고, 시스템 내부 또는 CPU에서 생성된 셀을 ATM 망으로 전송하기에도 편리하게 하는 효과가 있으며, 셀이 집중되는 현상을 막을 수 있는 효과가 있다.

Claims (6)

  1. 비동기식 전송 모드 네트워크 또는 시스템 내부로부터 전송되는 셀을 수신하거나, 상기 비동기식 전송 모드 네트워크 또는 시스템 내부로 셀을 전송하는 복수개의 유토피아 인터페이스부와;
    사용자가 수신하고자 하는 셀의 헤더값과 그 헤더값을 시스템 내부에 맞도록 변환하기 위한 변환값을 저장하는 헤더 변환 메모리부와;
    상기 유토피아 인터페이스부로부터 전송된 셀에 대하여 헤더와 데이터로 분리한 후, 상기 헤더값이 상기 헤더 변환 메모리부에 존재하는지의 여부를 판단하여 그 판단결과에 따라 상기 헤더값을 상기 헤더 변환 메모리부에 미리 지정된 변환값으로 변환하는 CPU와;
    상기 CPU에 의해 분리된 셀의 데이터와 상기 변환된 헤더 값을 결합하여 출력하는 복수의 헤더 결합부와;
    상기 헤더 결합부에서 결합된 셀을 임시 저장하는 전체 셀 버퍼와;
    상기 전체 셀 버퍼에 저장된 셀의 헤더 값에 따른 경로를 지정해 주어 목적지로 셀을 전송할 수 있도록 하는 버퍼제어부
    를 포함하여 구성되는 것을 특징으로 하는 비동기식 통신 모드 인터페이스 보드.
  2. 제 1항에 있어서,
    상기 유토피아 인터페이스부 및 CPU에서 상기 헤더 변환 메모리부를 억세스 할 때, 충돌을 방지하기 위한 복수개의 버스중재부를 더 포함하는 것을 특징으로 하는 비동기식 통신 모드 인터페이스 보드.
  3. 제 1항에 있어서,
    상기 전체 셀 버퍼로부터 전송되는 다수의 셀을 임시저장하고, 상기 유토피아 인터페이스부로 순차적으로 전송하기 위하여 상기 유토피아 인터페이스부에 각각 추가로 구성되는 셀 버퍼를 더 포함하여 구성되는 것을 특징으로 하는 비동기식 통신 모드 인터페이스 보드.
  4. 제1항에 있어서,
    상기 헤더값은 물리주소, 가상경로 식별인자값, 가상 채널 식별인자값을 포함하는 것을 특징으로 하는 비동기식 통신 모드 인터페이스 보드.
  5. 헤더 변환 메모리부가 구비된 비동기식 통신 모드 인터페이스보드에서 셀을 스위칭 하는 방법에 있어서,
    비동기식 통신 모드 네트워크로부터 셀이 수신되면, 상기 수신된 셀을 헤더와 데이터로 분리하는 단계;
    상기 분리된 헤더 값과 상응한 값이 상기 헤더 변환 메모리부에 존재하는지의 여부를 판단하는 단계;
    상기 판단결과 상기 헤더 변환 메모리부에 상기 헤더값과 상응한 값이 존재하면, 상기 헤더 값을 상기 헤더 변환 메모리에 미리 지정된 시스템 내부 헤더값으로 변환하는 단계;
    상기 변환된 헤더를 상기 데이터와 결합한 후, 상기 헤더값에 맞도록 경로를 정하여 목적지로 전송하는 단계를 포함하여 구성되는 비동기식 통신 모드 셀 스위칭 방법.
  6. 제 5항에 있어서,
    상기 헤더 변환 메모리부에 상기 헤더 값과 상응한 값이 존재하지 않으면, 해당 셀을 폐기하는 것을 더 포함하여 구성되는 것을 특징으로 하는 비동기식 통신 모드 셀 스위칭 방법.
KR10-2001-0043420A 2001-07-19 2001-07-19 비동기식 통신 모드 인터페이스 보드 및 셀 스위칭 방법 KR100438172B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0043420A KR100438172B1 (ko) 2001-07-19 2001-07-19 비동기식 통신 모드 인터페이스 보드 및 셀 스위칭 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0043420A KR100438172B1 (ko) 2001-07-19 2001-07-19 비동기식 통신 모드 인터페이스 보드 및 셀 스위칭 방법

Publications (2)

Publication Number Publication Date
KR20030008599A KR20030008599A (ko) 2003-01-29
KR100438172B1 true KR100438172B1 (ko) 2004-07-01

Family

ID=27715698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0043420A KR100438172B1 (ko) 2001-07-19 2001-07-19 비동기식 통신 모드 인터페이스 보드 및 셀 스위칭 방법

Country Status (1)

Country Link
KR (1) KR100438172B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5249178A (en) * 1990-07-26 1993-09-28 Nec Corporation Routing system capable of effectively processing routing information
KR950022460A (ko) * 1993-12-09 1995-07-28 양승택 가상채널과 가상경로를 동시에 처리할 수 있는 헤더변환장치 및 방법
JPH0983522A (ja) * 1995-09-08 1997-03-28 Sumitomo Electric Ind Ltd Ａｔｍスイッチ
KR19990026352A (ko) * 1997-09-24 1999-04-15 김영환 비동기 전송 모드 계층을 지원하기 위한 물리 계층 처리 장치
KR20010009937A (ko) * 1999-07-14 2001-02-05 서평원 에이티엠 다중화 시스템에서 에이디에스엘 가입자 정합 장치
KR20010011135A (ko) * 1999-07-26 2001-02-15 정선종 점대 다중점 연결 셀 전송을 위한 셀 복제 장치 및 그를 이용한 비동기전달모드 교환기의 가입자 정합 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5249178A (en) * 1990-07-26 1993-09-28 Nec Corporation Routing system capable of effectively processing routing information
KR950022460A (ko) * 1993-12-09 1995-07-28 양승택 가상채널과 가상경로를 동시에 처리할 수 있는 헤더변환장치 및 방법
JPH0983522A (ja) * 1995-09-08 1997-03-28 Sumitomo Electric Ind Ltd Ａｔｍスイッチ
KR19990026352A (ko) * 1997-09-24 1999-04-15 김영환 비동기 전송 모드 계층을 지원하기 위한 물리 계층 처리 장치
KR20010009937A (ko) * 1999-07-14 2001-02-05 서평원 에이티엠 다중화 시스템에서 에이디에스엘 가입자 정합 장치
KR20010011135A (ko) * 1999-07-26 2001-02-15 정선종 점대 다중점 연결 셀 전송을 위한 셀 복제 장치 및 그를 이용한 비동기전달모드 교환기의 가입자 정합 장치

Also Published As

Publication number Publication date
KR20030008599A (ko) 2003-01-29

Similar Documents

Publication Publication Date Title
US6728249B2 (en) System and method for performing cut-through forwarding in an ATM network supporting LAN emulation
US5809024A (en) Memory architecture for a local area network module in an ATM switch
US5852606A (en) Method and apparatus for transmitting cells across an ATM switch bus
US6137798A (en) Connectionless network for routing cells with connectionless address, VPI and packet-identifying VCI
US6147999A (en) ATM switch capable of routing IP packet
US6621821B1 (en) AAL2 processing device and method for ATM network
US20090028152A1 (en) Node apparatus
WO2000001119A1 (en) System and method for performing cut-through forwarding in an atm network supporting lan emulation
US6314098B1 (en) ATM connectionless communication system having session supervising and connection supervising functions
JPH0846630A (ja) コネクションレス型通信装置および通信方法
US7327755B2 (en) Method and device for storing data packets
US6829248B1 (en) Integrated switching segmentation and reassembly (SAR) device
US6104715A (en) Merging of data cells in an ATM network
US6603767B1 (en) Cell exchanging device
WO1995014269A1 (en) A high-performance host interface for networks carrying connectionless traffic
US6182193B1 (en) Caching system using cache indexes for call group data of call requests in ATM network devices
US6795396B1 (en) ATM buffer system
US6526057B1 (en) Terminal adapter for broadband integrated services digital network
KR100438172B1 (ko) 비동기식 통신 모드 인터페이스 보드 및 셀 스위칭 방법
US6658001B1 (en) Path setting method, communication unit and storage medium
AU728588B2 (en) Packet routing in a telecommunications network
US20030026266A1 (en) Cell switching method and system
KR100525542B1 (ko) Ａｔｍ 셀을 이용한 데이터 송수신 장치
US7006504B2 (en) VC merging apparatus and method for establishing/terminating connection thereof
KR100384996B1 (ko) 비동기 전송모드 셀 스위칭 기능을 이용한 패킷 교환기 구조 및 그 처리방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090529

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee