KR100437594B1 - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- KR100437594B1 KR100437594B1 KR10-2001-0017166A KR20010017166A KR100437594B1 KR 100437594 B1 KR100437594 B1 KR 100437594B1 KR 20010017166 A KR20010017166 A KR 20010017166A KR 100437594 B1 KR100437594 B1 KR 100437594B1
- Authority
- KR
- South Korea
- Prior art keywords
- spacer
- liquid crystal
- black matrix
- line
- crystal display
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
- G02F1/13392—Gaskets; Spacers; Sealing of cells spacers dispersed on the cell substrate, e.g. spherical particles, microfibres
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/0102—Constructional details, not otherwise provided for in this subclass
- G02F1/0107—Gaskets, spacers or sealing of cells; Filling and closing of cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
- G02F1/13398—Spacer materials; Spacer properties
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 셀 갭(cell gap) 유지 수단으로서 지주형 스페이서를 갖는 액정표시장치를 개시한다. 개시된 본 발명의 액정표시장치는, 수 개의 게이트 버스 라인과 데이터 버스 라인 및 박막 트랜지스터가 구비된 하부 기판과, 컬러필터 및 블랙 매트릭스가 구비된 상부 기판이, 액정층을 사이에 두고 라인 형태의 실링재에 의해 합착되고, 상기 기판들 사이에는 그들간의 간격 유지를 위해 지주형 스페이서가 개재된 액정표시장치에 있어서, 상기 지주형 스페이서는 고분자 물질로 이루어지며, 상기 게이트 버스 라인과 대응되는 상부 기판의 블랙 매트릭스 상에 위치하고, 실링 라인을 기준으로 내측 영역과 외측 영역에서 상이한 밀도로 배치된 것을 특징으로 한다.The present invention discloses a liquid crystal display device having a holding spacer as a cell gap holding means. In the disclosed liquid crystal display device, a lower substrate including several gate bus lines, data bus lines, and thin film transistors, and an upper substrate provided with a color filter and a black matrix include a sealing material having a line shape with a liquid crystal layer interposed therebetween. In the liquid crystal display device bonded to each other by a holding spacer to maintain a gap between the substrates, the holding spacer is made of a polymer material, and the black of the upper substrate corresponding to the gate bus line. It is located on the matrix, characterized in that arranged in a different density in the inner region and the outer region relative to the sealing line.
Description
본 발명은 액정표시장치에 관한 것으로, 보다 구체적으로는, 셀 갭(cell gap) 유지 수단으로서 지주형 스페이서를 갖는 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having a holding spacer as a cell gap holding means.
일반적으로, 액정표시장치는 하부 기판과 컬러 필터층을 포함하는 상부 기판이 액정층을 사이에 두고 합착된 구조를 가지고 있다. 이러한 액정표시장치는 하부 기판 상에 배치된 화소 전극에 그래픽 신호가 인가되면, 상기 상부 기판상에 배치된 상대전극과의 사이에서 전계가 발생하여 액정 분자들을 트위스트시키게 되고, 상기 트위스트된 액정 분자들에 의해 편광된 빛의 투과율이 조절되어, 그래픽 신호를 표시하게 된다.In general, a liquid crystal display device has a structure in which an upper substrate including a lower substrate and a color filter layer is bonded with a liquid crystal layer interposed therebetween. When a graphic signal is applied to a pixel electrode disposed on a lower substrate, the liquid crystal display generates an electric field between the counter electrode disposed on the upper substrate, thereby twisting the liquid crystal molecules, and twisting the liquid crystal molecules. By the transmittance of the polarized light is adjusted to display a graphic signal.
따라서, 액정표시장치는 액정의 물성과 액정층의 두께에 따라 광학적 성질이 크게 달라지는 바, 이와 같은 특성 때문에 하부 기판과 상부 기판이 완성되면, 이들을 합착하기 전에 일정한 셀 갭을 유지할 수 있도록 스페이서를 산포한다.Therefore, in the liquid crystal display, optical properties vary greatly depending on the physical properties of the liquid crystal and the thickness of the liquid crystal layer. As a result, when the lower substrate and the upper substrate are completed, the liquid crystal display may spread spacers to maintain a constant cell gap before bonding them. do.
스페이서를 기판에 산포하는 방법에는 여러가지가 있으나, 그중 질소 가스와 함께 분사 노즐을 통과하면서, 대전시켜 대전된 같은 극성끼리 스페이서간의 반발력에 의해 균일하게 산포하는 건식법이 많이 이용된다.There are various methods of dispersing the spacers on the substrate, but among them, a dry method in which the same polarity is uniformly spread by the repulsive force between the spacers which are charged and charged while passing through the injection nozzle together with nitrogen gas is widely used.
그러나, 최근 액정표시장치가 대형화 및 고화질화되어 가는 경향에 따라, 기존의 스페이서 산포방법들은 많은 제약이 따른다.However, with the recent trend toward larger and higher quality liquid crystal displays, conventional spacer spreading methods have many limitations.
첫째, 대형화에 따라 넓은 면적에 스페이서를 균일하게 산포해야 하는데, 기판이 안착되는 스테이지의 도전 균일도에 따라 산포 불균일이 발생한다.First, the spacers should be uniformly distributed over a large area as the size is increased, and scattering nonuniformity occurs according to the conductivity uniformity of the stage on which the substrate is seated.
둘째, 산포된 스페이서가 단위 화소 영역의 개구부에도 위치하게 되어, 빛샘을 유발하게된다.Second, the scattered spacers are also located in the openings of the unit pixel areas, causing light leakage.
상기와 같은 문제점을 해결하기 위하여 최근에는 상부 기판이나 하부 기판 상에 고분자 물질로된 지주형 스페이서를 일정하게 형성하는 방법이 제안되었다. 이 방법은 스페이서가 균일하고, 움직임에 의하여 위치가 변하지 않도록 할 수 있는 바, 셀 갭 유지의 향상을 기할 수 있다.Recently, in order to solve the above problems, a method of constantly forming a holding spacer made of a polymer material on an upper substrate or a lower substrate has been proposed. This method allows the spacers to be uniform and prevents the position from changing due to movement, thereby improving cell gap retention.
그러나, 셀 갭 유지를 위해 지주형 스페이서를 형성하는 방법은 기판면 내에서의 스페이서 밀도가 중요한데, 예컨데, 스페이서 밀도가 높을 경우에는 저온에서 유리 기판과 지주형 스페이서간의 열에 의한 수축력의 차이로 인해 버블이 발생하는 문제점이 있다.However, the spacer density in the substrate surface is important for the method of forming the strut spacer in order to maintain the cell gap. For example, when the spacer density is high, the bubble shrinks due to the difference in heat shrinkage between the glass substrate and the strut spacer at low temperature. There is a problem that occurs.
반대로, 스페이서 밀도가 낮을 경우에는 후속하는 핫 프레스 공정에서 외부 압력에 의해 셀 갭이 쉽게 변하여 공정 마진이 작아지는 문제점이 있다.On the contrary, when the spacer density is low, there is a problem in that the cell gap is easily changed by external pressure in the subsequent hot press process, and the process margin is reduced.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 기판의 실링 영역을 중심으로 안쪽 영역과 바깥쪽 영역에서의 지주형 스페이서의 밀도를 다르게 함으로써, 저온 버블 현상을 방지하고, 셀 갭이 쉽게 변하는 단점을 방지할 수 있는 액정표시장치를 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, by changing the density of the holding spacer in the inner region and the outer region around the sealing region of the substrate, thereby preventing the low-temperature bubble phenomenon, cell gap It is an object of the present invention to provide a liquid crystal display device which can prevent this easily changing disadvantage.
도 1은 본 발명에 따라 지주형 스페이서가 형성된 기판을 개략적으로 도시한 도면.1 schematically shows a substrate on which strut-shaped spacers are formed in accordance with the present invention;
도 2는 도 1의 "A" 부분을 확대한 도면.FIG. 2 is an enlarged view of a portion “A” of FIG. 1. FIG.
도 3은 도 2의 "B" 부분을 확대한 도면.3 is an enlarged view of a portion “B” of FIG. 2;
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
2: 외곽 블랙 매트릭스 라인 3: 실링 라인2: outer black matrix line 3: sealing line
5: 지주형(post type) 스페이서 7: 블랙 매트릭스 라인9a: 레드(red) 컬러 필터층 9b: 그린(green) 컬러 필터층9c: 블루(blue) 컬러 필터층 10: 기판5: Post type spacer 7: Black matrix line 9a: Red color filter layer 9b: Green color filter layer 9c: Blue color filter layer 10: Substrate
11: 스크라이빙(scribing) 라인 X: 실(seal) 외곽 영역11: scribing line X: outer area of seal
Y: 디스 플레이 영역Y: display area
상기와 같은 목적을 달성하기 위한 본 발명의 액정표시장치는, 수 개의 게이트 버스 라인과 데이터 버스 라인 및 박막 트랜지스터가 구비된 하부 기판과, 컬러필터 및 블랙 매트릭스가 구비된 상부 기판이, 액정층을 사이에 두고 라인 형태의 실링재에 의해 합착되고, 상기 기판들 사이에는 그들간의 간격 유지를 위해 지주형 스페이서가 개재된 액정표시장치에 있어서, 상기 지주형 스페이서는 고분자 물질로 이루어지며, 상기 게이트 버스 라인과 대응되는 상부 기판의 블랙 매트릭스 상에 위치하고, 실링 라인을 기준으로 내측 영역과 외측 영역에서 상이한 밀도로 배치된 것을 특징으로 한다.In order to achieve the above object, a liquid crystal display device includes a lower substrate including several gate bus lines, data bus lines, and thin film transistors, and an upper substrate provided with a color filter and a black matrix. In the liquid crystal display device which is bonded by a sealing material in the form of a line between the two, and the holding spacer is interposed between the substrates to maintain the gap therebetween, the holding spacer is made of a polymer material, the gate bus line It is located on the black matrix of the upper substrate corresponding to and characterized in that arranged in a different density in the inner region and the outer region relative to the sealing line.
여기서, 상기 지주형 스페이서는 아크릴계, 에폭시계, 배향제 및 감광막으로 구성된 그룹으로부터 선택되는 어느 하나의 고분자 물질로 이루어지며, 상기 지주형 스페이서는 실링 라인을 기준으로 외측 영역이 내측 영역 보다 조밀한 밀도로 배치되고, 상기 지주형 스페이서는 실링 라인 내측의 블랙매트릭스 상에 세 개의 화소 크기당 하나가 배치되며, 상기 지주형 스페이서는 레드 컬러 화소의 블랙 매트릭스 부분 상에 배치되고, 상기 지주형 스페이서는 실링 라인 외측 영역에서 스크라이빙 라인에서 0.2㎜부터 원판 기판 가장자리로부터 10㎜되는 영역까지 단위 화소 크기당 하나의 밀도로 배치되고, 상기 지주형 스페이서는 폭(w)과 길이(l)가 15㎛×20㎛인 직사각 형상을 갖는다. 그리고, 상기 블랙 매트릭스의 폭은 상기 지주형 스페이서의 폭(w)의 4배 이상을 갖는다.Here, the strut spacer is made of any one polymer material selected from the group consisting of acrylic, epoxy, aligning agent, and photosensitive film, wherein the strut spacer has a denser density than the inner region based on a sealing line. Wherein the strut spacers are arranged in one of three pixel sizes on the black matrix inside the sealing line, the strut spacers are arranged on the black matrix portion of the red color pixel, and the strut spacers are sealed. In the area outside the line, it is disposed at one density per unit pixel size from 0.2 mm in the scribing line to an area 10 mm from the edge of the disc substrate, and the strut spacer has a width (w) and a length (l) of 15 μm × It has a rectangular shape of 20 µm. In addition, the width of the black matrix has at least four times the width w of the post spacer.
본 발명에 의하면, 지주형 스페이서를 실링 라인을 중심으로 그 내측 및 외측 영역에서 상이한 밀도로 배치시키기 때문에, 균일한 셀 갭 유지가 가능함은 물론 공정 마진을 높일 수 있다.According to the present invention, since the post spacers are arranged at different densities in the inner and outer regions of the sealing line, uniform cell gaps can be maintained and process margins can be increased.
(실시예)(Example)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 따라 지주형 스페이서가 형성된 기판을 개략적으로 도시한 도면이다. 도시한 바와 같이, 기판(10)은 실링 라인(3)을 중심으로 그 내측의 디스플레이 영역(Y)과 그 외측의 실(seal) 외곽 영역(X)으로 나뉘며, 외곽 블랙 매트릭스 라인(2)은 상기 실링 라인(3)의 안쪽에 형성된다. 상기 외곽 블랙 매트릭스 라인(2)과 디스 플레이 영역(Y)에서의 블랙 매트릭스 라인(도시하지 않음) 상에는 지주형 스페이서가 레드, 그린, 블루 컬러 필터층(9a, 9b, 9c)으로된 단위화소 3개당 1개씩 형성된다.1 is a view schematically showing a substrate on which a post spacer is formed according to the present invention. As shown, the substrate 10 is divided into a display area Y on the inner side and a seal outer area X on the outer side with respect to the sealing line 3, and the outer black matrix line 2 It is formed inside the sealing line (3). On each of the outer black matrix lines 2 and the black matrix lines (not shown) in the display area Y, the strut spacers are formed of three unit pixels each having red, green, and blue color filter layers 9a, 9b, and 9c. It is formed one by one.
반면, 상기 실 외곽 영역(X)에서는 지주형 스페이서(5)를 단위 화소 크기당 하나씩의 밀도로 형성한다.On the other hand, in the seal outer area X, the post spacers 5 are formed at one density per unit pixel size.
도 2는 도 1의 "A" 부분을 확대한 도면이다. 도시한 바와 같이, 기판(10)의 가장자리로부터 지주형 스페이서(5)를 형성하는 공정을 고려하여 10㎜정도의 거리(a)를 두고, 실 외곽 영역(X)에 지주형 스페이서(5)를 단위 화소 크기당 1개 정도의 밀도로 일정하게 형성한다. 상기 실 외곽 영역(X)에 형성된 지주형 스페이서(5)는 스크라이빙 라인(11)으로부터 0.2㎜(b) 떨어져 있는 영역까지만 지주형 스페이서(5)가 형성되어 있다. 상기 스크라이빙 라인(11)에 지주형 스페이서(5)가 존재하는 것을 방지하기 위함이다. 상기 스크라이빙 라인(11)은 실링 라인(3)으로부터 0.5㎜정도(c) 떨어져 있다. 상기 실링 라인(3) 안쪽에는 컬러 필터층(9a, 9b, 9c)과 블랙 매트릭스 라인(7)으로 형성된 디스 플레이영역(Y)과 상기 디스 플레이 영역(Y) 바깥쪽에는 외곽 블랙 매트릭스 라인(2)이 존재한다. 상기의 외곽 블랙 매트리스 라인 영역은 디스플레이 영역으로부터 스크라이빙 라인에 대해 0.5㎜ 이격된 거리까지 위치한다. 상기 외곽 블랙 매트릭스 라인(2) 위에 형성된 지주형 스페이서는 상기 실링 라인(3)으로부터 0.98㎜~1.15㎜정도(e: 1.15㎜, f: 0.98㎜) 떨어져 있다. 도면에서는 도시하였지만, 설명하지 않은 d는 실링 라인의 폭으로서, 1.5㎜이다.FIG. 2 is an enlarged view of a portion “A” of FIG. 1. As shown in the figure, in consideration of the process of forming the strut spacer 5 from the edge of the substrate 10, the strut spacer 5 is placed in the room outer region X with a distance a of about 10 mm. The density is uniformly formed at about one density per unit pixel size. In the post spacer 5 formed in the seal outer region X, the post spacer 5 is formed only up to an area 0.2 mm (b) away from the scribing line 11. This is to prevent the holding spacer 5 from being present in the scribing line 11. The scribing line 11 is about 0.5 mm (c) away from the sealing line 3. The display area Y formed of the color filter layers 9a, 9b and 9c and the black matrix line 7 inside the sealing line 3 and the outer black matrix line 2 outside the display area Y. This exists. The outer black mattress line area is located up to a distance of 0.5 mm from the display area to the scribing line. The post spacer formed on the outer black matrix line 2 is separated from the sealing line 3 by 0.98 mm to 1.15 mm (e: 1.15 mm, f: 0.98 mm). Although shown in the figure, d which is not described is 1.5 mm as the width of the sealing line.
이와 같이, 상기의 외곽 블랙 매트릭스 라인(2) 및 블랙 매트릭스 라인(7)중 레드 컬러 필터층(9a)과 오버랩되는 부분에 지주형 스페이서(5)를 3개의 단위 화소 크기당 1개의 밀도로 형성한다. 상기 실링 라인(3) 외측의 실 외곽 영역(X) 상에는 단위 화소 크기당 1개의 밀도로 지주형 스페이서(5)를 일정하게 형성한다.In this way, the post spacer 5 is formed at one density per three unit pixel sizes at the overlapping portion of the outer black matrix line 2 and the black matrix line 7 with the red color filter layer 9a. . On the outer periphery area X outside the sealing line 3, the strut-shaped spacer 5 is constantly formed at one density per unit pixel size.
상기와 같이 실링 라인(3)을 중심으로 지주형 스페이서(5)의 밀도를 다르게 형성하는 이유는 스페이서가 형성된 후에 상,하부 기판의 열압(hot press) 공정, 가압 엔드실(endseal) 공정, 테이프 크리닝(tape cleaning), 편광판(polarizer) 부착 공정을 거칠 때, 보다 많은 지주형 스페이서에 의한 셀 갭 균일도 유지 등, 공정 마진을 넓게 확보하기 위해서이다.The reason for differently forming the density of the post-shaped spacers 5 around the sealing line 3 as described above is that after the spacers are formed, a hot press process, a pressurized end seal process, and a tape of the upper and lower substrates are formed. This is to ensure a wide process margin, such as maintaining cell gap uniformity due to more strut spacers when undergoing a tape cleaning or polarizer attachment process.
도 3은 도 2의 "B" 부분의 게이트 버스 라인에 대응되는 블랙 매트릭스 라인을 확대한 도면으로서, 도시한 바와 같이, 레드 컬러 필터층(9a)의 블랙 매트릭스 라인(7) 중앙에 형성된 직사각형 형태의 지주형 스페이서(5)의 크기는 러빙시 지주형 스페이서에 영향을 받아 블랙 매트릭스로 가려지지 못하는 화소의 개구부의 배향막 손상 방지를 고려하여 결정된다. 상기 블랙 매트릭스 라인(7)의 폭은 지주형 스페이서(5)의 폭(w)보다 4배 이상이다. 바람직한 지주형 스페이서(5)의 크기는 폭(w)이 15㎛, 길이(l)이 20㎛이다. 따라서, 블랙 매트릭스의 폭은 15㎛의 4배인 60㎛이상이어야 한다. 그러나, 개구율 문제를 감안하여 적당한 폭에서 한정된다.FIG. 3 is an enlarged view of a black matrix line corresponding to the gate bus line of the portion “B” of FIG. 2. As shown in FIG. 3, a rectangular shape formed in the center of the black matrix line 7 of the red color filter layer 9a is illustrated. The size of the post spacer 5 is determined in consideration of the prevention of damage to the alignment layer of the opening of the pixel, which is influenced by the post spacer when rubbed and is not covered by the black matrix. The width of the black matrix line 7 is four times greater than the width w of the strut spacer 5. The preferred size of the post spacer 5 is 15 m in width w and 20 m in length l. Thus, the width of the black matrix should be at least 60 μm, four times 15 μm. However, in view of the aperture ratio problem, it is limited in an appropriate width.
또한, 상기한 지주형 스페이서(5)의 형태를 직사각형으로 한정하였으나, 당해 기술분야에서 통상의 지식을 가진 자라면, 누구나 변형하여 실시할 수 있는 형태를 포함한다.In addition, although the shape of the post-shaped spacer 5 is limited to a rectangle, any person having ordinary skill in the art may include a form which can be modified and implemented.
따라서, 상기에서 설명한 본 발명은 실링 라인과 지주형 스페이서를 형성한 상부 기판을 하부 기판과 합착할 때 가해지는 열압, 가압 공정등에 의하여 발생하는 외부압력에 의한 셀 갭 불균일 등 공정 마진 부족 등의 단점을 방지하며, 실링 라인 안쪽에 형성된 조밀한 스페이서로 인한 패널 신뢰성 시험에서 저온 버블 발생을 방지하기 위하여 지주형 스페이서의 형성밀도를 각각의 영역에 따라 변형시켰다.Therefore, the present invention described above has the disadvantages such as lack of process margins such as cell gap unevenness caused by external pressure generated by a pressurization process and heat pressure applied when the upper substrate formed with the sealing line and the holding spacer is bonded to the lower substrate. In order to prevent low temperature bubble generation in the panel reliability test due to the dense spacer formed inside the sealing line, the formation density of the post spacer was modified according to each region.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 실링라인 안쪽의 조밀한 지주형 스페이서로 인한 종래의 디스 플레이 영역에서 발생하였던 저온 신뢰성 시험에서 기판과 지주형 스페이서의 수축률 차이에 따른 저온 버블 현상을 방지할 수 있는 잇점이 있다.As described in detail above, according to the present invention, in the low temperature reliability test generated in the conventional display area due to the dense strut spacer inside the sealing line, the low temperature bubble phenomenon due to the difference in shrinkage between the substrate and the strut spacer is prevented. There is an advantage to this.
또한, 실링 라인 외곽 영역에는 지주형 스페이서의 형성밀도를 높여, 열압, 가압 앤드실 공정 등에서의 외부압에도 쉽게 셀 갭이 변하지 않도록 하였다.In addition, the formation density of the strut-type spacers was increased in the outer region of the sealing line so that the cell gap did not easily change even in the external pressure in the hot pressure, the pressurized end seal process and the like.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.On the other hand, the present invention is not limited to the above-described specific preferred embodiments, and various changes can be made by those skilled in the art without departing from the gist of the invention claimed in the claims. will be.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0017166A KR100437594B1 (en) | 2001-03-31 | 2001-03-31 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0017166A KR100437594B1 (en) | 2001-03-31 | 2001-03-31 | Liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020076931A KR20020076931A (en) | 2002-10-11 |
KR100437594B1 true KR100437594B1 (en) | 2004-06-26 |
Family
ID=27699478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0017166A KR100437594B1 (en) | 2001-03-31 | 2001-03-31 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100437594B1 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10153785A (en) * | 1996-09-26 | 1998-06-09 | Toshiba Corp | Liquid crystal display device |
KR20000035725A (en) * | 1998-11-27 | 2000-06-26 | 이와오 코우이찌로 | Liquid crystal display device and method of manufacturing the same |
JP2000227599A (en) * | 1999-02-05 | 2000-08-15 | Hitachi Ltd | Liquid crystal display device |
KR20020054869A (en) * | 2000-12-28 | 2002-07-08 | 구본준, 론 위라하디락사 | Liquid crystal display and method for manufacturing the same |
KR20020054870A (en) * | 2000-12-28 | 2002-07-08 | 구본준, 론 위라하디락사 | Liquid crystal display and method for manufacturing the same |
KR20020066655A (en) * | 2001-02-13 | 2002-08-21 | 삼성전자 주식회사 | A liquid crystal display and method manufacturing the same |
-
2001
- 2001-03-31 KR KR10-2001-0017166A patent/KR100437594B1/en active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10153785A (en) * | 1996-09-26 | 1998-06-09 | Toshiba Corp | Liquid crystal display device |
KR20000035725A (en) * | 1998-11-27 | 2000-06-26 | 이와오 코우이찌로 | Liquid crystal display device and method of manufacturing the same |
JP2000227599A (en) * | 1999-02-05 | 2000-08-15 | Hitachi Ltd | Liquid crystal display device |
KR20020054869A (en) * | 2000-12-28 | 2002-07-08 | 구본준, 론 위라하디락사 | Liquid crystal display and method for manufacturing the same |
KR20020054870A (en) * | 2000-12-28 | 2002-07-08 | 구본준, 론 위라하디락사 | Liquid crystal display and method for manufacturing the same |
KR20020066655A (en) * | 2001-02-13 | 2002-08-21 | 삼성전자 주식회사 | A liquid crystal display and method manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR20020076931A (en) | 2002-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2939384B2 (en) | Liquid crystal panel manufacturing method | |
US7292304B2 (en) | Liquid crystal display panel and method for fabricating the same comprising a dummy column spacer to regulate a liquid crystal flow and a supplemental dummy column spacer formed substantially parallel and along the dummy column spacer | |
US7256859B2 (en) | Liquid crystal display panel having dummy column spacer and UV sealant | |
KR100379195B1 (en) | Liquid crystal display apparatus and method for manufacturing same | |
KR20030058723A (en) | A method for forming post spacer of lcd device | |
KR20030082141A (en) | Patterned Spacer having a Liquid Crystal Display Device | |
JP2003280000A (en) | Liquid crystal display device | |
JPH03293633A (en) | Liquid crystal display device | |
KR100731032B1 (en) | Liquid crystal display device | |
KR100437594B1 (en) | Liquid crystal display | |
CN206301123U (en) | A kind of display base plate, display panel and liquid crystal display device | |
KR20040011670A (en) | Liquid Crystal Display Device And Method For Manufacturing The Same | |
CN106773353A (en) | A kind of display base plate, display panel and liquid crystal display device | |
JP3998775B2 (en) | Liquid crystal display device | |
US6593993B1 (en) | Method for fabricating large scale liquid crystal display device | |
JP3809043B2 (en) | Manufacturing method of liquid crystal display device | |
KR100687352B1 (en) | LCD device having a patterned spacer | |
KR20050068294A (en) | Seal pattern of lcd and the forming method thereof | |
JPS61173223A (en) | Formation of liquid crystal display device | |
KR100691317B1 (en) | liquid crystal injection device and liquid crystal injection method | |
KR100720439B1 (en) | Method for fabricating liquid crystal display panel | |
KR100308490B1 (en) | Liquid crystal display | |
KR20030048655A (en) | Lcd device haning a support type spacer | |
JPH01106016A (en) | Liquid crystal display device | |
JPH01289915A (en) | Liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130514 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20150518 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20170523 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20190527 Year of fee payment: 16 |