KR100436569B1 - Initial synchronization acquisition circuit and method for reducing doppler frequency effect in spread spectrum communications system - Google Patents

Initial synchronization acquisition circuit and method for reducing doppler frequency effect in spread spectrum communications system Download PDF

Info

Publication number
KR100436569B1
KR100436569B1 KR10-2002-0009360A KR20020009360A KR100436569B1 KR 100436569 B1 KR100436569 B1 KR 100436569B1 KR 20020009360 A KR20020009360 A KR 20020009360A KR 100436569 B1 KR100436569 B1 KR 100436569B1
Authority
KR
South Korea
Prior art keywords
received
doppler frequency
value
adder
generating
Prior art date
Application number
KR10-2002-0009360A
Other languages
Korean (ko)
Other versions
KR20030069541A (en
Inventor
이성민
최태환
Original Assignee
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소 filed Critical 국방과학연구소
Priority to KR10-2002-0009360A priority Critical patent/KR100436569B1/en
Publication of KR20030069541A publication Critical patent/KR20030069541A/en
Application granted granted Critical
Publication of KR100436569B1 publication Critical patent/KR100436569B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S367/00Communications, electrical: acoustic wave systems and devices
    • Y10S367/904Doppler compensation systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 확산통신 시스템의 초기 동기 획득 회로 및 방법에 관한 것으로서, 특히 적분 시간을 N 구간으로 등분하여 각 구간 동안에 수신된 신호를 적분함으로써 수신 에너지의 감소 없이 도플러 주파수의 영향을 감소시킨 확산 통신 시스템의 초기 동기 획득 회로 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an initial synchronization acquisition circuit and method of a spreading communication system. In particular, the spreading communication system reduces the influence of the Doppler frequency without reducing the received energy by integrating a signal received during each section by dividing the integration time into N sections. An initial synchronization acquisition circuit and method are disclosed.

본 발명인 도플러 주파수 영향을 감소시키는 확산통신 시스템의 초기 동기 획득 회로는 적분시간을 N구간으로 등분한 각 구간 동안에 수신된 신호를 각각 적분하는 다수의 동위상 적분기와; 상기 수신된 신호를 4분 위상 반전시키는 반전기와; 적분 시간을 N구간으로 등분한 각 구간 동안에 상기 반전된 신호를 각각 적분하는 다수의 직교위상 적분기와; 상기 동위상 적분기들의 적분값들을 합하는 제 1 덧셈기와; 상기 직교위상 적분기들의 적분값들을 합하는 제 2 덧셈기와; 상기 제 1 덧셈기의 값과 상기 제 2 덧셈기의 값을 각각 제곱하여 합한 후 제곱근시켜 전구간 수신 전압을 생성하는 수신 전압 검출기와; 상기 각 구간의 적분값을 각각 제곱하여 합하여 제곱근시켜 각 구간의 수신 전압을 생성하는 다수의 구간 전압 검출기와; 상기 각 구간의 수신 전압을 합하는 제 3덧셈기와; 상기 전구간 수신 전압이 제 1 임계값보다 크면 동기가 획득된 것으로 결정하는 제 1결정부 및; 상기 제 3덧셈기의 값이 제 2 임계값보다 크면 동기가 획득된 것으로 결정하는 제 2 결정부를 구비한다.An initial synchronization acquisition circuit of a spreading communication system for reducing the Doppler frequency influence of the present invention includes: a plurality of in-phase integrators each integrating a received signal during each period obtained by dividing the integral time into N sections; An inverter for inverting the received signal by four minutes; A plurality of quadrature integrators for integrating the inverted signals, respectively, during each period in which integration time is divided into N sections; A first adder for summing integral values of the in-phase integrators; A second adder that sums integral values of the quadrature integrators; A reception voltage detector for generating a global receiving voltage by square-rooting the sum of the value of the first adder and the value of the second adder; A plurality of interval voltage detectors that square each squared sum of the integration values of the intervals and add a square root to generate a reception voltage of each interval; A third adder for adding up the received voltages of the sections; A first determination unit that determines that synchronization is obtained when the global reception voltage is greater than a first threshold value; And a second determiner that determines that synchronization is obtained when the value of the third adder is greater than the second threshold.

Description

도플러 주파수 영향을 감소시키는 확산통신 시스템의 초기 동기 획득 회로{INITIAL SYNCHRONIZATION ACQUISITION CIRCUIT AND METHOD FOR REDUCING DOPPLER FREQUENCY EFFECT IN SPREAD SPECTRUM COMMUNICATIONS SYSTEM}INITIAL SYNCHRONIZATION ACQUISITION CIRCUIT AND METHOD FOR REDUCING DOPPLER FREQUENCY EFFECT IN SPREAD SPECTRUM COMMUNICATIONS SYSTEM}

본 발명은 확산통신 시스템의 초기 동기 획득 회로에 관한 것으로서, 특히 적분 시간을 N 구간으로 등분하여 각 구간 동안에 수신된 신호를 적분함으로써 수신 에너지의 감소 없이 도플러 주파수의 영향을 감소시킨 확산 통신 시스템의 초기 동기 획득 회로 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an initial synchronization acquisition circuit of a spreading communication system. In particular, the present invention relates to an initial synchronization acquisition circuit, in which an integration time is divided into N sections to integrate signals received during each section, thereby reducing the influence of Doppler frequency without reducing the received energy. A synchronization acquisition circuit and method are disclosed.

도 1a는 종래 기술에 따른 직접 대역 확산 코드 분할 다중 접속(direct spreading - code distribution multiple access: DS-CDMA) 시스템에서의 초기 동기 획득 회로(100)를 도시한다. 상기 동기 획득 회로(100)는 적분 시간(T) 동안에 수신된 신호(Sp)를 적분하여 덤프시킨 값()을 생성하는 동위상 적분 및덤프부(integration and dump)(10)와; 상기 수신된 신호(Sp)를 반전시키는 반전기(11)와; 상기 반전된 신호를 적분 시간(T) 동안에 적분하여 덤프시킨 값()를 생성하는 직교위상 적분 및 덤프부(12) 및; 상기 값(), ()을 각각 제곱하여 합한 후 제곱근시킨 값과 임계값을 비교하여 동기 여부를 판단하는 검출기로 구성된다.1A shows an initial sync acquisition circuit 100 in a direct spreading-code distribution multiple access (DS-CDMA) system according to the prior art. The synchronization acquisition circuit 100 integrates and dumps the received signal Sp during the integration time T ( An in-phase integration and dump unit (10) generating a); An inverter (11) for inverting the received signal (Sp); A value obtained by integrating and dumping the inverted signal during an integration time T ( An orthogonal phase integrator and dump unit 12 for generating a) and; Above value ( ), ( ), Each detector is squared, summed, and compared to a square root and a threshold to determine synchronization.

도 1b는 종래 기술에 따른 주파수 도약 코드 분할 다중 접속(frequency hopping - code distribution multiple access: FH-CDMA) 시스템에서의 초기 동기 획득 회로(100)를 도시한다. 도 1b의 상기 동기 획득 회로(100)는 도 1a의 상기 동기 획득 회로(100)과 동일한 구성이다.1B illustrates an initial synchronization acquisition circuit 100 in a frequency hopping-code distribution multiple access (FH-CDMA) system according to the prior art. The synchronization acquisition circuit 100 of FIG. 1B has the same configuration as the synchronization acquisition circuit 100 of FIG. 1A.

상기 동기 획득 회로(100)는 확실한 동기 획득을 위해 통상적으로 긴 시간을 적분 구간으로 설정하는데, 반송파 주파수가 높고, 항공기와 같이 빠른 이동체에서는 높은 도플러 주파수가 발생되기 때문에 이러한 도플러 주파수 영향을 무시할 수 없게 된다.The synchronization acquisition circuit 100 typically sets a long time as an integration section for a reliable acquisition, but the Doppler frequency influence cannot be ignored because a high carrier frequency is generated and a high Doppler frequency is generated in a fast moving body such as an aircraft. do.

도 2는 도플러 주파수에 의한 수신 에너지의 감소를 나타내는 그래프를 도시한다. 즉, 적분 시간을 고정하고, 도플러 주파수의 증가에 따른 검출되는 수신 에너지 양의 비율을 나타낸다. 상기 그래프의 선(A)는 이동체의 속도가 1000km/h이고, 반송파 주파수가 8GHz일 때에, DS-CDMA 시스템의 경우 칩 속도(Chip rate)가 8.192MHz이고, 적분 구간 칩 수가 256이고, FH-CDMA 시스템의 경우는 적분 시간이 31.232㎲로 고정된 것으로, 검출된 수신 에너지는 도플러 주파수가 없을 때, 정규화값 1로부터 서서히 감소하고, 수신 에너지는 도플러 주파수가 계속 증가하면 0으로 급격히 감소하였다가 미약하게 다시 증가하였다가 감소하는 과정을 반복하는 [sinc(fd)]2함수 관계이다. 즉, 도플러 주파수가 적분 시간의 역수의 정배수(0은 제외)가 될 때마다 수신 에너지가 정확히 0이 되는 관계이다. 따라서, 수신 에너지를 크게 하기 위해 적분 시간을 늘린다 하더라도 어느 이상의 도플러 주파수에서는 오히려 수신 에너지가 감소하고, 또한 0이 될 수도 있다. 선(B)에서 알 수 있듯이, 도플러 주파수의 영향을 줄이기 위한 방법은 적분 시간을 작게 하여 수신 에너지의 손실율을 작게하는 것이다. 반면에, 적분 시간을 줄이면 수신 에너지도 작아진다.2 shows a graph showing the reduction of received energy by Doppler frequency. That is, the integral time is fixed and the ratio of the amount of received energy detected as the Doppler frequency is increased. The line A of the graph shows that when the speed of the moving object is 1000 km / h and the carrier frequency is 8 GHz, in the DS-CDMA system, the chip rate is 8.192 MHz, the integral number of chips is 256, and the FH- In the case of a CDMA system, the integral time is fixed at 31.232 Hz, and the detected received energy gradually decreases from the normalization value 1 when there is no Doppler frequency, and the received energy decreases rapidly to 0 when the Doppler frequency continues to increase. [Sinc (f d )] is a two- function relationship that increases and decreases again. In other words, each time the Doppler frequency becomes a multiple of the inverse of the integration time (except zero), the received energy is exactly zero. Therefore, even if the integration time is increased to increase the reception energy, the reception energy may be reduced and may become zero at any Doppler frequency. As can be seen from the line B, a method for reducing the influence of the Doppler frequency is to reduce the integration time by reducing the integration time. On the other hand, reducing the integration time also reduces the received energy.

도 3a는 도 1a의 동기 획득 회로(100)의 동위상 채널에서의 신호의 파형을 도시한다.FIG. 3A shows the waveform of a signal in the in-phase channel of the sync acquisition circuit 100 of FIG. 1A.

도 3b는 도 1a의 동기 획득 회로(100)의 직교위상 채널에서의 신호의 파형을 도시한다.FIG. 3B shows the waveform of a signal in a quadrature channel of the synchronization acquisition circuit 100 of FIG. 1A.

도 3c는 도 3a의 동위상 채널에서의 신호를 적분한 값의 파형을 도시한다.FIG. 3C shows the waveform of the value integrating the signal in the in-phase channel of FIG. 3A.

도 3d는 도 1a의 동위상 적분 및 덤프부(10)의 적분 전압값의 파형을 도시한다.FIG. 3D shows waveforms of in-phase integration and integral voltage values of the dump section 10 of FIG. 1A.

도 3e는 도 1a의 직교위상 적분 및 덤프부(12)의 적분 전압값의 파형을 도시한다.FIG. 3E shows waveforms of the quadrature integral and integral voltage values of the dump section 12 of FIG. 1A.

도 3f는 도 1a의 검출부(13)의 출력 파형을 도시한다.3F shows an output waveform of the detector 13 of FIG. 1A.

도 3a 내지 도 3f는 15kHz의 도플러 주파수에서 신호를 상기 동기 획득 회로(100)에서 처리하는 상황을 시뮬레이션한 것이다. 도 3f에서 알 수 있듯이, 평균 0.457의 에너지를 수신하였으며, 나머지 0.543의 에너지는 도플러 효과에 의해 손실되었음을 알 수 있다.3A to 3F simulate a situation in which the synchronization acquisition circuit 100 processes a signal at a Doppler frequency of 15 kHz. As can be seen in FIG. 3f, an average energy of 0.457 was received and the remaining 0.543 energy was lost by the Doppler effect.

상기한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명은 고속으로 이동하는 이동체의 통신 시스템에서 도플러 주파수의 영향을 감소시키는 초기 동기 획득 회로를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide an initial synchronization acquisition circuit that reduces the influence of the Doppler frequency in a communication system of a moving object moving at a high speed.

또한, 본 발명은 적분 시간의 분할로 인한 수신 에너지의 감소를 방지하는 회로를 제공하는 것을 목적으로 한다.It is also an object of the present invention to provide a circuit for preventing a reduction in received energy due to division of the integration time.

또한, 본 발명은 도플러 주파수를 예측할 수 있는 회로를 추가적으로 제공하여 초기 동기 획득 회로에서의 동기 획득 신뢰성을 향상시키는 것을 목적으로 한다.It is also an object of the present invention to further provide a circuit capable of predicting the Doppler frequency to improve the synchronization acquisition reliability in the initial synchronization acquisition circuit.

도 1a는 종래 기술에 따른 직접 대역 확산 코드 분할 다중 접속(direct spreading - code distribution multiple access: DS-CDMA) 시스템에서의 초기 동기 획득 회로(100)의 구성도.1A is a schematic diagram of an initial synchronization acquisition circuit 100 in a direct spreading-code distribution multiple access (DS-CDMA) system according to the prior art.

도 1b는 종래 기술에 따른 주파수 도약 코드 분할 다중 접속(frequency hopping - code distribution multiple access: FH-CDMA) 시스템에서의 초기 동기 획득 회로(100)의 구성도.1B is a block diagram of an initial synchronization acquisition circuit 100 in a frequency hopping-code distribution multiple access (FH-CDMA) system according to the prior art.

도 2는 도플러 주파수에 의한 수신 에너지의 감소를 나타내는 그래프.2 is a graph showing a reduction in received energy due to Doppler frequency.

도 3a는 도 1a의 동기 획득 회로(100)의 동위상 채널에서의 신호의 파형.3A is a waveform of a signal in an in-phase channel of the synchronization acquisition circuit 100 of FIG. 1A.

도 3b는 도 1a의 동기 획득 회로(100)의 직교위상 채널에서의 신호의 파형.3B is a waveform of a signal in a quadrature channel of the synchronization acquisition circuit 100 of FIG. 1A.

도 3c는 도 3a의 동위상 채널에서의 신호를 적분한 값의 파형.3C is a waveform of values obtained by integrating a signal in the in-phase channel of FIG. 3A.

도 3d는 도 1a의 동위상 적분 및 덤프부(10)의 적분 전압값의 파형.3D is a waveform of in-phase integration and integral voltage values of the dump unit 10 of FIG. 1A.

도 3e는 도 1a의 직교위상 적분 및 덤프부(12)의 적분 전압값의 파형.3E is a waveform of an integral voltage value of the quadrature integral and dump unit 12 of FIG. 1A;

도 3f는 도 1a의 검출부(13)의 출력 파형.3F is an output waveform of the detector 13 of FIG. 1A.

도 4는 본 발명에 따른 동기 획득 회로의 구성도.4 is a block diagram of a synchronization acquisition circuit according to the present invention;

도 5는 본 발명에 따른 도플러 주파수 검출부의 구성도.5 is a block diagram of a Doppler frequency detector according to the present invention.

도 6a도는 도 4의 동기 획득 회로의 동위상 채널에서의 신호의 파형.6A is a waveform of a signal in an in-phase channel of the synchronization acquisition circuit of FIG.

도 6b는 도 4의 동기 획득 회로의 직교위상 채널에서의 신호의 파형.6B is a waveform of a signal in a quadrature channel of the synchronization acquisition circuit of FIG.

도 6c는 도 4의 동위상 채널에서의 신호를 적분한 값의 파형.6C is a waveform of values obtained by integrating a signal in the in-phase channel of FIG. 4.

도 6d는 도 4의 제 1 구간 전압 검출기(45_1)의 전압값의 파형.6D is a waveform of voltage values of the first interval voltage detector 45_1 of FIG. 4.

도 6e는 도 4의 제 2 구간 전압 검출기(45_2)의 전압값의 파형.6E is a waveform of a voltage value of the second interval voltage detector 45_2 of FIG. 4.

도 6f는 도 4의 제 3 덧셈기(46)의 출력 파형.6F is an output waveform of the third adder 46 of FIG.

도 7a는 도플러 주파수를 기준으로 한 수신 에너지 비율과의 관계 그래프.Fig. 7A is a graph of the relationship with the received energy ratio based on the Doppler frequency.

도 7b는 수신 에너지 비율을 기준으로 한 도플러 주파수와의 관계 그래프.7B is a graph of the relationship with the Doppler frequency based on the received energy ratio.

본 발명인 도플러 주파수 영향을 감소시키는 확산통신 시스템의 초기 동기 획득 회로는 적분 시간을 N 구간으로 등분한 각 제 1 내지 제 N 구간 동안에 수신된 신호를 각각 적분하여 적분값을 생성하는 제 1 내지 제 N 동위상 적분기와; 상기 수신된 신호를 반전시키는 4분 위상 반전기와; 적분 시간을 N 구간으로 등분한 제 1 내지 제 N 구간 동안에 상기 반전된 신호를 각각 적분하여 적분값을 생성하는 제 1 내지 제 N 직교위상 적분기와; 상기 동위상 적분기들의 적분값들을 합하는 제 1 덧셈기와; 상기 직교위상 적분기들의 적분값들을합하는 제 2 덧셈기와; 상기 제 1 덧셈기의 값과 상기 제 2 덧셈기의 값을 각각 제곱하여 합한 후 제곱근시켜 전구간 수신 전압을 생성하는 수신 전압 검출기와; 상기 제 1 내지 제 N 구간의 적분값을 각 구간별로 제곱하여 합한 후 제곱근시켜 각 구간의 수신 전압을 생성하는 제 1 내지 제 N 구간 전압 검출기와; 상기 각 구간의 수신 전압을 합하는 제 3 덧셈기와; 상기 전구간 수신 전압이 제 1 임계값보다 크면 동기가 획득된 것으로 결정하는 제 1 결정부 및; 상기 제 3 덧셈기의 값이 제 2 임계값보다 크면 동기가 획득된 것으로 결정하는 제 2 결정부를 구비한다.The initial synchronization acquisition circuit of the spreading communication system which reduces the influence of the Doppler frequency of the present invention integrates a signal received during each of the first to Nth sections obtained by dividing the integral time into N sections. First to Nth in-phase integrators generating A four-minute phase inverter for inverting the received signal; Integrate the inverted signals by integrating the inverted signals during the first to Nth intervals by dividing the integral time into N sections. First to Nth quadrature integrators for generating the first to Nth quadrature integrators; A first adder for summing integral values of the in-phase integrators; A second adder that sums integral values of the quadrature integrators; A reception voltage detector for generating a global receiving voltage by square-rooting the sum of the value of the first adder and the value of the second adder; Integral value of the first to Nth intervals A first to N-th section voltage detector for generating a received voltage of each section by square- ing the sum by squared the sums of the sections; A third adder for adding up the received voltages of the sections; A first determination unit that determines that synchronization is obtained when the global reception voltage is greater than a first threshold value; And a second determiner that determines that synchronization is obtained when the value of the third adder is greater than the second threshold.

또한, 본 발명인 도플러 주파수 영향을 감소시키는 확산통신 시스템의 초기 동기 획득 방법은 적분 시간을 N 구간으로 등분한 각 제 1 내지 제 N 구간 동안에 수신된 신호를 각각 적분하여 적분값을 생성하는 단계와; 상기 수신된 신호를 4분 위상 반전시키는 단계와; 적분 시간을 N 구간으로 등분한 제 1 내지 제 N 구간 동안에 상기 4분 위상 반전된 신호를 각각 적분하여 적분값을 생성하는 단계와; 상기 적분값을 합하는 제 1 합산단계와; 상기 적분값을 합하는 제 2 합산단계와; 상기 제 1 합산단계의 값과 상기 제 2 합산단계의 값을 각각 제곱하여 합한 후 제곱근시켜 전구간 수신 전압을 생성하는 단계와; 동일 구간의 적분값을 각 구간별로 제곱하여 합한 후 제곱근시켜 각 구간의 수신 전압을 생성하는 단계와; 상기 각 구간의 수신 전압을 합하는 제 3 합산단계와; 상기 전구간 수신 전압이 제 1 임계값보다 크면동기가 획득된 것으로 결정하는 제 1 결정단계 및; 상기 제 3 합산단계의 값이 제 2 임계값보다 크면 동기가 획득된 것으로 결정하는 제 2 결정단계를 포함한다..In addition, the initial synchronization acquisition method of the spreading communication system to reduce the influence of the Doppler frequency of the present invention by integrating the received signal during each of the first to the N-th period in which the integral time is divided into N intervals, the integral value Generating a; Phase inverting the received signal by four minutes; Integrate the four-minute phase-inverted signals for each of the first to Nth sections in which the integral time is divided into N sections to obtain an integral value. Generating a; The integral value A first summing step of adding up; The integral value A second summing step of summing; Generating a global reception voltage by square-rooting the sums of the first summation step and the second summation step, and then adding the square roots; Integral value of the same interval Generating a received voltage of each section by squares the sums of squares by the respective squares and adds the square roots; A third summing step of summing the received voltages of the respective sections; A first determining step of determining that synchronism has been obtained if the global received voltage is greater than a first threshold value; And a second determining step of determining that synchronization is obtained when the value of the third adding step is larger than a second threshold value.

도 4는 본 발명에 따른 동기 획득 회로의 구성도를 도시한다. 수신부와, 경로, 및 수신부로 구성된 통신 시스템에서, 상기 수신부는 상기 채널을 통하여 전송된 신호를 입력받는 동기 획득 회로를 포함한다. 자세하게는, 동위상 채널로 입력된 신호를 적분 시간(T)를 N등분한 각 구간 동안에 적분하여 덤프시키는 제 1 내지 제 N 동위상적분 및 덤프부(41_I1) 내지 (41_IN)과, 상기 입력된 신호를 4분 위상 반전시키는 반전기(42)와; 상기 반전된 신호를 적분 시간(T)를 N등분한 각 구간 동안에 적분하여 덤프시키는 제 1 내지 제 N 직교위상 적분 및 덤프부(41_Q1) 내지 (41_QN)과; 상기 제 1 내지 제 N 동위상적분 및 덤프부(41_I1) 내지 (41_IN)의 적분값을 합하는 제 1 덧셈기(43a)와; 상기 제 1 내지 제 N 직교위상 적분 및 덤프부(41_Q1) 내지 (41_QN)의 적분값을 합하는 제 2 덧셈기(43b)와; 상기 제 1 및 제 2 덧셈기(43a), (43b)의 값을 각각 제곱하여 합한 후, 제곱근시켜 전구간 수신 전압을 생성하는 수신 전압 검출기(44)와; 제 1 내지 제 N 구간의 동일 구간의 동위상 채널과 직교위상 채널의 적분값을 각각 제곱하여 합한 후, 제곱근시켜 각 구간의 수신 전압을 생성하는 제 1 내지 제 N 구간 전압 검출기(45_1) 내지 (45_N)과; 상기 각 구간의 수신 전압을 합하는 제 3 덧셈기(46)와; 상기 전구간 수신 전압이 제 1 임계값보다 크면 동기가 획득된 것으로 결정하는 제 1 결정부(47a) 및; 상기 제 3 덧셈기의 값이 제 2 임계값보다 크면 동기가 획득된 것으로 결정하는 제 2 결정부(47b)로 구성된다.4 shows a configuration diagram of a synchronization acquisition circuit according to the present invention. In a communication system composed of a receiver, a path, and a receiver, the receiver includes a synchronization acquisition circuit that receives a signal transmitted through the channel. In detail, the first to Nth phase integrating and dumping units 41_I1 to 41_IN for integrating and dumping the signal input to the in-phase channel during each period obtained by dividing the integral time T by N, and the input An inverter 42 for inverting the signal for four minutes; First to Nth quadrature integrating and dumping units 41_Q1 to 41_QN for integrating and dumping the inverted signal during each period in which the integral time T is divided by N; A first adder (43a) for adding up the first to Nth in-phase integrals and the integral values of the dump units (41_I1) to (41_IN); A second adder 43b for summing the first to Nth quadrature integrals and the integral values of the dump units 41_Q1 to 41_QN; A reception voltage detector (44) which squares and sums the values of the first and second adders (43a) and (43b), respectively, and squares them to generate a full-range reception voltage; The first to Nth period voltage detectors 45_1 to (n) that generate the received voltage of each period by square-rooting the sum of the integral values of the in-phase channel and the quadrature channel in the same section of the first to Nth sections, 45_N); A third adder (46) for adding the received voltages of the sections; A first determination unit (47a) for determining that synchronization is obtained when the global reception voltage is greater than a first threshold value; If the value of the third adder is larger than the second threshold value, the second determiner 47b determines that synchronization is obtained.

동위상 채널에서 상기 전구간 수신 전압의 크기가 제 1 임계값보다 크면 동기가 획득된 것으로 간주하고, 클럭을 제어하여 동기를 유지한다.If the magnitude of the globally received signal is larger than the first threshold value in the in-phase channel, synchronization is considered to be obtained, and the clock is controlled to maintain synchronization.

직교위상 채널에서 각 구간의 수신 전압의 크기가 제 2 임계값보다 크면 동기가 획득된 것으로 간주하고, 클럭을 제어하여 동기를 유지한다.If the magnitude of the received voltage of each section in the quadrature channel is greater than the second threshold value, it is considered that synchronization is obtained, and the clock is controlled to maintain synchronization.

도플러 주파수가 0일 때에는, 도 4의 합산후 검출된 수신 전압()과 검출 후 합산한 수신 전압()에 의한 수신 에너지는 동일하다. 그러나, 만약 도플러 주파수가 낮을 경우, 잡음의 영향을 고려하면 도 4의 합산후 검출한 수신 신호는 잡음의 영향을 덜 받게 되어, 검출후 합산한 수신신호에 비해 수신에너지의 신뢰성이 더 높다. 즉, 무신호시 합산후 검출한 수신신호로는 착오로 동기획득이 어렵지만, 검출후 합산한 수신신호로는 착오로 동기획득될 수 있다. 따라서 정확한 동기 획득을 위하여 각 채널 에너지의 차등비율을 적용할 수 있도록 별개의 가변하는 임계값을 정하여 두면 보다 동기 획득의 신뢰성을 얻을 수 있다. 만약 도플러 주파수가 상당히 크면, 도 4의 검출후 합산한 수신 에너지가 훨씬 크게 되어, 검출후 합산한 수신 에너지에 의해 동기가 획득된다.When the Doppler frequency is 0, the received voltage detected after the summation of FIG. ) And the received voltage summed after detection ( The received energy by) is the same. However, if the Doppler frequency is low, considering the effect of noise, the received signal detected after the summation of FIG. 4 is less affected by the noise, and thus the reliability of the received energy is higher than that of the received received signal. That is, it is difficult to acquire synchronously with the received signals detected after summing without a signal. However, the received signals added after detection may be synchronously acquired with a mistake. Therefore, if a separate variable threshold is set so that the differential ratio of each channel energy can be applied for accurate synchronization acquisition, the reliability of synchronization acquisition can be obtained more. If the Doppler frequency is considerably large, the received energy summed after detection in Fig. 4 becomes much larger, and synchronization is obtained by the summed received energy after detection.

도 2에서와 같이 도플러 주파수가 적분시간의 역수가 되면 수신 에너지는 0이 되지만, 본 발명인 동기 획득 회로를 사용하면 도플러 주파수가 적분시간의 역수와 같더라도 수신 에너지는 0이 되지 않는다.As shown in FIG. 2, when the Doppler frequency is the inverse of the integral time, the reception energy becomes zero. However, when the Doppler frequency is equal to the inverse of the integration time, the reception energy does not become zero when the Doppler frequency is equal to the inverse of the integration time.

도 5는 본 발명에 따른 도플러 주파수 검출부의 구성도를 도시한 것으로서, 동기 획득 회로의 상기 전구간 수신 전압을 제곱하여 전구간 수신 에너지를 생성하는 제 1 제곱 회로(51)와; 상기 제 3 덧셈기(46)의 값을 제곱하여 구분 구간 수신 에너지를 생성하는 제 2 제곱 회로(52)와; 상기 전구간 수신 에너지와 구분 구간 수신 에너지의 비율을 생성하는 에너지 비율 생성부(53) 및; 상기 비율을 통하여 미리 저장된 도플러 주파수를 검출하도록 된 메모리(54)로 구성된다.FIG. 5 is a block diagram of a Doppler frequency detector according to the present invention, comprising: a first square circuit 51 which squares the global reception voltage of a synchronization acquisition circuit to generate global reception energy; A second square circuit 52 for generating a division interval received energy by squaring the value of the third adder 46; An energy ratio generating unit 53 for generating a ratio between the global reception energy and the division period reception energy; The memory 54 is configured to detect a pre-stored Doppler frequency through the ratio.

먼저, 도플러 주파수 검출부의 기본 원리는 하기와 같다.First, the basic principle of the Doppler frequency detector is as follows.

도플러 주파수가 없을 때를 기준으로 할 때, 도플러 주파수의 영향으로 고정된 시간 구간에서 수신할 수 있는 적분 에너지의 비율은 수학식1과 같다.(확산 스펙트럼 통신의 CDMA 원리, 앤트류 제이. 비터비(Andrew J. Viterbi), 1995, 애디슨 웨슬리 롱만 인코포레이션(Addison Wesley Longman Inc.))Based on the absence of the Doppler frequency, the ratio of the integral energy that can be received in a fixed time interval under the influence of the Doppler frequency is given by Equation 1. (CDMA principle of spread spectrum communication, Ant J. Viterbi Andrew J. Viterbi, 1995, Addison Wesley Longman Inc.

여기서, fd는 도플러 주파수이고, T는 적분시간이다.Where f d is the Doppler frequency and T is the integration time.

수학식1은 sinc 제곱 함수를 보이고, fd혹은 T가 작은 값일수록 1에 가깝고, fd혹은 T가 커질수록 0에 수렴하는 것을 알 수 있다.Equation 1 shows the sinc square function, f d the more or T is a value close to 1, the more the f d T or greater can be seen that convergence to zero.

수학식1로부터 적분에너지(E'b)는 1비트의 에너지를 Eb라 할 때, 하기와 같다.Integrating the energy (E 'b) from the equation (1) is as follows, when the 1-bit energy E b la.

즉, 본래 수신할 Eb보다 K(fb)배 줄어든다.That is, it is K (f b ) times smaller than E b to be originally received.

이 때, 수신 에너지의 제곱근으로 적분 전압의 절대 크기(V1, 즉 상기 수신 전압 검출기(44)의 출력)를 나타내면 수학식3과 같다.In this case, when the absolute magnitude of the integrated voltage (V 1 , that is, the output of the received voltage detector 44) is represented by the square root of the received energy, Equation 3 is obtained.

한편, 전체 적분 시간(T)를 N등분하여 T/N 시간 동안 적분하는경우에는 수신에너지 비율(K(fb)')은 수학식4와 같다.On the other hand, in the case of integrating the total integration time T by N and integrating for T / N time, the received energy ratio K (f b ) 'is expressed by Equation 4.

수학식4와 수학식1을 비교하면, 수학식4의 수신 에너지의 비율은 fd나 T의 크기에 비해 완만히 저하되는 특성을 갖는다. 즉, 1구간(T/N)동안의 적분 전압(V2(1/N))(즉, 상기 제 1 내지 제 N 구간 전압 검출기의 출력)은 하기의 수학식5와 같이 1/N으로 줄어든다.Comparing Equation 4 and Equation 1, the ratio of the received energy of Equation 4 has a characteristic that is gently lowered compared to the size of f d or T. That is, the integral voltage V 2 (1 / N ) (that is, the output of the first to Nth voltage detectors) during one section T / N is reduced to 1 / N as shown in Equation 5 below. .

각 구간 전체의 적분 전압(즉, 상기 제 3 덧셈기(46)의 출력)은 수학식6과 같다.The integral voltage (ie, the output of the third adder 46) of each section is expressed by Equation 6.

비록 각 구간의 적분 전압의 크기는 비록 작아지지만, 전 구간의 적분 전압의 합은 본래의 적분 전압으로 복원된다.Although the magnitude of the integral voltage of each section is small, the sum of the integral voltages of all sections is restored to the original integral voltage.

전구간을 종래의 방법으로 적분한 전압(V1)과, N 등분의 구간으로 나누어 적분한 후, 더하여 구한 적분 전압(V2)의 비율은 수학식7과 같다.The ratio of the integrated voltage (V 1 ) obtained by integrating the entire period by the conventional method and divided into N equal intervals and then integrated, and then obtained is the ratio of the integrated voltage (V 2 ) as shown in Equation (7).

적분 전압의 제곱의 비는 두 경로 차이에 따른 수신 에너지 비율이 되며, 즉, 수학식7을 제곱하여 구해진다.The ratio of the squares of the integrated voltages is the ratio of the received energy according to the difference between the two paths, i.e., the square of Equation 7 is obtained.

예를 들면, N=2인 경우에는 수학식8은 하기와 같이 간소화된다(πfdT/2를 Θ라고 하면).For example, in the case of N = 2, Equation 8 is simplified as follows (if π f d T / 2 is Θ).

N이 2인 경우는 특수한 경우로 수학식9와 같이 삼각함수의 배각, 반각 공식을 통하여 전개될 수 있으나, 임의의 자연수일 때에는 상기와 간이 단순화되기 어렵다. 일반적으로 미리 N 값을 설장하고, 몇 개의 값에 대한 실제 값을 수학시8에 대입하여 계산한 후, 그 결과를 메모리(54)에 저장하였다가 사용하게 된다.When N is 2, a special case may be developed through the incidence and half angle formulas of the trigonometric function as shown in Equation 9, but when it is a natural number, the above and the liver are difficult to simplify. In general, N values are set in advance, and the actual values of several values are substituted in mathematics 8 to be calculated, and the results are stored in the memory 54 for use.

도플러 주파수가 0일 경우에는 N 등분을 할 필요가 없으며, 오히려 N 등분할 경우에는 잡음의 영향을 더 받게 된다.If the Doppler frequency is zero, there is no need to divide N equals. Rather, if divided N, the noise is further affected.

예를 들면, N=2일 때에 본 발명의 실시예를 살펴본다. 도 2의 선(A)에서의 적분시간(31.232㎲)의 절반인 15.616㎲으로 적분시간으로 감소되면, 도플러 주파수가 15kHz라 하더라도 선(B)의 7.5kHz의 수신 에너지인 0.832의 1/2인 0.416을 수신한다. 적분 구간을 2개로 나누어 각각 적분하면 각각의 수신 에너지는 0.416이 되며, 두 적분 결과를 합하면 0.416의 2배인 0.832가 된다. 이는 종래의 동기 획득 회로의 수신 에너지가 0.457인 것에 비하면 월등히 향상된 특성을 나타낸다. 하기의 도 6a 내지 도 6f는 도 3a 내지 도 3f의 실시예와 동일한 상황에서 N=2일 때의 그래프를 나타낸다.For example, an embodiment of the present invention will be described when N = 2. If the integral time is reduced to 15.616 Hz, which is half of the integration time (31.232 Hz) in the line A of Fig. 2, even if the Doppler frequency is 15 kHz, it is 1/2 of 0.832 which is the received energy of 7.5 kHz of the line B. Receive 0.416. Dividing the integration period into two and integrating each gives an energy of 0.416, and adding the two integration results to 0.832, which is two times 0.416. This shows a much improved characteristic compared to the received energy of the conventional synchronization acquisition circuit of 0.457. 6A to 6F below show graphs when N = 2 in the same situation as the embodiment of FIGS. 3A to 3F.

도 6a도는 도 4의 동기 획득 회로의 동위상 채널에서의 신호의 파형을 도시한다.6A shows waveforms of signals in the in-phase channel of the synchronization acquisition circuit of FIG. 4.

도 6b는 도 4의 동기 획득 회로의 직교위상 채널에서의 신호의 파형을 도시한다.FIG. 6B shows the waveform of a signal in a quadrature channel of the synchronization acquisition circuit of FIG. 4.

도 6c는 도 4의 동위상 채널에서의 신호를 적분한 값의 파형을 도시한다.6C shows a waveform of values obtained by integrating signals in the in-phase channel of FIG. 4.

도 6d는 도 4의 제 1 구간 전압 검출기(45_1)의 전압값의 파형을 도시한다.6D illustrates waveforms of voltage values of the first interval voltage detector 45_1 of FIG. 4.

도 6e는 도 4의 제 2 구간 전압 검출기(45_2)의 전압값의 파형을 도시한다.FIG. 6E illustrates waveforms of voltage values of the second interval voltage detector 45_2 of FIG. 4.

도 6f는 도 4의 제 3 덧셈기(46)의 출력 파형을 도시한다.FIG. 6F shows the output waveform of the third adder 46 of FIG. 4.

상기 도 6f에서 알 수 있듯이, 각 구간의 수신 에너지는 예측한 것처럼 평균 0.832정도 이었으며, 잡음의 영향으로 크기의 변화는 다소 있으나, 평균적인 수신 에너지는 종래 회로부터 현저히 증가하였다.As can be seen from FIG. 6F, the reception energy of each section was about 0.832 as expected, and although the magnitude of the change was somewhat due to the influence of noise, the average reception energy was significantly increased from the conventional circuit.

도 7a는 도플러 주파수를 기준으로 한 수신 에너지 비율과의 관계 그래프를 도시한다. 즉, 수학식9에 따라 도시된 그래프이다. 즉, 신호대 잡음비가 우수할 경우, 종래의 적분 회로와 적분 구간을 분할 하여 적분하는 적분 회로를 사용한 본 발명인 동기 획득 회로를 사용한 각 채널의 수신 에너지 비율을 사용하여 개략적인 도플러 주파수를 예측하는 데에 사용할 수 있다.7A shows a graph of the relationship with the received energy ratio based on the Doppler frequency. That is, it is a graph shown according to equation (9). In other words, when the signal-to-noise ratio is excellent, the approximate Doppler frequency is estimated by using the received energy ratio of each channel using the synchronization acquisition circuit of the present invention using the integration circuit which divides and integrates the conventional integration circuit and the integration section. Can be used.

도 7b는 수신 에너지 비율을 기준으로 한 도플러 주파수와의 관계 그래프를 도시한다. 즉, 도플러 주파수가 0 ∼ +/-30kHz 이상의 범위에 있다고 가정하며, 도플러 주파수는 두 채널의 수신 에너지 비율에 의해 예측 가능하다. 그러나, 동일 에너지 비율에 대응하는 도플러 주파수가 30kHz 이하의 범위에서 하나의 값이 있으나, 30kHz 이상의 범위에서도 또 다른 대응되는 주파수가 있을 수 있다. 30kHz 이상의 도플러 주파수는 8GHz의 반송파에서 상대속도 4,050km/h이상이 되는 실제 상황에서 발생하기 어려운 범위이므로 제외하기로 한다. 예를 들면, 도 7b에서 수신 에너지 비율이 0.2인 경우, 예측되는 도플러 주파수값은 약 23kHz와 42kHz인 2개의 주파수(점 A, B)가 예측될 수 있다.7B shows a graph of the relationship with the Doppler frequency based on the received energy ratio. That is, it is assumed that the Doppler frequency is in the range of 0 to +/- 30 kHz or more, and the Doppler frequency is predictable by the ratio of received energy of two channels. However, although the Doppler frequency corresponding to the same energy ratio has one value in the range of 30 kHz or less, there may be another corresponding frequency in the range of 30 kHz or more. Doppler frequencies above 30 kHz are excluded because they are less likely to occur in real-world situations where the relative speed is greater than 4,050 km / h on an 8 GHz carrier. For example, in FIG. 7B, when the received energy ratio is 0.2, two frequencies (points A and B) of about 23 kHz and 42 kHz may be predicted as the predicted Doppler frequency values.

상기와 같이, 큰 도플러 주파수 편차가 있을 경우, 상기 제 1 또는 제 2 임계값을 도 2의 수신 에너지의 0.5로 설정하면, 상기 도플러 주파수(30kHz이상)에서의 수신 에너지는 0.5보다 낮아지므로, 잘못된 도플러 주파수 예측을 방지할 수 있다.As described above, when there is a large Doppler frequency deviation, if the first or second threshold is set to 0.5 of the received energy of FIG. 2, the received energy at the Doppler frequency (30 kHz or more) is lower than 0.5, and thus is incorrect. Doppler frequency prediction can be prevented.

상기한 구성의 본 발명에 따르면, 본 발명은 고속으로 이동하는 이동체의 통신 시스템에서 도플러 주파수의 영향을 감소시켜 초기에 동기를 획득할 수 있는 효과가 있다. .According to the present invention of the above-described configuration, the present invention has the effect that can be initially obtained by reducing the influence of the Doppler frequency in the communication system of a mobile moving at high speed. .

또한, 본 발명은 적분 시간의 분할로 인한 수신 에너지의 감소를 방지하고, 종래의 동기 획득 회로부터 더 높은 수신 에너지를 수신하도록 하는 효과가 있다.In addition, the present invention has the effect of preventing the reduction of the received energy due to the division of the integration time, and receiving higher received energy from the conventional synchronization acquisition cycle.

또한, 본 발명은 가변적인 임계값을 적용하여 수신 에너지의 신뢰성을 향상시키는 효과가 있다.In addition, the present invention has the effect of improving the reliability of the received energy by applying a variable threshold value.

또한, 본 발명은 도플러 주파수를 예측할 수 있는 회로를 추가적으로 제공하여 초기 동기 획득 회로에서의 동기 획득 신뢰성을 향상시키는 효과가 있다.In addition, the present invention further provides a circuit capable of predicting the Doppler frequency, thereby improving the synchronization acquisition reliability in the initial synchronization acquisition circuit.

Claims (6)

주기를 N 구간으로 등분한 각 제 1 내지 제 N 구간 동안에 수신된 신호를 각각 적분하여 적분값을 생성하는 제 1 내지 제 N 동위상 적분기와;Integrate the received signal by integrating the received signals during each of the first to Nth intervals by dividing the period into N intervals. First to Nth in-phase integrators generating 상기 수신된 신호를 반전시키는 반전기와;An inverter for inverting the received signal; 주기를 N 구간으로 등분한 제 1 내지 제 N 구간 동안에 상기 반전된 신호를 각각 적분하여 적분값을 생성하는 제 1 내지 제 N 직교위상 적분기와;Integrate the inverted signals by integrating each of the inverted signals during the first to Nth intervals in which the period is divided into N sections. First to Nth quadrature integrators for generating the first to Nth quadrature integrators; 상기 동위상 적분기들의 적분값들을 합하는 제 1 덧셈기와;A first adder for summing integral values of the in-phase integrators; 상기 직교위상 적분기들의 적분값들을 합하는 제 2 덧셈기와;A second adder that sums integral values of the quadrature integrators; 상기 제 1 덧셈기의 값과 상기 제 2 덧셈기의 값을 각각 제곱하여 합한 후 제곱근시켜 전구간 수신 전압을 생성하는 수신 전압 검출기와;A reception voltage detector for generating a global receiving voltage by square-rooting the sum of the value of the first adder and the value of the second adder; 상기 제 1 내지 제 N 구간의 적분값을 각 구간별로 제곱하여 합한 후 제곱근시켜 각 구간의 수신 전압을 생성하는 제 1 내지 제 N 구간 전압 검출기와;Integral value of the first to Nth intervals A first to N-th section voltage detector for generating a received voltage of each section by square- ing the sum by squared the sums of the sections; 상기 각 구간의 수신 전압을 합하는 제 3 덧셈기와;A third adder for adding up the received voltages of the sections; 상기 전구간 수신 전압이 제 1 임계값보다 크면 동기가 획득된 것으로 결정하는 제 1 결정부 및;A first determination unit that determines that synchronization is obtained when the global reception voltage is greater than a first threshold value; 상기 제 3 덧셈기의 값이 제 2 임계값보다 크면 동기가 획득된 것으로 결정하는 제 2 결정부를 구비하는 것을 특징으로 하는 도플러 주파수 영향을 감소시키는 확산통신 시스템의 초기 동기 획득 회로.And a second determining unit which determines that synchronization is obtained when the value of the third adder is larger than a second threshold value. 제 1 항에 있어서, 상기 초기 동기 획득 회로는 상기 전구간 수신 전압을 제곱하여 전구간 수신 에너지를 생성하는 제 1 제곱 회로와; 상기 제 3 덧셈기의 값을 제곱하여 구분 구간 수신 에너지를 생성하는 제 2 제곱 회로와; 상기 전구간 수신 에너지와 구분 구간 수신 에너지의 비율을 생성하는 에너지 비율 생성부 및; 상기 비율을 통하여 미리 저장된 도플러 주파수를 검출하도록 된 메모리로 이루어진 도플러 주파수 검출부를 추가적으로 구비하는 것을 특징으로 하는 도플러 주파수 영향을 감소시키는 확산통신 시스템의 초기 동기 획득 회로.2. The apparatus of claim 1, wherein the initial synchronization acquisition circuit comprises: a first square circuit for generating global energy received squared by squaring the global received voltage; A second square circuit for generating division interval received energy by squaring the value of the third adder; An energy ratio generator configured to generate a ratio of the global energy received and the divided energy received; And a Doppler frequency detector comprising a memory configured to detect a pre-stored Doppler frequency through the ratio. 제 1 항 또는 제 2 항에 있어서, 상기 도플러 주파수 검출부가 최적인 도플러 주파수를 검출하도록 상기 제 1 임계값과 제 2 임계값이 소정의 값으로 가변될 수 있는 것을 특징으로 하는 도플러 주파수 영향을 감소시키는 확산통신 시스템의 초기 동기 획득 회로.3. The Doppler frequency influence according to claim 1 or 2, wherein the first threshold value and the second threshold value can be varied to a predetermined value so that the Doppler frequency detector detects an optimal Doppler frequency. An initial synchronization acquisition circuit of a spreading communication system. 주기를 N 구간으로 등분한 각 제 1 내지 제 N 구간 동안에 수신된 신호를 각각 적분하여 적분값을 생성하는 단계와;Integrate the received signal by integrating the received signals during each of the first to Nth intervals by dividing the period into N intervals. Generating a; 상기 수신된 신호를 반전시키는 단계와;Inverting the received signal; 주기를 N 구간으로 등분한 제 1 내지 제 N 구간 동안에 상기 반전된 신호를각각 적분하여 적분값을 생성하는 단계와;Integrate the inverted signals by integrating the inverted signals during the first to Nth intervals by dividing the period into N sections. Generating a; 상기 적분값을 합하는 제 1 합산단계와;The integral value A first summing step of adding up; 상기 적분값을 합하는 제 2 합산단계와;The integral value A second summing step of summing; 상기 제 1 합산단계의 값과 상기 제 2 합산단계의 값을 각각 제곱하여 합한 후 제곱근시켜 전구간 수신 전압을 생성하는 단계와;Generating a global reception voltage by square-rooting the sums of the first summation step and the second summation step, and then adding the square roots; 동일 구간의 적분값을 각 구간별로 제곱하여 합한 후 제곱근시켜 각 구간의 수신 전압을 생성하는 단계와;Integral value of the same interval Generating a received voltage of each section by squares the sums of squares by the respective squares and adds the square roots; 상기 각 구간의 수신 전압을 합하는 제 3 합산단계와;A third summing step of summing the received voltages of the respective sections; 상기 전구간 수신 전압이 제 1 임계값보다 크면 동기가 획득된 것으로 결정하는 제 1 결정단계 및;A first determining step of determining that synchronization is obtained when the global received voltage is greater than a first threshold; 상기 제 3 합산단계의 값이 제 2 임계값보다 크면 동기가 획득된 것으로 결정하는 제 2 결정단계를 포함하는 것을 특징으로 하는 도플러 주파수 영향을 감소시키는 확산통신 시스템의 초기 동기 획득 방법.And a second determining step of determining that synchronization is obtained when the value of the third summing step is larger than a second threshold value. 제 4 항에 있어서, 상기 초기 동기 획득 방법은 상기 전구간 수신 전압을 제곱하여 전구간 수신 에너지를 생성하는 제 1 제곱 단계와; 상기 제 3 합산단계의 값을 제곱하여 구분 구간 수신 에너지를 생성하는 제 2 제곱 단계와; 상기 전구간 수신 에너지와 구분 구간 수신 에너지의 비율을 생성하는 단계 및; 상기 비율을 통하여 미리 저장된 도플러 주파수를 검출하는 단계를 포함하는 도플러 주파수 검출단계를 추가적으로 포함하는 것을 특징으로 하는 도플러 주파수 영향을 감소시키는 확산통신 시스템의 초기 동기 획득 방법.5. The method of claim 4, wherein the initial synchronization acquisition method comprises: a first squared step of generating the global received energy by squaring the global received voltage; A second square step of generating a division interval received energy by squaring the value of the third summing step; Generating a ratio of the global reception energy and the division interval reception energy; And a Doppler frequency detection step comprising detecting a pre-stored Doppler frequency through the ratio. 제 4 항 또는 제 5 항에 있어서, 상기 도플러 주파수 검출 단계에서 최적의 도플러 주파수를 검출하기 위해 상기 제 1 임계값과 제 2 임계값은 소정의 값으로 가변될 수 있는 것을 특징으로 하는 도플러 주파수 영향을 감소시키는 확산통신 시스템의 초기 동기 획득 방법.The Doppler frequency influence according to claim 4 or 5, wherein the first threshold value and the second threshold value can be varied to a predetermined value in order to detect an optimal Doppler frequency in the Doppler frequency detection step. Initial synchronization acquisition method of a spreading communication system that reduces the number of.
KR10-2002-0009360A 2002-02-21 2002-02-21 Initial synchronization acquisition circuit and method for reducing doppler frequency effect in spread spectrum communications system KR100436569B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0009360A KR100436569B1 (en) 2002-02-21 2002-02-21 Initial synchronization acquisition circuit and method for reducing doppler frequency effect in spread spectrum communications system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0009360A KR100436569B1 (en) 2002-02-21 2002-02-21 Initial synchronization acquisition circuit and method for reducing doppler frequency effect in spread spectrum communications system

Publications (2)

Publication Number Publication Date
KR20030069541A KR20030069541A (en) 2003-08-27
KR100436569B1 true KR100436569B1 (en) 2004-06-19

Family

ID=32222164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0009360A KR100436569B1 (en) 2002-02-21 2002-02-21 Initial synchronization acquisition circuit and method for reducing doppler frequency effect in spread spectrum communications system

Country Status (1)

Country Link
KR (1) KR100436569B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180080583A (en) * 2017-01-04 2018-07-12 한양대학교 산학협력단 Network system, receiver and synchronization method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007006105A (en) * 2005-06-23 2007-01-11 Nec Corp Radio base station and doppler frequency estimating method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0998110A (en) * 1995-09-29 1997-04-08 N T T Ido Tsushinmo Kk Method and device for initially synchronizing spread codes
KR19990051735A (en) * 1997-12-19 1999-07-05 정선종 Architecture of Parallel Search Hardware for Code Synchronization Acquisition
KR19990080497A (en) * 1998-04-17 1999-11-15 서평원 Synchronous Receiver in Code Division Multiple Access Cellular System
KR20000050901A (en) * 1999-01-15 2000-08-05 김영환 Synchronous acquisition device and method thereof
US6317452B1 (en) * 1994-09-09 2001-11-13 Xircom, Inc. Method and apparatus for wireless spread spectrum communication with preamble sounding gap
KR20020034677A (en) * 2000-11-03 2002-05-09 두세진 High-Efficiency Switching Amplifier

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317452B1 (en) * 1994-09-09 2001-11-13 Xircom, Inc. Method and apparatus for wireless spread spectrum communication with preamble sounding gap
JPH0998110A (en) * 1995-09-29 1997-04-08 N T T Ido Tsushinmo Kk Method and device for initially synchronizing spread codes
KR19990051735A (en) * 1997-12-19 1999-07-05 정선종 Architecture of Parallel Search Hardware for Code Synchronization Acquisition
KR19990080497A (en) * 1998-04-17 1999-11-15 서평원 Synchronous Receiver in Code Division Multiple Access Cellular System
KR20000050901A (en) * 1999-01-15 2000-08-05 김영환 Synchronous acquisition device and method thereof
KR20020034677A (en) * 2000-11-03 2002-05-09 두세진 High-Efficiency Switching Amplifier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180080583A (en) * 2017-01-04 2018-07-12 한양대학교 산학협력단 Network system, receiver and synchronization method thereof
KR101967517B1 (en) * 2017-01-04 2019-04-09 한양대학교 산학협력단 Network system, receiver and synchronization method thereof

Also Published As

Publication number Publication date
KR20030069541A (en) 2003-08-27

Similar Documents

Publication Publication Date Title
CA2125831C (en) Method of synchronization for code division multiple access radiotelephone communications
KR100506198B1 (en) Multichannel digital receiver for global positioning system
JP3964621B2 (en) Signal detector using correlation analysis of multiple sample segments that are non-uniform and unconnected
EP1075089B1 (en) Correlation detector and communication apparatus
US20200271794A1 (en) Method for correcting a pseudorange in a receiver for satellite navigation
KR100835891B1 (en) Multipath mitigated side-peak cancellation system for tracking boc signal and method thereof
KR20050088401A (en) System for direct acquisition of received signals
US7130326B2 (en) Gated time division multiplexed spread spectrum correlator
Wang et al. MEDLL on-strobe correlator: a combined anti-multipath technique for GNSS signal tracking
KR101567697B1 (en) GENERATING METHOD FOR AltBOC CORRELATION FUNCTION, TRACKING METHOD FOR AltBOC SIGNAL AND TRACKING APPARATUS FOR AltBOC SIGNAL
KR100436569B1 (en) Initial synchronization acquisition circuit and method for reducing doppler frequency effect in spread spectrum communications system
KR100929081B1 (en) Apparatus and method for tracking pseudonoise sequence phase of pilot signal in mobile terminal
JP2000224076A (en) Receiver
KR100905338B1 (en) Method and apparatus for digital correlation
KR100519410B1 (en) Satellite signal correlator of gps receiver
KR100611572B1 (en) System for continuous wave rejection
JPH11251960A (en) Path detection method and device for direct spread spectrum communication system
Fernández et al. Galileo Receiver performance under GPS interference and multipath with the GRANADA Software Receiver
Liu et al. Tracking loops with time-varying sampling periods for the TH-CDMA signal
RU2769113C1 (en) Method of correcting sampling error of ranging code
KR100493072B1 (en) Method and apparatus of setting the adaptive threshold for code phase acquisition in multipath channel
Kovář et al. Economic Galileo E5 Receiver.
JP3058820B2 (en) Demodulation method for spread spectrum communication and demodulation device using the method
Dafesh et al. Simulation of the Code tracking performance of square-wave modulated ranging codes
JPH0998110A (en) Method and device for initially synchronizing spread codes

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140602

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee