KR100433225B1 - 터치패널 및 그의 제조방법 - Google Patents

터치패널 및 그의 제조방법 Download PDF

Info

Publication number
KR100433225B1
KR100433225B1 KR10-2001-0086054A KR20010086054A KR100433225B1 KR 100433225 B1 KR100433225 B1 KR 100433225B1 KR 20010086054 A KR20010086054 A KR 20010086054A KR 100433225 B1 KR100433225 B1 KR 100433225B1
Authority
KR
South Korea
Prior art keywords
transparent conductive
substrate
touch panel
conductive layer
signal
Prior art date
Application number
KR10-2001-0086054A
Other languages
English (en)
Other versions
KR20030055923A (ko
Inventor
방용익
유환성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0086054A priority Critical patent/KR100433225B1/ko
Publication of KR20030055923A publication Critical patent/KR20030055923A/ko
Application granted granted Critical
Publication of KR100433225B1 publication Critical patent/KR100433225B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04113—Peripheral electrode pattern in resistive digitisers, i.e. electrodes at the periphery of the resistive sheet are shaped in patterns enhancing linearity of induced field

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Position Input By Displaying (AREA)

Abstract

본 발명은 터치패널 일측면의 투명전도층 및 제2막을 제거하여 타측면들과의 높이를 동일하게 형성함으로서 내구성을 향상시킬 수 있도록 한 터치패널 및 그 제조방법에 관한 것이다.
본 발명에 따른 터치패널은 상부기판 및 하부기판 상에 형성되는 상부전극라인 및 하부전극라인과; 상부전극라인 및 하부전극라인에 전류량 및 전압레벨을 가지는 신호를 공급하는 신호선들과; 상부 및 하부전극라인과 신호선들이 겹치도록 형성되는 영역을 제외한 영역에만 형성되어 상기 상부 및 하부전극라인이 통전되게 하는 상부 및 하부 투명전도층을 구비한다.
이러한 구성에 의하면, 본 발명에 따른 터치패널은 터치패널의 일측면에 형성된 투명전도층과 절연막을 제거하여 타측면과의 단차를 동일하게 형성함으로써 터치패널 에지부의 내구성을 향상시킬 수 있다.

Description

터치패널 및 그의 제조방법{Touch Panel and Fabricated Method Thereof}
본 발명은 터치패널에 관한 것으로, 특히 터치패널 일측면의 투명전도층 및 제2막을 제거하여 타측면들과의 높이를 동일하게 형성함으로서 내구성을 향상시킬 수 있도록 한 터치패널 및 그 제조방법에 관한 것이다.
디스플레이 일체형 입력장치인 터치패널은 은행의 현금 지급기(ATM) 등이 대표적인데, 스타일러스 펜 또는 손가락이 눌려진 위치에 해당하는 전압 또는 전류 신호를 발생함으로써 사용자가 지정하는 명령 또는 그래픽 정보를 입력하게 된다. 최근에는 평판 표시장치 중 액정패널과 일체되어 아날로그 입력 방식의 저항막 방식의 터치패널의 주로 사용되고 있다. 통상의 액정패널은 두장의 제1기판 사이에 주입되어진 액정 셀 들의 광 투과율이 조절되게 함으로써 화상을 표시하게 된다. 액정 셀들 각각은 비디오신호, 즉 해당 화소신호에 응답하여 투과되는 광량을 조절한다.
도 1은 종래 기술에 따른 터치패널의 구조도이다.
도 1을 참조하면, 터치패널(20)은 평판 패널 디스플레이(10) 상에 놓이게 된다. 터치패널(20)은 터치패널의 베이스를 형성하는 제1 시이트(12) 및 상부를 형성하는 제2 시이트(14)와, 상기 제1 시이트(12) 및 제2 시이트(14) 상에 형성된 투명전도층(16a,16b)과, 제1 시이트(12) 및 제2 시이트(14) 사이에 살포되어진 스페이서(26)를 가지게 된다. 제1 시이트(12)의 표면에는 제1 전극층(18a)이 형성되고 제2 시이트(14)의 밑면에는 제2 전극층(18b)이 형성되어 있다. 제2 전극층(18b)은 제2 시이트(14)가 스타일러스 펜 또는 손가락에 의해 눌려질 때 제1 전극층(18a)과 단락 됨으로써 눌려진 위치에 따라 달라지는 전류량 또는 전압레벨을 가지는 신호가 발생되게 한다. 이 때 제1 및 제2 시이트(12,14)는 폴리에틸렌 테레프탈레이트(polyethyleneterephtalateol ; 이하, "PET"라 함)를 사용하여 가요성의 시트상으로 성형시킨 PET 필름 타입으로 구성된다. 제1 및 제2 전극층(18a,18b)은 투명전도성물질인 인듐-주석-옥사이드(Indium-Tin-Oxide ; 이하 "ITO"라 함), 인듐-아연-옥사이드(Indium-Zinc-Oxide ; 이하 "IZO"라 함), 인듐-주석-아연-옥사이드(Indium-Tin-Zinc-Oxide ; 이하 "ITZO"라 함)들 중 하나로 형성되는 투명전도층(16a,16b) 상에 은(Ag)을 인쇄함으로써 형성된다. 터치패널(20)의 제1 시이트(12)에는 가로방향의 가장자리에 형성된 X축 전극(18a)과, X축 전극(18a)의 중앙으로부터 도출되어 외부 터치컨트롤러(도시하지 않음)에 전류량 또는 전압 레벨을 가지는 신호를 공급하는 신호선(24c,24d)을 구비한다. 터치패널(20)의 제2시이트(14)에는 가로방향의 가장자리에 형성된 Y축 전극(18b)과, Y축 전극(18b)의 중앙으로부터 도출되어 외부 터치컨트롤러에 전류량 또는 전압 레벨을 가지는 신호를 공급하는 신호선(24a,24b)을 구비한다.
도 2 및 도 3은 종래기술에 따른 터치패널의 상부기판 및 하부기판의 단면을 상세히 나타내는 도면이다.
도 2를 참조하면, 터치패널의 상부기판은 제2 시이트(14), 제2 시이트(14) 전면에 형성되어진 투명전도층(16b)과, 제2 시이트(14) Y축 가장자리에 형성된 제2 전극층(18b)과, 상기 제2 전극층(18b)에 연결되어 외부 터치컨트롤러에 전류량 또는 전압레벨을 가지는 신호를 공급하는 신호선(24a,24b)을 구비한다.
이러한 구성을 통하여 터치패널의 상부기판에 형성된 각 측면의 적층구조를 살펴보면, 상부기판의 제1 영역(Ⅰ)은 제2 시이트(14)-투명전도층(16b)으로 형성되고, 제2 영역(Ⅱ)은 제2 시이트(14)-투명전도층(16b)-제2 전극층(18b)로 형성된다. 제3 영역(Ⅲ)은 제2 시이트(14)-투명전도층(16b)-절연막-신호선(24b)로 형성되고, 제4 영역(Ⅳ)은 제2 시이트(14)-투명전도층(16b)-제2 전극층(18b)로 형성된다.
도 3을 참조하면, 터치패널의 하부기판은 제1 시이트(12), 제1 시이트(12) 전면에 형성되어진 투명전도층(16a)과, 제1 시이트(14) X축 가장자리에 형성된 제1 전극층(18a)과, 상기 제1 전극층(18a)에 연결되어 외부 터치컨트롤러에 전류량 또는 전압레벨을 가지는 신호를 공급하는 신호선(24c,24d)을 구비한다.
이러한 구성을 통하여 터치패널의 하부기판에 형성된 각 측면의 적층구조를 살펴보면, 하부기판의 제1 영역(Ⅰ')은 제1 시이트(12)-투명전도층(16a)-제1 전극층(18a)으로 형성되고, 제2 영역(Ⅱ')은 제1 시이트(12)-투명전도층(16a)-신호선(24c)로 형성된다. 제3 영역(Ⅲ')은 제1 시이트(12)-투명전도층(16a)-제1 전극층(18a)로 형성되고, 제4 영역(Ⅳ')은 제1 시이트(12)-투명전도층(16a)로 형성된다.
그러나, 터치패널의 상부기판과 하부기판을 합착할 경우 제2 영역(Ⅱ,Ⅱ')및 제3 영역(Ⅲ,Ⅲ')에서 다른 영역에 비해 더 많은 구성요소로 인해 적층 높이가 높기 때문에 제2 영역(Ⅱ,Ⅱ') 및 제3 영역(Ⅲ,Ⅲ')에서의 에지부의 내구성이 다른 측면에 비해 약해지는 단점이 있게 된다.
따라서, 본 발명의 목적은 적층 높이가 높은 영역에서의 투명전도층 및 절연막을 없앰으로써 다른 영역과의 높이를 동일하게 하여 내구성을 향상시킬 수 있도록 한 터치패널 및 그 제조방법을 제공하는 데 있다.
도 1은 종래 기술에 따른 터치패널의 구조도.
도 2는 종래기술에 따른 터치패널의 상부기판의 단면을 상세히 나타내는 도면.
도 3은 종래기술에 따른 터치패널의 하부기판의 단면을 상세히 나타내는 도면.
도 4는 본 발명의 실시예에 따른 상부 및 하부기판의 단면을 나타내는 도면.
도 5a 내지 도 5c는 도 4에서 터치패널의 상부기판 형성방법을 설명하는 도면.
도 6a 내지 도 6c는 도 4에서 터치패널의 하부기판 형성방법을 설명하는 도면.
<도면의 주요부분에 대한 부호의 설명>
10 : 평판 디스플레이 패널 12,32 : 제1 시이트
14,34 : 제2 시이트 16,42,44 : 투명전도층
18,36,38 : 전극층 26 : 스페이서
24,40 : 신호선
상기 목적을 달성하기 위하여, 본 발명에 따른 터치패널은 상부기판 및 하부기판 상에 형성되는 상부전극라인 및 하부전극라인과; 상기 상부전극라인 및 하부전극라인에 전류량 및 전압레벨을 가지는 신호를 공급하는 신호선들과; 상기 상부 및 하부전극라인과 신호선들이 겹치도록 형성되는 영역을 제외한 영역에만 형성되어 상기 상부 및 하부전극라인이 통전되게 하는 상부 및 하부 투명전도층을 구비한다.
본 발명에서는 상부기판 및 하부기판 합착시 두 기판 사이에 일정 간격을 유지하도록 하는 스페이서를 구비한다.
본 발명에서의 5층 구조의 네측면 중 전극라인이 형성되는 제1 및 제2 측면은 기판-투명전도층-전극층 구조인 것과, 상기 전극라인에 신호를 공급하는 신호선이 형성되는 제3 측면은 기판-신호선 구조인 것과, 제4 측면은 기판-투명전도층 구조인 것을 특징으로 한다.
본 발명에 따른 터치패널의 제조방법은 상부기판 및 하부기판을 형성하는 단계와, 상기 상부기판 및 하부기판 상의 제1 가장자리영역을 제외한 영역에 투명전도층을 형성하는 단계와, 상기 상부기판 및 하부기판 상의 제2 및 제3 가장자리 영역에 상부 및 하부전극라인을 형성하는 단계와, 상기 상부 및 하부전극라인과 연결되어 전류량 및 전압레벨을 가지는 신호를 공급하는 신호선들을 형성하는 단계를 포함한다.
본 발명에서의 신호선들 중 어느 하나는 상기 상부기판 및 하부기판 상의 제1 가장자리영역 상에 형성되는 것을 특징으로 한다.
본 발명에서의 투명전도층을 형성하는 단계는 제1 가장자리 영역이 오픈되어 있는 패턴 마스크를 정렬하는 단계와, 상기 패턴 마스크를 통하여 투명전도성 물질을 증착하는 단계를 포함하는 것을 특징으로 한다.
본 발명에서의 투명전도층을 형성하는 투명전도층을 형성하는 단계는 상기 상부기판 및 하부기판 전면에 투명전도성 물질을 증착하는 단계와, 제1 가장자리 영역에 형성된 투명전도성 물질을 에칭하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 실시 예들을 첨부한 도 4 내지 도 6c를 참조하여 상세히 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 터치패널의 상부 및 하부기판의 평면도를 나타내는 도면이다.
도 4를 참조하면, 터치패널의 상부기판은 도 4(a)에서와 같이 제2 시이트(34), 제2 시이트(34) 상에 형성되어진 투명전도층(도시하지 않음)과, 제2 시이트(34) Y축 가장자리에 형성된 제2 전극층(36a,36b)과, 상기 제2 전극층(36a,36b)에 연결되어 외부 터치컨트롤러에 전류량 또는 전압레벨을 가지는 신호를 공급하는 신호선(40a,40b)을 구비한다. 이 때 좌측 가장자리에 형성된 제2 전극층(36b)에 전류량 또는 전압레벨을 가지는 신호를 공급하는 신호선(40b)이 형성되는 제3 영역(Ⅲ)에는 투명전도층이 형성되지 아니한다. 이로써 신호선(40b)이 형성되는 제3 영역(Ⅲ)은 단지 전류량 또는 전압레벨을 가지는 신호를 공급하는 경로로서의 역할만을 한다.
이러한 구성을 통하여 터치패널의 상부기판에 형성된 각 측면의 적층구조를 살펴보면, 상부기판의 제1 영역(Ⅰ)은 제2 시이트(34)-투명전도층으로 형성되고, 제2 영역(Ⅱ)은 제2 시이트(34)-투명전도층-제2 전극층(36a)로 형성된다. 제3 영역(Ⅲ)은 제2 시이트(34)-신호선(40b)로 형성되고, 제4 영역(Ⅳ)은 제2 시이트(34)-투명전도층-제2 전극층(36b)로 형성된다.
터치패널의 하부기판은 도 4(b)에서와 같이 제1 시이트(32), 제1 시이트(32) 상에 형성되어진 투명전도층(도시하지 않음)과, 제1 시이트(32) X축 가장자리에 형성된 제1 전극층(38a,38b)과, 상기 제1 전극층(38a,38b)에 연결되어 외부 터치컨트롤러에 전류량 또는 전압레벨을 가지는 신호를 공급하는 신호선(40c,40d)을 구비한다. 이 때 상측 가장자리에 형성된 제1 전극층(38a)에 전류량 또는 전압레벨을 가지는 신호를 공급하는 신호선(40c)이 형성되는 제2 영역(Ⅱ)에는 투명전도층과 절연막이 형성되지 아니한다. 이로써 신호선(40c)이 형성되는 제2 영역(Ⅲ)은 단지 전류량 또는 전압레벨을 가지는 신호를 공급하는 경로로서의 역할만을 한다.
이러한 구성을 통하여 터치패널의 하부기판에 형성된 각 측면의 적층구조를 살펴보면, 하부기판의 제1 영역(Ⅰ')은 제1 시이트(32)-투명전도층-제1 전극층(38a)으로 형성되고, 제2 영역(Ⅱ')은 제1 시이트(32)-신호선(40c)로 형성된다. 제3 영역(Ⅲ')은 제1 시이트(32)-투명전도층-제1 전극층(38b)로 형성되고, 제4 영역(Ⅳ')은 제1 시이트(32)-투명전도층으로 형성된다.
이 때 제1 및 제2 시이트(32,34)는 PET를 사용하여 가요성의 시트상으로 성형시킨 PET 필름 타입으로 구성된다. 투명전도층은 ITO, IZO, ITZO들 중 하나로 형성되며, 제1 및 제2 전극층(36a,36b,38a,38b)은 투명전도층 상에 은(Ag)을 인쇄함으로써 형성된다.
이러한 상부기판 및 하부기판 합착시 제1 시이트(32) 및 제2 시이트(34) 사이에 살포되어진 스페이서(도시하지 않음)를 가지게 된다. 이 스페이서는 제1 시이트(32)와 제2 시이트(34) 사이를 일정한 간격을 유지하도록 한다.
상기에서와 같은 상부기판 및 하부기판을 합착시 터치패널의 가장자리에는 각각 5개의 구성요소로 형성되어, 터치패널의 네 측면이 동일한 수준의 높이로 형성될 수 있다.
도 5a 내지 도 5c는 도 4(a)에서 선 "A-A'"을 따라 절취한 터치패널 상부기판의 제조방법을 단계적으로 설명하는 단면도이다.
터치패널의 상부기판은 먼저 도 5a에서와 같이 제2 시이트(34) 상에 투명전도층(42)을 형성한다. 이 때 투명전도층(42)은 좌측 가장자리에 형성된 제2 전극층(36b)에 전류량 또는 전압레벨을 가지는 신호를 공급하는 신호선(40b)이 형성되는 영역(46)을 제외한 영역 상에 투명 전도성 물질인 ITO, IZO, ITZO들 중 하나를 증착하여 형성된다. 투명전도층(42)은 패턴 마스크에 의해 신호선(40b) 형성영역만 증착하는 방법 또는 제2 시이트(34) 전면에 증착된 후 신호선(40b) 형성영역만 에칭하는 방법 중 어느 하나에 의해 형성된다.
투명전도층(42)이 형성되면, 제2 시이트(34) 상의 우측 가장자리에는 도 5b에서와 같이 제2 전극층(36a)이 형성된다. 제2 전극층(36a)은 투명전도층 상에 은(Ag)을 인쇄함으로써 형성된다
이후 도 5c에서와 같이 제2 시이트(34) 상의 신호선 형성 영역(46)에는 좌측 가장자리에 형성된 제1 전극층(36b)에 전류량 또는 전압레벨을 가지는 신호를 공급하는 신호선(40b)이 형성된다.
도 6a 내지 도 6c는 도 4(b)에서 선 "B-B'"를 따라 절취한 터치패널 하부기판의 제조방법을 단계적으로 설명하는 단면도이다.
터치패널의 하부기판은 먼저 도 6a에서와 같이 제1 시이트(32) 상에 투명전도층(44)을 형성한다. 이 때 투명전도층(44)은 상측 가장자리에 형성된 제1 전극층(38a)에 전류량 또는 전압레벨을 가지는 신호를 공급하는 신호선(40c)이 형성되는 영역(48)을 제외한 영역 상에 투명 전도성 물질인 ITO, IZO, ITZO들 중 하나를증착하여 형성된다. 투명전도층(44)은 패턴 마스크에 의해 신호선(40c) 형성영역만 증착하는 방법 또는 제1 시이트(32) 전면에 증착된 후 신호선(40c) 형성영역만 에칭하는 방법 중 어느 하나에 의해 형성된다.
투명전도층(44)이 형성되면, 제1 시이트(32) 상의 하측 가장자리에는 도 6b에서와 같이 제1 전극층(38b)이 형성된다. 제1 전극층(36b)은 투명전도층 상에 은(Ag)을 인쇄함으로써 형성된다
이후 도 6c에서와 같이 제1 시이트(32) 상의 신호선 형성 영역(48)에는 좌측 가장자리에 형성된 제1 전극층(38a)에 전류량 또는 전압레벨을 가지는 신호를 공급하는 신호선(40b)이 형성된다.
또한 터치패널에서의 전극층, 신호선 및 투명전도층의 패턴 구조는 상부기판 및 하부기판이 서로 바뀌어 형성될 수 있다.
상술한 바와 같이, 본 발명에 따른 터치패널은 터치패널의 일측면에 형성된 투명전도층과 절연막을 제거하여 타측면과의 단차를 동일하게 형성함으로써 터치패널 에지부의 내구성을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (10)

  1. 상부기판 및 하부기판 상에 형성되는 상부전극라인 및 하부전극라인과;
    상기 상부전극라인 및 하부전극라인에 전류량 및 전압레벨을 가지는 신호를 공급하는 신호선들과;
    상기 상부 및 하부전극라인과 신호선들이 겹치도록 형성되는 영역을 제외한 영역에만 형성되어 상기 상부 및 하부전극라인이 통전되게 하는 상부 및 하부 투명전도층을 구비하는 것을 특징으로 하는 터치패널.
  2. 제 1 항에 있어서,
    상기 상부기판 및 하부기판 합착시 두 기판 사이에 일정 간격을 유지하도록 하는 스페이서를 구비하는 것을 특징으로 하는 터치패널.
  3. 제 1 항에 있어서,
    상기 상부 및 하부기판은 폴리에틸렌 테레프탈레이트(polyethyleneterephtalateol) 필름이고; 상기 투명전도층은 인듐-주석-옥사이드(Indium-Tin-Oxide), 인듐-아연-옥사이드(Indium-Zinc-Oxide), 인듐-주석-아연-옥사이드(Indium-Tin-Zinc-Oxide)들 중 하나로 형성되며, 상기 상부 및 하부전극라인은 은(Ag)으로 형성된 것을 특징으로 하는 터치패널.
  4. 제 1 항에 있어서,
    상기 상부 및 하부기판 합착시 각 측면에는 각 기판을 포함하여 5층 구조인 것을 특징으로 하는 터치패널.
  5. 제 4 항에 있어서,
    상기 5층 구조의 네측면 중 전극라인이 형성되는 제1 및 제2 측면은 기판-투명전도층-전극층 구조인 것과,
    상기 전극라인에 신호를 공급하는 신호선이 형성되는 제3 측면은 기판-신호선 구조인 것과,
    제4 측면은 기판-투명전도층 구조인 것을 특징으로 하는 터치패널.
  6. 상부기판 및 하부기판을 형성하는 단계와,
    상기 상부기판 및 하부기판 상의 제1 가장자리영역을 제외한 영역에 투명전도층을 형성하는 단계와,
    상기 상부기판 및 하부기판 상의 제2 및 제3 가장자리 영역에 상부 및 하부전극라인을 형성하는 단계와,
    상기 상부 및 하부전극라인과 연결되어 전류량 및 전압레벨을 가지는 신호를 공급하는 신호선들을 형성하는 단계를 포함하는 것을 특징으로 하는 터치패널의 제조방법.
  7. 제 6 항에 있어서,
    상기 신호선들 중 어느 하나는 상기 상부기판 및 하부기판 상의 제1 가장자리영역 상에 형성되는 것을 특징으로 하는 터치패널의 제조방법.
  8. 제 6 항에 있어서,
    상기 투명전도층을 형성하는 단계는 상기 제1 가장자리 영역이 오픈되어 있는 패턴 마스크를 정렬하는 단계와,
    상기 패턴 마스크를 통하여 투명전도성 물질을 증착하는 단계를 포함하는 것을 특징으로 하는 터치패널의 제조방법.
  9. 제 6 항에 있어서,
    상기 투명전도층을 형성하는 단계는 상기 상부기판 및 하부기판 전면에 투명전도성 물질을 증착하는 단계와,
    상기 제1 가장자리 영역에 형성된 투명전도성 물질을 에칭하는 단계를 포함하는 것을 특징으로 하는 터치패널의 제조방법.
  10. 제 6 항에 있어서,
    상기 상부 및 하부기판 사이에 일정간격을 유지하도록 하는 스페이서를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 터치패널의 제조방법.
KR10-2001-0086054A 2001-12-27 2001-12-27 터치패널 및 그의 제조방법 KR100433225B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086054A KR100433225B1 (ko) 2001-12-27 2001-12-27 터치패널 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086054A KR100433225B1 (ko) 2001-12-27 2001-12-27 터치패널 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20030055923A KR20030055923A (ko) 2003-07-04
KR100433225B1 true KR100433225B1 (ko) 2004-05-27

Family

ID=32214158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0086054A KR100433225B1 (ko) 2001-12-27 2001-12-27 터치패널 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100433225B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030094842A (ko) * 2002-06-08 2003-12-18 주식회사 에이터치 터치패널의 신호 인가부 구조
KR100465220B1 (ko) * 2002-11-08 2005-01-13 삼성전자주식회사 터치 스크린
KR101500425B1 (ko) 2008-08-27 2015-03-09 삼성디스플레이 주식회사 터치 스크린 표시 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06195176A (ja) * 1992-12-22 1994-07-15 Teijin Ltd 透明タッチパネル
JPH10116147A (ja) * 1996-10-11 1998-05-06 Nec Corp タッチパネル
JPH10283117A (ja) * 1997-04-08 1998-10-23 Nissha Printing Co Ltd タッチパネル
JPH11242562A (ja) * 1998-02-24 1999-09-07 Dowa Visual System Kk 低反射型抵抗膜式タッチパネル，その製造方法，および透明導電膜を備えた基板
KR20010003503A (ko) * 1999-06-23 2001-01-15 김순택 터치 패널
KR20010097782A (ko) * 2000-04-26 2001-11-08 김순택 터치패널장치
KR20020008540A (ko) * 2000-07-21 2002-01-31 김순택 터치 패널장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06195176A (ja) * 1992-12-22 1994-07-15 Teijin Ltd 透明タッチパネル
JPH10116147A (ja) * 1996-10-11 1998-05-06 Nec Corp タッチパネル
JPH10283117A (ja) * 1997-04-08 1998-10-23 Nissha Printing Co Ltd タッチパネル
JPH11242562A (ja) * 1998-02-24 1999-09-07 Dowa Visual System Kk 低反射型抵抗膜式タッチパネル，その製造方法，および透明導電膜を備えた基板
KR20010003503A (ko) * 1999-06-23 2001-01-15 김순택 터치 패널
KR20010097782A (ko) * 2000-04-26 2001-11-08 김순택 터치패널장치
KR20020008540A (ko) * 2000-07-21 2002-01-31 김순택 터치 패널장치

Also Published As

Publication number Publication date
KR20030055923A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
US10168828B2 (en) Display device with touch panel
KR100796489B1 (ko) 터치패널장치 및 그의 제조방법
JP6253923B2 (ja) タッチセンサ内蔵有機エレクトロルミネッセンス装置
US10976880B2 (en) Touch device
US7050047B2 (en) Signal line of touch panel display device and method of forming the same
KR101181342B1 (ko) 터치스크린
US20110187669A1 (en) Liquid crystal display device and manufacting method thereof
JP5927915B2 (ja) タッチパネルセンサ基板及びその基板の製造方法
KR20140132800A (ko) 터치 스크린 패널 및 터치 스크린 패널을 포함하는 디스플레이
CN109669578B (zh) 显示面板及其制造方法和显示装置
KR100504570B1 (ko) 터치패널 및 그의 도트 스페이서 형성방법
KR100433225B1 (ko) 터치패널 및 그의 제조방법
KR102555404B1 (ko) 플렉서블 디스플레이 및 이의 제조 방법
KR100472364B1 (ko) 터치패널 및 그의 제조방법
KR20030054818A (ko) 터치패널 및 그의 도트 스페이서 형성방법
KR100482321B1 (ko) 터치패널 및 그의 제조방법
KR100475723B1 (ko) 액정패널에 일체된 터치패널 및 그의 제조방법
KR100480161B1 (ko) 터치패널 및 그의 제조방법
KR20040000580A (ko) 액정표시장치에 일체된 터치패널의 신호선 형성방법
KR100477606B1 (ko) 터치패널
JP2018081917A (ja) タッチセンサ内蔵有機ｅｌ装置
KR20020016670A (ko) 터치 패널 및 그 제조방법
KR20030055853A (ko) 터치패널 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee