KR100432422B1 - Radio Frequency Transceiver Module Control Method with Single Phase Synchronous Loop Structure - Google Patents

Radio Frequency Transceiver Module Control Method with Single Phase Synchronous Loop Structure Download PDF

Info

Publication number
KR100432422B1
KR100432422B1 KR10-1998-0056081A KR19980056081A KR100432422B1 KR 100432422 B1 KR100432422 B1 KR 100432422B1 KR 19980056081 A KR19980056081 A KR 19980056081A KR 100432422 B1 KR100432422 B1 KR 100432422B1
Authority
KR
South Korea
Prior art keywords
word
mode
reception
transmission
radio frequency
Prior art date
Application number
KR10-1998-0056081A
Other languages
Korean (ko)
Other versions
KR20000040440A (en
Inventor
김재영
Original Assignee
서창전기통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서창전기통신 주식회사 filed Critical 서창전기통신 주식회사
Priority to KR10-1998-0056081A priority Critical patent/KR100432422B1/en
Publication of KR20000040440A publication Critical patent/KR20000040440A/en
Application granted granted Critical
Publication of KR100432422B1 publication Critical patent/KR100432422B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • H04B1/401Circuits for selecting or indicating operating mode
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Abstract

본 발명은 시분할 이중화 방식으로 무선 주파수를 송수신하는 무선통신시스템에 있어서 단일 위상동기루프 구조로 운영되는 무선 주파수 송수신 모듈의 정상 상태(Steady State) 기간을 확장할 수 있도록 제어하는 방법을 제공하기 위한 것으로, 본 발명에 따른 방법은, 수신모드로 전환된 후, R-워드 및 F-워드의 래치 인에이블 신호를 무선 주파수 송수신 모듈에 구비되어 있는 위상동기루프로 순차적으로 발생한 뒤, 그 다음 송신모드에서 이용할 R-워드 데이타와 F-워드 데이타를 상술한 위상동기루프로 제공하고, 수신모드가 종료된 후, 송신모드로 전환되는 시점에서 R-워드 및 F-워드 래치 인에이블신호를 위상동기루프로 발생하고, 그 다음 수신모드에서 이용할 R-워드 및 F-워드 데이타를 위상동기루프로 발생한다. 이와 같은 과정을 통신모드가 종료될 때까지 반복 수행한다. 따라서, 1주기당 마이컴으로부터 R-워드에 해당되는 위상동기루프 데이타를 제공받는데 소요되는 시간만큼 정상상태로 운영되는 기간을 연장시킬 수 있다.The present invention is to provide a method for controlling to extend a steady state period of a radio frequency transceiver module operating in a single phase synchronous loop structure in a radio communication system for transmitting and receiving radio frequency in a time division duplex method. In the method according to the present invention, after switching to the reception mode, the latch enable signal of the R-word and the F-word is sequentially generated by the phase-locked loop provided in the radio frequency transceiver module, and then in the next transmission mode. The R-word data and the F-word data to be used are provided to the phase-locked loop described above, and the R-word and F-word latch enable signals are converted to the phase-locked loop at the time when the reception mode is terminated and the transition to the transmission mode is made. And R-word and F-word data to be used in the reception mode are generated with a phase locked loop. This process is repeated until the communication mode ends. Therefore, the period of operation in the steady state can be extended by the time required to receive phase synchronization loop data corresponding to the R-word from the microcomputer per cycle.

Description

단일 위상동기루프 구조를 갖는 무선 주파수 송수신모듈 제어방법Radio Frequency Transceiver Module Control Method with Single Phase Synchronous Loop Structure

본 발명은 무선통신시스템에 있어서 무선 주파수(Radio Frequency, 이하 RF라고 약함) 송수신모듈(TX/RX Module)에 관한 것으로, 특히 단일 위상동기루프(Phase Locked Loop, 이하 PLL이라 약함) 구조를 갖는 무선 주파수 송수신모듈의 정상상태(Steady State) 기간을 확장할 수 있도록 제어하는 무선 주파수 송수신 모듈 제어방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a radio frequency (hereinafter referred to as RF) transmit / receive module (TX / RX Module), in particular a radio having a phase locked loop (hereinafter referred to as PLL) structure. The present invention relates to a method for controlling a radio frequency transmission / reception module for controlling to extend a steady state period of a frequency transmission / reception module.

무선통신시스템에 구비되는 RF 송수신모듈은 안테나에 연결되어 300GHz보다 낮은 주파수를 무선으로 송수신할 수 있도록 구성된 것으로, 일반적으로 시분할 이중화(Time Division Duplex, 이하 TDD라고 약함)방식으로 RF를 송수신한다. TDD방식은 일정한 간격으로 송신 데이타와 수신 데이타가 전송될 수 있도록 하는 것으로서, 1회의 송신주기와 수신주기가 TDD의 1 프레임이 된다.The RF transmission / reception module provided in the wireless communication system is configured to wirelessly transmit and receive a frequency lower than 300 GHz by being connected to an antenna and generally transmits and receives RF in a time division duplex (hereinafter, referred to as TDD) method. The TDD scheme allows transmission data and reception data to be transmitted at regular intervals. One transmission period and one reception period become one frame of TDD.

이와 같이 TDD방식으로 운영되는 RF 송수신모듈이 단일 PLL구조를 갖는 경우에, 수신주기에는 구비되어 있는 PLL이 선택된 수신채널에 적합한 발진주파수를 출력할 수 있도록 수신모드에 적합한 PLL운영 데이타가 마이컴으로부터 제공되고, 송신주기에는 해당 송신모드에 적합한 PLL운영 데이타가 마이컴으로 부터 제공되도록 되어 있다. 따라서 송신주기에서 수신주기로 변환될 때와 송신주기에서 수신주기로 변환될 때마다 PLL 데이타가 RF 송수신 모듈내의 PLL로 인가된다.In this case, when the RF transmission / reception module operated by the TDD method has a single PLL structure, PLL operation data suitable for the reception mode is provided from the microcomputer so that the PLL provided in the reception period outputs an oscillation frequency suitable for the selected reception channel. In the transmission cycle, PLL operation data suitable for the transmission mode is provided from the microcomputer. Therefore, the PLL data is applied to the PLL in the RF transmission / reception module whenever it is converted from the transmission period to the reception period and whenever it is converted from the transmission period to the reception period.

도 1과 도 2를 참조하여 기존의 단일 PLL 구조를 갖는 RF 송수신 모듈의 동작을 설명하면 다음과 같다.Referring to Figures 1 and 2 will be described the operation of the conventional RF transceiver module having a single PLL structure as follows.

우선, 미도시된 마이컴에 의해 RF송수신 모듈이 수신모드(RX)로 제어되면,RF송수신 모듈내의 미도시된 TX/RX SW는 도 2에 도시된 바와 같이 수신주기동안 (RX) 수신경로를 제공한다. 그리고 마이컴(미도시됨)은 도 2에 도시된 바와 같이 RF송수신 모듈(미도시됨)을 수신모드로 제어함과 동시에 수신모드에 적합한 R-워드의 PLL 데이타와 클럭신호를 RF 송수신 모듈내에 구비되어 있는 PLL(미도시됨)로 제공한다. R-워드는 상술한 PLL(미도시됨)운영에 필요한 기준신호에 대한 분주비에 대한 정보(R, M)로 이루어진다.First, when the RF transmission / reception module is controlled in the reception mode (RX) by the microcomputer (not shown), the TX / RX SW in the RF transmission / reception module provides the (RX) reception path during the reception period as shown in FIG. do. As shown in FIG. 2, the microcomputer (not shown) controls the RF transmission / reception module (not shown) in the reception mode, and at the same time, the R-word PLL data and the clock signal suitable for the reception mode are provided in the RF transmission / reception module. To a PLL (not shown). The R-word consists of information (R, M) on the division ratio for the reference signal required for the aforementioned PLL (not shown) operation.

상술한 PLL은 도 1에 도시된 바와 같이 시프트 레지스터(101), 래치 제어부(102), 제 1 래치(103), 기준신호 분주기(104), 제 2 래치(105), 귀환신호 분주기(106) 및 위상비교기(107)를 포함하도록 구성되어 운영되므로, 미도시된 마이컴으로부터 R-워드에 대한 PLL데이타와 클럭신호가 인가되면, 시프트 레지스터(101)로 전송하고, 도 2에 도시된 바와 같은 시점에서 마이컴(미도시됨)으로부터 R-워드에 대한 래치 인에이블신호(Latch Enable, 이하 LE라고 약함)가 인가되면, 제 1 래치(103)에 래치시킨 뒤, 기준신호 분주기(104)에 로드시킨다.As illustrated in FIG. 1, the PLL includes a shift register 101, a latch control unit 102, a first latch 103, a reference signal divider 104, a second latch 105, and a feedback signal divider ( 106) and a phase comparator 107, and when the PLL data and the clock signal for the R-word are applied from the microcomputer (not shown), they are transferred to the shift register 101, as shown in FIG. At the same time, when a latch enable signal (Latch Enable, hereinafter abbreviated as LE) for the R-word is applied from the microcomputer (not shown), the latch is latched to the first latch 103 and then the reference signal divider 104 is applied. To load.

그 다음 F-워드(PLL운영에 필요한 N, A정보)에 대한 PLL데이타가 인가되면, 시프트 레지스터(101)로 전송하고, F-워드에 대한 LE신호가 인가되면, 시프트 레지스터(101)에 저장되어 있던 F-워드를 제 2 래치(105)에 래치시킨 뒤, 귀환신호 분주기(106)에 로드시킨다.Then, if PLL data for the F-word (N, A information required for PLL operation) is applied, the data is transferred to the shift register 101. If the LE signal for the F-word is applied, the PLL data is stored in the shift register 101. The latched F-word is latched in the second latch 105 and then loaded into the feedback signal divider 106.

이와 같이 각 R-워드와 F-워드가 로드된 PLL은 인가되는 기준신호를 로드된 R워드에 따라 결정된 분주비에 의해 분주하여 위상비교기(107)로 전송하고, 귀환되는 신호는 로드된 F-워드에 따라 결정된 분주비에 의해 분주하여 위상비교기(107)로 전송하여 위상을 비교한 결과를 미도시된 전압제어발진기로 전송하는데, 이와 같은 과정을 통해 전압제어발진기(미도시됨)로부터 출력되는 발진 주파수가 정상적으로 수신이 가능한 상태(Steady State)가 될때까지 해당되는 RF 송수신 모듈은 도 2에 도시된 바와 같이 수㎲에 해당되는 정착시간(Settling Time)을 갖게 된다. 따라서 RF 송수신 모듈은 도 2에 기재된 바와 같이 수신모드로 전환된 후, 수 백㎲동안 비정상상태로 운영된 후, 정상상태로 설정되어 TX/RX SW(미도시됨)를 통해 수신되는 데이타에 대한 수신처리를 하게 된다.As described above, the PLL loaded with each R-word and F-word divides the applied reference signal by the division ratio determined according to the loaded R word and transmits it to the phase comparator 107, and the returned signal is loaded with F-. The result of comparing the phases is divided by the division ratio determined according to the word and transmitted to the phase comparator 107. The result is transmitted to a voltage controlled oscillator (not shown), which is output from the voltage controlled oscillator (not shown). The corresponding RF transceiver module has a settling time corresponding to several times as shown in FIG. 2 until the oscillation frequency becomes a steady state. Therefore, the RF transmission / reception module is switched to a reception mode as described in FIG. 2, operated in an abnormal state for several hundred microseconds, and then set to a normal state for data received through a TX / RX SW (not shown). Receive processing.

송신모드시에도 도 2에 도시된 바와 같은 PLL은 동일하게 운영되므로, 상술한 수신모드시와 마찬가지로 송신모드로 전환된 후, 수 백 ㎲동안 비정상태로 운영된 후, 정상상태로 설정되어 TX/RX SW(미도시됨)를 통해 송신처리된 데이타를 송신하게 된다.In the transmission mode, the PLL as shown in FIG. 2 is operated in the same manner. Therefore, after switching to the transmission mode as in the reception mode described above, the PLL is operated in an abnormal state for several hundreds of seconds, and then is set to a normal state. The transmitted data is transmitted through the RX SW (not shown).

이와 같이 기존의 단일 PLL구조를 갖는 RF 송수신 모듈은 수신주기로 전환될 때와 송신주기로 전환될 때마다 수 백 ㎲에 해당되는 비정상상태기간을 갖게 되므로, 송신용 PLL과 수신용 PLL이 각각 구비되어 운영되는 RF 송수신 모듈에 비해 실질적으로 데이타를 송수신할 수 있는 시간이 줄어드는 문제가 있다.As described above, the RF transmitting / receiving module having a single PLL structure has an abnormal state period corresponding to several hundreds of microseconds when it is switched to the reception period and the transmission period. Thus, a transmission PLL and a reception PLL are provided and operated. Compared with the RF transmission / reception module, there is a problem in that the time for transmitting and receiving data is substantially reduced.

본 발명은 상술한 문제를 해결하기 위하여 안출한 것으로, 시분할 이중화(TDD)방식으로 운영되는 무선통신시스템에 구비되어 있는 무선 주파수 송수신모듈로 제공되는 위상동기루프 데이타의 제공시점을 제어하여 무선 주파수 송수신모듈의 정상상태(Steady State)기간을 연장시킬 수 있는 단일 위상동기루프 구조를 갖는 무선 주파수 송수신 모듈 제어방법을 제공하는데 있다.The present invention has been made to solve the above-described problem, by controlling the timing of providing the phase synchronization loop data provided to the radio frequency transmission and reception module provided in the wireless communication system operated by a time division duplex (TDD) method to transmit and receive radio frequency The present invention provides a method for controlling a radio frequency transceiver module having a single phase synchronization loop structure that can extend a steady state period of a module.

상기 목적들을 달성하기 위하여 본 발명에 따른 무선 주파수 송수신 모듈 제어방법은, 단일 위상동기루프 구조로 운영되는 무선 주파수 송수신 모듈을 구비한 무선통신시스템에 있어서, 송수신 모드중 하나의 모드로 무선 주파수 송수신 모듈의 동작모드를 제어하는 단계; 동작모드를 제어한 후, 위상동기루프로 기준신호에 대한 분주비에 관련된 정보(R-워드)에 대한 제 1 래치신호를 발생하는 단계; 제 1 래치신호를 발생한 후, 제 1 소정 시간이 경과한 다음 위상동기루프로 귀환신호에 대한 분주비에 관련된 정보(F-워드)에 대한 제 2 래치신호를 발생하는 단계; 제 2 래치신호를 발생한 후, 송신모드(또는 수신모드) 다음에 이어지는 수신모드(또는 송신모드)에 대한 기준신호에 대한 분주비에 관련된 정보(R-워드)를 위상동기루프로 송출하는 단계;제 2 소정시간이 경과한 후, 상기 송신모드(또는 수신모드)에 이어지는 수신모드(또는 송신모드)모드에 대한 귀환신호에 대한 분주비에 관련된 정보(F-워드)를 위상동기루프로 송출하는 단계; 하나의 모드가 종료되면, 통신모드가 종료되었는지를 체크하는 단계; 통신모드가 종료되었으면, 작업을 종료하는 단계; 통신모드가 종료되지 않았으면, 무선 주파수 송수신 모듈을 다음에 이어지는 동작모드로 제어한 후, 제 1 래치신호를 발생하는 단계로 리턴되는 단계를 포함하여 수행되는 것을 특징으로 한다.In order to achieve the above objects, a method for controlling a radio frequency transceiver module according to the present invention is provided in a radio communication system having a radio frequency transceiver module operated in a single phase synchronous loop structure. Controlling an operation mode of the; Generating a first latch signal for information (R-word) related to the division ratio for the reference signal with the phase synchronization loop after controlling the operation mode; Generating a second latch signal for information (F-word) related to the division ratio for the feedback signal after the first predetermined time has elapsed after generating the first latch signal; After generating the second latch signal, transmitting information (R-word) related to the division ratio for the reference signal for the reception mode (or transmission mode) following the transmission mode (or reception mode) to the phase-locking loop; After the second predetermined time has elapsed, the information (F-word) related to the division ratio for the feedback signal for the reception mode (or transmission mode) mode following the transmission mode (or reception mode) is transmitted to the phase synchronization loop. step; Checking whether the communication mode has ended when one mode has ended; If the communication mode has ended, ending the task; If the communication mode has not been completed, the method may include returning to the step of generating the first latch signal after controlling the radio frequency transceiver module in a subsequent operation mode.

도 1은 기존의 단일 위상동기루프 구조를 갖는 무선 주파수 송수신모듈에 구비되어 있는 위상동기루프의 개략적인 기능 블록도이고,1 is a schematic functional block diagram of a phase locked loop provided in a conventional radio frequency transceiver module having a single phase locked loop structure;

도 2는 기존의 단일 위상동기루프 구조를 갖는 무선 주파수 송수신 모듈의 동작 타이밍도이고,2 is an operation timing diagram of a radio frequency transceiver module having a conventional single phase synchronization loop structure,

도 3은 단일 위상동기루프 구조를 갖는 무선 주파수 송수신 모듈을 구비한 무선통신시스템의 기능블럭도이고,3 is a functional block diagram of a wireless communication system having a radio frequency transceiver module having a single phase synchronization loop structure,

도 4는 본 발명에 따른 무선 주파수 송수신모듈 제어방법에 대한 동작 흐름도이고,4 is a flowchart illustrating a method for controlling a radio frequency transceiver module according to the present invention;

도 5는 본 발명에 따른 제어방법에 의한 무선 주파수 송수신모듈의 동작 타이밍도이다.5 is an operation timing diagram of a radio frequency transceiver module according to the control method according to the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

300:안테나 310:무선 주파수 송수신 모듈300: antenna 310: radio frequency transmission and reception module

317:위상동기루프(PLL) 318:전압제어발진기(VCO)317: phase locked loop (PLL) 318: voltage controlled oscillator (VCO)

320:마이컴 330:키입력부320: microcomputer 330: key input unit

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 방법을 수행하기 위한 단일 위상동기루프(Phase Locked Loop, 이하 PLL이라 약함) 구조를 갖는 무선 주파수 송수신 모듈을 구비한 무선통신시스템의 개략적인 블럭도로서, 안테나(300), 무선 주파수(Radio Frequency, 이하 RF라고 약함) 송수신모듈(310), 무선통신시스템의 전기능을 제어하는 마이컴(320), 및 키입력부(330)로 구성된다.3 is a schematic block diagram of a wireless communication system having a radio frequency transmission / reception module having a single phase locked loop (hereinafter, referred to as PLL) structure for performing a method according to the present invention. , A radio frequency (hereinafter referred to as RF) transmission / reception module 310, a microcomputer 320 for controlling all functions of the wireless communication system, and a key input unit 330.

무선 주파수 송수신모듈(310)은 안테나(300)와 연결되어 있는 대역통과필터(311), 송수신 스위치(TX/RX SW)(312), 저잡음 증폭기(Low Noise Amp, 이하 LNA라고 약함)(313), 혼합기(314), 중간주파 증폭기(Intermediate Frequency AMP, 이하 IF AMP라고 약함)(315), 주파수변조(Frequency Modulation, 이하 FM이라 약함) 검파기(316), 송수신시 발진주파수를 제공하기 위한 PLL(317)과 전압제어발진기(Voltage Controlled Oscillator, 이하 VCO라고 약함)(318), 및 전력 증폭기(Power Amp, 이하 PA라고 약함)(319)로 구성된다.The radio frequency transmission / reception module 310 is a band pass filter 311 connected to the antenna 300, a transmission / reception switch (TX / RX SW) 312, a low noise amplifier (hereinafter referred to as LNA) 313 , Mixer 314, intermediate frequency amplifier (hereinafter referred to as IF AMP) 315, frequency modulation (hereinafter referred to as FM) detector 316, PLL for providing oscillation frequency at transmission and reception ( 317, a voltage controlled oscillator (hereinafter referred to as VCO) 318, and a power amplifier (hereinafter referred to as PA) 319.

도 4는 본 발명에 따른 단일 PLL 구조를 갖는 RF 송수신 모듈 제어방법에 대한 동작 흐름도이고, 도 5는 도 4에 도시된 바와 같이 운영시 RF 송수신 모듈의 동작 타이밍도이다.4 is an operation flowchart of a method for controlling an RF transceiver module having a single PLL structure according to the present invention, and FIG. 5 is an operation timing diagram of an RF transceiver module during operation as shown in FIG. 4.

그러면, 도 3 및 도 5를 참조하여 도 4에 도시된 흐름도에 따른 동작을 상세하게 설명하기로 한다.Next, an operation according to the flowchart shown in FIG. 4 will be described in detail with reference to FIGS. 3 and 5.

먼저, 무선통신시스템이 통신모드로 설정되면, 마이컴(320)은 키입력부(330)를 통해 송수신 모드변환이 요구되었는 지를 체크하여 수신모드를 먼저 수행할 지 송신모드를 먼저 수행할 지를 결정한 후에 다음 동작을 수행하게 되는데, 이는 기본적으로 거치는 처리단계이므로 도 4에서는 이에 대한 과정을 생략하였다.First, when the wireless communication system is set to the communication mode, the microcomputer 320 checks whether the transmission / reception mode conversion is requested through the key input unit 330 to determine whether to perform the reception mode first or the transmission mode first, and then The operation is performed, which is basically a processing step, and thus the process for this is omitted.

따라서, 통신모드가 설정되면, 마이컴(320)은 제 401 단계로 진행되어 RF 송수신 모듈(310)을 수신모드로 제어한다. 이에 따라 RF 송수신 모듈(310)내의 TX/RX SW(312)의 기준접점(S0)은 접점(S1)과 스위칭되어 도 5에 도시된 바와 같이 수신주기(RX)동안 수신경로를 제공한다.Therefore, when the communication mode is set, the microcomputer 320 proceeds to step 401 to control the RF transmission / reception module 310 to the reception mode. Accordingly, the reference contact SO of the TX / RX SW 312 in the RF transmission / reception module 310 is switched with the contact S1 to provide a reception path during the reception period RX as shown in FIG. 5.

수신모드를 제어한 마이컴(320)은 제 402 단계로 진행되어 PLL(317)로 R-워드에 해당되는 래치 인에이블신호(PLL LE)를 도 5에 도시된 시점에서 발생한다. 이에 따라 도 1에 도시된 바와 같이 구성된 PLL(317)은 바로 전주기에서 인가된 R-워드 정보를 기준신호 분주기(104)로 로딩시키게 된다. R-워드는 인가되는 기준신호에 대한 분주비에 관련된 정보로서, R과 M정보로 이루어지는데, R정보는 프로그램 가능한 기준 카운터의 분주비이고, M은 모듈 프리스케일러(Modules Prescaler)의 분주비이다.The microcomputer 320 that has controlled the reception mode proceeds to step 402 to generate a latch enable signal PLL LE corresponding to the R-word to the PLL 317 at the time shown in FIG. 5. Accordingly, the PLL 317 configured as shown in FIG. 1 loads the R-word information applied in the previous period into the reference signal divider 104. The R-word is information related to the division ratio for the applied reference signal, and is composed of R and M information. The R information is the division ratio of the programmable reference counter, and M is the division ratio of the module prescaler.

그 다음, 마이컴(320)은 제 403 단계로 진행되어 F-워드에 해당되는 래치 인에이블신호(PLL LE)를 도 5에 도시된 바와 같이 R-워드에 해당되는 래치 인에이블 신호를 발생한 후, 소정 시간이 경과된 시점에서 발생한다. F-워드는 귀환되는 신호에 대한 분주비에 관련된 정보로서, N과 A정보로 이루어지는데, N은 프로그램 가능한 카운터의 분주비이고, A는 스왈로우 카운터(Swallow Counter)의 분주비이다. 그리고 상술한 소정 시간은 F-워드가 마이컴(320)으로부터 입력되는데 소요되는 시간이 된다.Next, the microcomputer 320 proceeds to step 403 to generate the latch enable signal PLL LE corresponding to the F-word and generates a latch enable signal corresponding to the R-word as shown in FIG. 5. Occurs when a predetermined time has elapsed. The F-word is information related to the division ratio for the signal to be returned, and consists of N and A information, where N is the division ratio of the programmable counter, and A is the division ratio of the Swallow Counter. The predetermined time described above is a time required for the F-word to be input from the microcomputer 320.

이에 따라 PLL(317)은 F-워드에 대한 분주비에 관련된 정보를 귀환신호 분주기(106)에 로드시키고, RF 송수신 모듈(310)은 도 5에 도시된 바와 같은 시점에서 정착시간이 발생된 후, R-워드가 시프트 레지스터(101)에 로드되는 시간만큼 연장된 정상상태를 갖게 된다.Accordingly, the PLL 317 loads information related to the division ratio for the F-word in the feedback signal divider 106, and the RF transmission / reception module 310 generates a settling time at a time as shown in FIG. Thereafter, the R-word has a steady state extended by the time it is loaded into the shift register 101.

상술한 RF송수신 모듈(310)의 동작과 병행하여 마이컴(320)은 F-워드에 대한 래치신호를 발생한 후, 제 404 단계로 진행되어 도 5에 도시된 바와 같이 다음의 송신모드에 해당되는 R-워드 데이타를 PLL(317)로 송출한다. 이에 따라 PLL(317)은 인가된 R-워드에 대한 데이타를 시프트 레지스터(101)의 해당 영역에 저장시키게 된다. 그 다음 제 405 단계로 진행되어 마이컴(320)은 송신용 F-워드에 대한 데이타를 PLL(317)로 송출하고, PLL(317)은 수신된 F-워드를 시프트 레지스터(101)의 해당 영역에 저장시킨다.In parallel with the above-described operation of the RF transmission / reception module 310, the microcomputer 320 generates a latch signal for the F-word, and then proceeds to step 404 to R for a next transmission mode as shown in FIG. 5. -Word data is sent to the PLL 317. Accordingly, the PLL 317 stores data for the applied R-word in the corresponding region of the shift register 101. In operation 405, the microcomputer 320 transmits data regarding the transmission F-word to the PLL 317, and the PLL 317 transmits the received F-word to the corresponding region of the shift register 101. Save it.

그 다음 마이컴(320)은 제 406 단계로 진행되어 수신모드가 종료되었는 지를 체크한다. 이에 대한 체크는 정해진 시간을 기준으로 이루어지는데, 이는 수신모드와 송신모드가 정해진 시간에 의해 규칙적으로 설정되기 때문이다. 제 406 단계의 체크결과, 수신모드가 종료되었으면, 제 407 단계로 진행되어 마이컴(320)은 통신모드가 종료되었는 지를 체크한다. 통신모드 종료 여부는 수신된 데이타에 의한 분석에 의해 이루어진다.The microcomputer 320 proceeds to step 406 to check whether the reception mode is terminated. This check is performed based on a predetermined time, since the reception mode and the transmission mode are set regularly by the predetermined time. If the reception mode is terminated as a result of the check in step 406, the flow proceeds to step 407 and the microcomputer 320 checks whether the communication mode is terminated. Whether to exit the communication mode is made by analysis of the received data.

제 407 단계의 체크결과, 통신모드가 종료되지 않았으면, 마이컴(320)은 제 408 단계로 진행된다. 제 408 단계에서 마이컴(320)은 RF 송수신 모듈(310)의 동작모드를 송신모드로 제어한다. 이에 따라 TX/RX SW(312)의 기준접점(S0)은 접점(S2)로 스위칭되어 도 5에 도시된 바와 같은 송신주기(TX)동안 송신경로를 제공한다.If the communication mode is not terminated as a result of the check in step 407, the microcomputer 320 proceeds to step 408. In operation 408, the microcomputer 320 controls the operation mode of the RF transmission / reception module 310 to the transmission mode. Accordingly, the reference contact SO of the TX / RX SW 312 is switched to the contact S2 to provide a transmission path during the transmission period TX as shown in FIG. 5.

그리고 제 409 단계로 진행되어 R-워드 래치 인에이블신호를 발생하면, 상술한 제 402 단계에서와 같이 PLL(317)에서 시프트 레지스터(101)에 저장되어 있던 R-워드가 제 1 래치(103)에 래치되고, 기준신호 분주기(104)로 로드되게 된다. 그다음 제 410 단계로 진행되어 마이컴(320)이 F-워드 래치 인에이블신호를 PLL(317)로 발생하면, 상술한 제 403 단계에서와 같이 PLL(317)에서 F-워드에 대한 로드가 이루어진다.When the R-word latch enable signal is generated in step 409, the R-word stored in the shift register 101 in the PLL 317 is stored in the first latch 103 as in step 402 described above. Is loaded into the reference signal divider 104. Next, when the microcomputer 320 generates the F-word latch enable signal to the PLL 317 in step 410, the PLL 317 loads the F-word as in step 403.

그 다음 마이컴(320)은 제 411 단계로 진행되어 그 다음 수신주기에서 이용될 수신용 R-워드 데이타를 PLL(317)로 송출하고, 제 412 단계로 진행되어 상술한 제 405 단계에서 언급한 바와 같은 시간이 경과하면, 수신용 F-워드 데이타를 PLL(317)로 송출한다. 이와 같이 송출되는 R-워드 및 F-워드 데이타에 대한 PLL(317)의 처리는 상술한 수신모드시와 동일하게 이루어진다.Next, the microcomputer 320 proceeds to step 411 to transmit the R-word data for reception to be used in the next reception period to the PLL 317, and proceeds to step 412, as described in step 405 described above. When the same time elapses, the reception F-word data is sent to the PLL 317. The processing of the PLL 317 for the R-word and F-word data transmitted in this way is performed in the same manner as in the reception mode described above.

그 다음 마이컴(320)은 제 413 단계로 진행되어 송신모드가 종료되었는 지를 체크한다. 체크결과, 송신모드가 종료되었으면, 제 414 단계로 진행되어 통신모드가 종료되었는 지를 체크한다. 체크결과, 통신모드가 종료되지 않았으면, 제 401 단계로 리턴되어 상술한 과정을 반복 수행한다. 그러나 제 414 단계 또는 제 407 단계에서 통신모드가 종료된 것으로 판단되면, 마이컴(320)은 통신모드를 종료한다.The microcomputer 320 proceeds to step 413 to check whether the transmission mode is terminated. As a result of the check, if the transmission mode is terminated, the flow proceeds to step 414 and it is checked whether the communication mode is terminated. As a result of the check, if the communication mode is not terminated, the process returns to step 401 to repeat the above-described process. However, if it is determined in step 414 or step 407 that the communication mode is terminated, the microcomputer 320 ends the communication mode.

상술한 도 4와 도 5는 수신모드를 먼저 수행하고, 송신모드를 수행하는 경우에 대해 예시하였으나, 송신모드를 먼저 수행하고 수신모드를 그 다음에 수행하는 경우에도 상술한 바와 동일하게 이루어진다.4 and 5 illustrate the case in which the reception mode is performed first and the transmission mode is performed. However, the same case as in the case of performing the transmission mode first and the reception mode next is also performed.

상술한 바와 같이, 본 발명은 시분할 이중화(TDD)방식으로 무선 주파수를 송수신하는 무선통신시스템에 구비되어 있는 무선 주파수 송수신 모듈로 제공되는 위상동기루프 데이타를 수신주기동안에는 그 다음 송신주기에 이용할 위상동기루프 데이타를 제공하고 송신주기동안에는 그 다음 수신주기에 이용할 위상동기루프 데이타를 제공하여 주기전환시점(송신주기에서 수신주기로 또는 수신주기에서 송신주기로 전환되는 시점)에서 위상동기루프가 바로 위상동기루프 데이타에 대한 래치처리를 할 수 있도록 함으로써, 1주기당 마이컴으로부터 R-워드에 해당되는 위상동기루프 데이타를 제공받는데 소요되는 시간만큼 정상상태로 운영되는 기간을 연장시킬 수 있는 효과가 있다. 이는 통신시간이 길 경우에 더 큰 효과를 기대할 수 있다.As described above, the present invention provides phase synchronization loop data provided to a radio frequency transmission / reception module included in a radio communication system for transmitting / receiving radio frequency in a time division duplex (TDD) scheme for a next transmission period during a reception period. Provides loop data and provides phase-locked loop data for the next receive cycle during the transmit period, so that the phase-locked loop is the phase-locked loop data at the time of period switching (from the transmit cycle to the receive cycle or from the receive cycle to the transmit cycle). By allowing the latch processing to be performed, it is possible to extend the period of operation in the steady state by the time required to receive phase synchronization loop data corresponding to the R-word from the microcomputer per cycle. This can be expected to have a greater effect when the communication time is long.

Claims (1)

단일 위상동기루프 구조로 운영되는 무선 주파수 송수신 모듈을 구비한 무선통신시스템에 있어서,In a wireless communication system having a radio frequency transceiver module operating in a single phase synchronization loop structure, 송수신 모드중 하나의 모드로 상기 무선 주파수 송수신 모듈의 동작모드를 제어하는 단계;Controlling an operation mode of the radio frequency transmission / reception module in one of transmission / reception modes; 상기 동작모드를 제어한 후, 상기 위상동기루프로 기준신호에 대한 분주비에 관련된 정보(R-워드)에 대한 제 1 래치신호를 발생하는 단계;Generating a first latch signal for information (R-word) related to a division ratio for a reference signal with the phase synchronization loop after controlling the operation mode; 상기 제 1 래치신호를 발생한 후, 제 1 소정 시간이 경과한 다음 상기 위상동기루프로 귀환신호에 대한 분주비에 관련된 정보(F-워드)에 대한 제 2 래치신호를 발생하는 단계;Generating a second latch signal for information (F-word) related to the division ratio for a feedback signal after the first predetermined time has elapsed after generating the first latch signal; 상기 제 2 래치신호를 발생한 후, 상기 송신모드(또는 수신모드) 다음에 이어지는 수신모드(또는 송신모드)에 대한 상기 기준신호에 대한 분주비에 관련된 정보(R-워드)를 상기 위상동기루프로 송출하는 단계;After generating the second latch signal, information (R-word) related to the division ratio for the reference signal for the reception mode (or transmission mode) subsequent to the transmission mode (or reception mode) is converted into the phase synchronization loop. Transmitting; 제 2 소정시간이 경과한 후, 상기 송신모드(또는 수신모드) 다음에 이어지는 수신모드(또는 송신모드)에 대한 상기 귀환신호에 대한 분주비에 관련된 정보(F-워드)를 상기 위상동기루프로 송출하는 단계;After the second predetermined time has elapsed, information (F-word) related to the division ratio for the feedback signal for the reception mode (or transmission mode) following the transmission mode (or reception mode) is converted into the phase synchronization loop. Transmitting; 상기 하나의 모드가 종료되면, 통신모드가 종료되었는지를 체크하는 단계;Checking whether the communication mode has ended when the one mode has ended; 상기 통신모드가 종료되었으면, 작업을 종료하는 단계;If the communication mode has ended, ending the task; 상기 통신모드가 종료되지 않았으면, 상기 무선 주파수 송수신 모듈을 상기송신모드(또는 수신모드) 다음에 이어지는 수신모드(또는 송신모드)로 제어한 후, 상기 제 1 래치신호를 발생하는 단계로 리턴되는 단계를 포함하여 수행되는 것을 특징으로 하는 단일 위상동기루프 구조를 갖는 무선 주파수 송수신 모듈 제어방법.If the communication mode is not terminated, the control unit returns to the step of generating the first latch signal after controlling the radio frequency transmission / reception module to a reception mode (or transmission mode) subsequent to the transmission mode (or reception mode). A method for controlling a radio frequency transmission / reception module having a single phase synchronous loop structure, characterized in that it is performed.
KR10-1998-0056081A 1998-12-18 1998-12-18 Radio Frequency Transceiver Module Control Method with Single Phase Synchronous Loop Structure KR100432422B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0056081A KR100432422B1 (en) 1998-12-18 1998-12-18 Radio Frequency Transceiver Module Control Method with Single Phase Synchronous Loop Structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0056081A KR100432422B1 (en) 1998-12-18 1998-12-18 Radio Frequency Transceiver Module Control Method with Single Phase Synchronous Loop Structure

Publications (2)

Publication Number Publication Date
KR20000040440A KR20000040440A (en) 2000-07-05
KR100432422B1 true KR100432422B1 (en) 2004-09-10

Family

ID=19563671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0056081A KR100432422B1 (en) 1998-12-18 1998-12-18 Radio Frequency Transceiver Module Control Method with Single Phase Synchronous Loop Structure

Country Status (1)

Country Link
KR (1) KR100432422B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290309A (en) * 1991-03-19 1992-10-14 Sony Corp Pll frequency synthesizer
US5230088A (en) * 1991-10-24 1993-07-20 Symbol Technologies, Inc. Radio transceiver and related method of frequency control
KR0168968B1 (en) * 1995-12-15 1999-02-01 이형도 Cordless telephone with voltage controlled oscillation function
KR100222360B1 (en) * 1994-06-30 1999-10-01 비센트 비.인그라시아 Digital phase locked loop

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290309A (en) * 1991-03-19 1992-10-14 Sony Corp Pll frequency synthesizer
US5230088A (en) * 1991-10-24 1993-07-20 Symbol Technologies, Inc. Radio transceiver and related method of frequency control
KR100222360B1 (en) * 1994-06-30 1999-10-01 비센트 비.인그라시아 Digital phase locked loop
KR0168968B1 (en) * 1995-12-15 1999-02-01 이형도 Cordless telephone with voltage controlled oscillation function

Also Published As

Publication number Publication date
KR20000040440A (en) 2000-07-05

Similar Documents

Publication Publication Date Title
JP3253630B2 (en) Phase locked loop for phase locked loop
US5987010A (en) System and method for providing FDD and TDD modes of operation for a wireless communications device
US20090262878A1 (en) System and method of calibrating power-on gating window for a time-to-digital converter (tdc) of a digital phase locked loop (dpll)
US10097187B2 (en) Digital synthesizer, radar device and method therefor
JPH02261226A (en) Mobile telephone set
EP1277286B9 (en) Personal communications device with gps receiver and comon clock source
US8008979B2 (en) Frequency synthesizer and radio transmitting apparatus
EP0984648B1 (en) Mobile assisted handoff for CDMA and wideband CDMA networks
US6035182A (en) Single counter dual modulus frequency division apparatus
WO1995013658A1 (en) Phase locked loop error suppression circuit and method
KR100432422B1 (en) Radio Frequency Transceiver Module Control Method with Single Phase Synchronous Loop Structure
EP1354407B1 (en) A phase-locked loop
US10135451B2 (en) Method and device for doubling the frequency of a reference signal of a phase locked loop
US6961399B2 (en) Phase locked loop including control circuit for reducing lock-time
KR100266414B1 (en) An equipment approving power of radio frequency modules
US20070178848A1 (en) Generation of wideband frequencies in integrated frequency synthesizer
JP2956313B2 (en) Wireless transceiver
KR20000010941U (en) Radio Frequency Transceiver Control Device with Single Phase Synchronous Loop Structure
JP2005303582A (en) Pll synthesizer and pll synthesizer control method
JPH07240697A (en) Frequency synthesizer circuit
KR20000041484A (en) Method of supplying electric power to wireless frequency transmitting-receiving module that has simplex phase synchronous loop structure
JP3270268B2 (en) PLL synthesizer device and wireless device using the same
KR100435557B1 (en) Method for supplying power of an rf-module, particularly concerned with controlling a power supply of the rf-module by using an ld signal of a pll and a switch
JPH04252621A (en) Method for setting offset control voltage applied to voltage controlled oscillator and radio communication equipment of this method
JPH05152946A (en) Pll circuit

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110511

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee