KR100428316B1 - 피에스티엔 정합용 에이티엠 정합 장치 - Google Patents

Abstract

본 발명은 PSTN(Public Switched Telephone Network) 정합용 ATM(Asynchronous Transfer Mode) 정합 장치에서 고속 시리얼 버스 상용 칩에서 제공하는 상호 커맨드(Command)를 이용하여 물리 계층 번호를 표시하도록 한 PSTN 정합용 ATM 정합 장치에 관한 것이다.

본 발명의 장치는 ATM 교환기로부터 다수 개의 파이 링크를 통해 송수신되는 표준 셀을 파이 링크 별로 구분하여 경로를 제어하는 ATM 셀 다중화 보드와; 상기 ATM 셀 다중화 보드의 경로 제어에 따라 하나가 선택되어 상기 표준 셀을 음성 메시지 형태로 변환하여 PSTN 정합 블록에 송수신하는 다수 개의 AAL 셀 처리 보드와; 상기 ATM 셀 다중화 보드와 상기 각 AAL 셀 처리 보드간을 일 대 일로 연결시켜 주는 다수 개의 고속 시리얼 버스를 포함하여 이루어진 것을 특징으로 한다.

Description

피에스티엔 정합용 에이티엠 정합 장치{Apparatus of Interfacing ATM for PSTN Interface}

본 발명은 PSTN 정합용 ATM 정합 장치에 관한 것으로, 특히 고속 시리얼 버스 상용 칩에서 제공하는 상호 커맨드(Command)를 이용하여 물리 계층 번호를 표시하도록 한 PSTN 정합용 ATM 정합 장치에 관한 것이다.

일반적으로, ATM을 기반으로 하는 PSTN 정합용 ATM 정합 장치는 도 1에 도시된 바와 같이, ATM 셀 다중화 보드(10)와 4개의 AAL 셀 처리 보드(21 ~ 24)를 포함하여 이루어져 있다. 또한, 해당 ATM 기반 PSTN 정합 장치에서 ATM 교환기와 PSTN의 ATM 정합부간에는 물리 계층 링크인 STM-1급이나 DS-3급으로 4개가 연결되는데, 해당 물리 계층 링크는 ATM 셀로 전송되고 해당 ATM 셀은 53(Byte)의 표준 셀이 사용되어진다.

그리고, 해당 4개의 파이 링크(PHY1 ~ PHY4)는 각각 동일한 VPI(Virtual Path Identifier)/VCI(Virtual Channel Identifier)로 전송될 수 있는데, 이때 해당 ATM 셀 다중화 보드(10)는 ATM 교환기로부터 해당 4개의 파이 링크(PHY1 ~ PHY4)를 통해서 전송되는 셀을 링크 별로 구분하여 연결 정보에 따라 특정의 AAL 셀 처리 보드(21 ~ 24)로 전송하기 위해서 하나의 고속 시리얼 버스(HL1 ~ HL4)를 통해 전송해 주게 되며, 반대로 전송되어질 파이 링크 번호를 참조하여 해당 AAL 셀 처리 보드(21 ~ 24)로부터 해당 고속 시리얼 버스(HL1 ~ HL4)를 통해 입력되는 ATM 셀(즉, 53(Byte)의 표준 셀)을 해당 파이 링크(PHY1 ~ PHY4)를 통해 ATM 교환기로 전송하게 된다.

그리고, 해당 AAL 셀 처리 보드(21 ~ 24)는 해당 ATM 셀 다중화 보드(10)로부터 입력받은 셀을 음성 메시지 형태로 변환시켜 SHW를 통해 PSTN 정합 블록으로 전송하게 되며, 반대로 해당 PSTN 정합 블록으로부터 SHW를 통해 입력되는 음성 메시지를 ATM 셀로 변환시키고 해당 파이 링크(PHY1 ~ PHY4)로 전송될 수 있도록 파이 링크 번호를 해당 변환된 ATM 셀에 포함하여 고속 시리얼 버스(HL1 ~ HL4)를 통해 해당 ATM 다중화 보드(10)로 전송해 주게 된다.

그리고, 종래의 PSTN 정합 장치에서 ATM 정합부가 해야 할 핵심 기능인 멀티 파이 링크(PHY1 ~ PHY4)를 통해 전송되는 각각의 셀을 파이 링크 번호로 구분하여 단일 링크인 고속 시리얼 버스(HL1 ~ HL4)를 통해 전송하기 위해서 도 2와 도 3에 도시된 바와 같이, ATM 셀 다중화 보드(10) 내에는 4개의 물리 링크 정합부(11-1 ~ 11-4)와, 셀 스위칭부(12)와, 4개의 셀 헤드 추가 및 삭제부(13-1 ~ 13-4)와, 4개의 고속 버스 정합부(14-1 ~ 14-4)를 구비해야 하며, 각 AAL 셀 처리 보드(21 ~ 24) 내에는 고속 버스 정합부(21-1)와, 셀 헤드 추가 및 삭제부(21-2)와, SAR 및 프로토콜 처리부(21-3)와, PSTN 정합부(21-4)를 구비해야 한다.

여기서, 해당 각 물리 링크 정합부(11-1 ~ 11-4)는 4개의 물리 링크인 파이 링크(PHY1 ~ PHY4)를 통해 입력되는 표준 ATM 셀을 직접 전달받는다. 해당 셀 스위칭부(12)는 해당 각 물리 링크 정합부(11-1 ~ 11-4)에 전달된 표준 ATM 셀을 연결 정보에 따라 전송될 해당 각 고속 버스 정합부(14-1 ~ 14-4)로 스위칭해 준다. 해당 각 셀 헤드 추가 및 삭제부(13-1 ~ 13-4)는 해당 각 고속 버스 정합부(14-1 ~ 14-4)의 앞단에서 파이 링크(PHY1 ~ PHY4)를 표시해 주거나 추가된 헤드를 삭제한 후 표준 셀만을 해당 셀 스위칭부(12)로 전송해 준다. 해당 각 고속 버스 정합부(14-1 ~ 14-4)는 헤드가 추가된 셀을 해당 각 AAL 셀 처리 보드(21 ~ 24)로 송신하거나 반대로 해당 각 AAL 셀 처리 보드(21 ~ 24)에서 헤드가 추가된 셀을 수신하는데, 이때 고속 시리얼 버스에 대한 정합 기능을 수행할 경우에는 해당 AAL 셀 처리 보드(21 ~ 24)의 단위 용량에 따라 고속 시리얼 버스(HL1 ~ HL4)의 포트 수가 증가할 수 있으며, 해당 수신된 셀은 표준 ATM 셀에 파이 링크(PHY1 ~ PHY4)를 구분하기 위한 추가 헤드 1(Byte)이 포함되어 54(Byte)로 전송되어진다.

또한, 해당 고속 버스 정합부(21-1)는 ATM 셀 다중화 보드(10) 내의 각 고속 버스 정합부(14-1 ~ 14-4)와 동일한 구조를 가진다. 해당 셀 헤드 추가 및 삭제부(21-2)는 표준 ATM 셀에 파이 링크(PHY1 ~ PHY4)를 표시해 해당 고속 버스 정합부(21-1)로 전송해 주거나 추가된 헤드를 삭제한 후 표준 ATM 셀만을 해당 SAR 및 프로토콜 처리부(21-3)로 전송해 준다.

따라서, 종래의 ATM 기반 PSTN 정합 장치에 있어서 셀 다중화 보드(10)는 다수 개의 물리 계층 링크(PHY1 ~ PHY4)에서 전송되는 셀이 파이 링크 별로 구분되어 하나의 고속 시리얼 버스(HL1 ~ HL4)로 정합되기 위해서 해당 파이 링크를 구분하는 셀 헤드 추가 및 삭제부(13-1 ~ 13-4)가 반드시 존재해야 되며, 마찬가지로 해당 고속 시리얼 버스(HL1 ~ HL4)에 연결되는 반대측의 보드(21 ~ 24)에도 셀 헤드 추가 및 삭제부(21-2)가 함께 존재해야 하므로, 두 보드에 추가 로직이 많이 필요로 하게 된다.

즉, 여러 개의 물리 계층 링크, 즉 멀티 파이 링크(PHY1 ~ PHY4)를 통해 전송되는 셀이 하나의 고속 시리얼 버스(HLx)를 통해 전송되기 위해서는 해당 파이 링크 번호를 표시해 주거나 삭제하는 셀 헤드 추가 및 삭제부(13-1 ~ 13-4, 21-2)가 고속 시리얼 버스(HLx)에 연결되는 두 보드(10, 21 ~ 24)에 모두 존재해야 한다.

한편, 상기 고속 시리얼 버스에 대한 정합 기능을 수행하는 고속 버스 정합부(14-1 ~ 14-4, 21-1)의 구성을 살펴보면, 도 4에 도시된 바와 같이, 송신FIFO(31)와, 고속 버스 송신 드라이브(32)와, 고속 버스 송수신 제어부(33)와, 수신 FIFO(34)와, 고속 버스 수신 드라이브(35)를 포함하여 이루어져 있다.

그러면, 고속 시리얼 버스(HLx)의 주변에 대한 세부 동작을 설명하면 다음과 같다.

먼저, 제1파이 링크(PHY1)와 제2파이 링크(PHY2)를 통해서 동일한 VPI(Virtual Path Identifier)/VCI(Virtual Channel Identifier)를 가지는 표준 셀이 동시에 제1고속 버스 정합부(14-1)를 통해 제1고속 시리얼 버스(HL1)로 전송되는 경로 제어 정보를 가진다고 가정할 때, 셀 스위칭부(12)는 제1파이 링크(PHY1)와 제2파이 링크(PHY2)를 통해서 입력되는 셀의 경로 제어에 따라 해당 셀을 제1고속 버스 정합부(14-1)로 라우팅하게 된다.

이 때, 상기 제1파이 링크(PHY1)를 통해서 수신한 셀의 링크 번호 표시는 'TT(3:0)'에 '0001(0x01)'을 기록하게 되며, 상기 제2파이 링크(PHY2)를 통해서 수신한 셀의 링크 번호 표시는 해당 'TT(3:0)'에 '0010(0x02)'을 기록하게 된다.

그리고, 'TD(7:0)'를 통해서는 상기 셀에서 수신된 표준 셀이 전송되어지며, 제1셀 헤드 추가 및 삭제부(13-1)는 해당 표준 셀의 앞 부분에 1(Byte)의 추가 헤드를 붙이게 되는데, 이때 상기 'TT(3:0)'를 통해 입력되는 링크 정보를 포함시켜 주게 된다.

이에, 상기 제1셀 헤드 추가 및 삭제부(13-1)에서 링크 표시용 1(Byte)이 추가된 54(Byte)의 셀은 'TXD(7:0)'를 통해 송신 FIFO(31)에 전달되며, 해당 송신 FIFO(31)는 해당 'TXD(7:0)'를 통해 입력되는 셀이 54(Byte)가 되면 'TFLAG'를 띄워 고속 버스 송수신 제어부(33)에게 판독되어가도록 요구하게 된다.

이에 따라, 상기 고속 버스 송수신 제어부(33)는 'CI(1:0)'를 통해 고속 버스 송신 드라이브(32)에게 시작 명령(0x2)을 인가하여 상기 송신 FIFO(31)에 저장된 셀이 해당 고속 버스 송신 드라이브(32)를 통해 전송되도록 해 준다.

그런 후, 상기 송신 FIFO(31)에 저장된 하나의 셀이 모두 상기 고속 버스 송신 드라이브(32)로 전송되어지면, 상기 고속 버스 송수신 제어부(33)는 상기 'CI(1:0)'를 통해 상기 고속 버스 송신 드라이브(32)에게 종료 명령(0x3)을 인가하여 하나의 셀이 다 전송되었음을 알려 준다.

이 때, 제1고속 시리얼 버스(HL1)를 통해 전송되는 54(Byte) 셀의 구조는 도 5에 도시된 바와 같은데, 모든 파이 링크 번호의 표시는 추가 헤드에 포함되어진다.

반대로, 상기 고속 버스 정합부(14-1 ~ 14-4, 21-1)의 수신 부분은 상기 송신 부분에서 전송한 'CI(1:0)'의 값을 'CO(1:0)'로 그대로 수신하여 시작과 끝을 알게 되며, 54(Byte)의 셀에 포함된 추가 헤드의 파이 링크 번호에 따라 물리 계층 링크와 전송할 수 있는 경로 정보를 얻게 된다.

상술한 바와 같이, 종래의 기술에서는 하나의 고속 시리얼 버스 정합부가 4개의 파이 링크에서 전송되는 셀을 구분하여 전송하기 위해서 4개의 파이 링크가 VPI/VCI를 가지더라도 수신하는 보드 측에서 해당 파이 링크 별로 구분할 수 있도록 하기 위해 해당 파이 링크 정보를 표시해야 했는데, 이때 송수신될 표준 셀에 해당 파이 링크 정보를 담기 위해 1(Byte)의 헤드를 추가하였으며, 송수신 드라이브에서도 해당 추가 헤드를 포함한 셀을 송수신하기 위해서 시작과 종료를 알리는 명령을 별도로 사용하여야 하며, 54(Byte) 셀을 고속 시리얼 버스를 통해 수신하는 보드 측에서는 표준 셀로 다시 환원하기 위해서 또한 별도의 추가 헤드 삭제부가 존재해야 한다. 즉, 두 보드간에 하나의 고속 시리얼 버스를 통해 멀티 파이 링크를 구분되게 송수신하기 위해서는 시작 명령과 종료 명령 외에도 링크 번호를 표시하는 셀 헤드 추가 및 삭제부라는 과다한 로직이 부수적으로 존재해야 하는 문제점이 있었다.

본 발명은 전술한 바와 같은 문제점을 해결하기 위한 단일 고속 시리얼 버스에서 멀티 파이 링크의 ATM 셀을 수용하는 방안에 관한 것으로, ATM 교환기와 다수의 물리 계층 링크로 연결되는 ATM 정합 장치의 셀 다중화 보드에서 물리 계층 링크 별로 전송되는 셀을 하나의 고속 시리얼 버스를 통해 특정 AAL 셀 처리 보드와 정합할 경우, 물리 계층과 전송됨을 알리는 물리 계층 링크 번호 표시용 추가 헤드를 사용하지 않고 고속 시리얼 버스 상용 칩에서 제공하는 상호 커멘드를 이용하여 물리 계층 번호를 표시함으로써, 종래의 셀 헤드 추가 및 삭제부 없이 멀티 파이 링크를 수용하여 ATM 셀 다중화 보드와 셀 처리 보드의 구조를 간략화하는데, 그 목적이 있다.

도 1은 종래의 ATM(Asynchronous Transfer Mode) 기반 PSTN(Public Switched Telephone Network) 정합용 ATM 정합 장치를 나타낸 구성 블록도.

도 2는 도 1에 있어 ATM 셀(Cell) 다중화 보드(Board)를 나타낸 구성 블록도.

도 3은 도 1에 있어 AAL(ATM Adaptation Layer) 셀 처리 보드를 나타낸 구성 블록도.

도 4는 도 2 또는 도 3에 있어 고속 버스 정합부의 주변에 대한 세부 구성을 나타낸 블록도.

도 5는 도 4에 있어 고속 시리얼 버스를 통해 전송되는 54(Byte) 셀의 구조를 나타낸 도면.

도 6은 본 발명의 실시 예에 따른 PSTN 정합용 ATM 정합 장치를 나타낸 구성 블록도.

도 7은 도 6에 있어 고속 버스 정합부를 나타낸 구성 블록도.

도 8은 도 7에 있어 표준 셀의 송신 타이밍을 나타낸 도면.

도 9는 도 7에 있어 표준 셀의 수신 타이밍을 나타낸 도면.

* 도면의 주요 부분에 대한 부호의 설명 *

40 : ATM 셀 다중화 보드 41-1 ~ 41-4 : 물리 링크 정합부

42 : 셀 스위칭부 43-1 ~ 43-4, 51-1 : 고속 버스 정합부

51 ~ 54 : AAL 셀 처리 보드

51-2 : SAR(Segmentation and Reassembly) 및 프로토콜 처리부

51-3 : PSTN 정합부 61 : 송신 FIFO(First In First Out)

62 : 고속 버스 송수신 제어부 63 : 고속 버스 송신 드라이브

64 : 고속 버스 수신 드라이브 65 : 수신 FIFO

상술한 바와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 PSTN 정합용 ATM 정합 장치는 ATM 교환기로부터 다수 개의 파이 링크를 통해 송수신되는 표준 셀을 파이 링크 별로 구분하여 경로를 제어하는 ATM 셀 다중화 보드와; 상기 ATM 셀 다중화 보드의 경로 제어에 따라 하나가 선택되어 상기 표준 셀을 음성 메시지 형태로 변환하여 PSTN 정합 블록에 송수신하는 다수 개의 AAL 셀 처리 보드와; 상기 ATM 셀 다중화 보드와 상기 각 AAL 셀 처리 보드간을 일 대 일로 연결시켜 주는 다수 개의 고속 시리얼 버스를 포함하여 이루어진 것을 특징으로 한다.

여기서, 상기 ATM 셀 다중화 보드는 다수 개의 파이 링크를 통해 ATM 교환기에 각각 연결된 다수 개의 물리 링크 정합부와; 상기 각 물리 링크 정합부를 거쳐 송수신되는 표준 셀을 파이 링크 정보에 따라 경로를 제어하는 셀 스위칭부와; 상기 셀 스위칭부를 통해 인가되는 표준 셀의 송신 커맨드에 상기 셀 스위칭부를 통해 인가되는 파이 링크 정보를 포함시켜 상기 AAL 셀 처리 보드로 전송하며, 상기 AAL 셀 처리 보드로부터 표준 셀을 수신할 때에 수신 커맨드를 수신하여 파이 링크 번호를 인식해 상기 셀 스위칭부에 알려주는 다수 개의 고속 버스 정합부를 포함하여 이루어진 것을 특징으로 한다.

또한, 상기 각 AAL 셀 처리 보드는 SHW를 통해 PSTN 정합 블록에 연결된 PSTN 정합부와; 상기 ATM 셀 다중화 보드의 파이 링크 정보와 경로 제어에 따라 상기 표준 셀을 음성 메시지 형태로 변경하거나 상기 PSTN 정합부를 통해 수신되는 메시지를 표준 셀로 변환하여 PHY 정보를 담아 출력하는 SAR 및 프로토콜 처리부와; 상기 SAR 및 프로토콜 처리부를 통해 인가되는 표준 셀의 송신 커맨드에 상기SAR 및 프로토콜 처리부를 통해 인가되는 파이 링크 정보를 포함시켜 상기 ATM 셀 다중화 보드로 전송하며, 상기 ATM 셀 다중화 보드로부터 표준 셀을 수신할 때에 수신 커맨드를 수신하여 파이 링크 번호를 인식해 상기 SAR 및 프로토콜 처리부에 알려주는 고속 버스 정합부를 각각 포함하여 이루어진 것을 특징으로 한다.

또한, 상기 고속 버스 정합부는 파이 링크를 통해 입력된 표준 셀을 저장하고 해당 표준 셀의 저장 완료를 통보하고 판독 신호를 확인해 해당 표준 셀이 출력되도록 하는 송신 FIFO와; 표준 셀을 인가받을 때에 수신 커맨드를 인가하는 고속 버스 수신 드라이브와; 상기 셀 스위칭부 또는 상기 SAR 및 프로토콜 처리부로부터 파이 링크 정보를 인가받고 상기 송신 FIFO로부터 저장 완료를 통보받아 인에이블 신호 및 송신 커맨드를 인가하고 상기 판독 신호를 상기 송신 FIFO에 인가한 후에 표준 셀의 판독 완료 시에 종료 명령을 인가하며, 상기 고속 버스 수신 드라이브로부터 수신 커맨드를 수신하여 파이 링크 번호와 셀 수신 시작을 인식한 후에 기록 신호를 인가하고 표준 셀의 저장 완료를 통보받아 해당 파이 링크 정보를 상기 셀 스위칭부 또는 상기 SAR 및 프로토콜 처리부로 전송해 주는 고속 버스 송수신 제어부와; 상기 고속 버스 송수신 제어부로부터 인에이블 신호 및 송신 커맨드를 인가받아 상기 송신 FIFO에 저장된 표준 셀을 인가받으며, 상기 고속 버스 송수신 제어부로부터 종료 명령을 인가받아 해당 표준 셀을 송출하는 고속 버스 송신 드라이브와; 상기 고속 버스 송수신 제어부로부터 기록 신호를 인가받아 상기 고속 버스 수신 드라이브의 표준 셀을 저장하고 해당 표준 셀의 저장 완료를 상기 고속 버스 송수신 제어부에 알리는 수신 FIFO를 포함하여 이루어진 것을 특징으로 한다. 이때,상기 송신 커맨드는 상기 고속 버스 송신 드라이브에게 셀의 전송 시작을 알리고 파이 링크를 통해 입력된 표준 셀을 송신하기 위한 파이 링크 번호를 표시해 주며, 상기 수신 커맨드는 상기 고속 버스 송수신 제어부에게 셀의 수신 시작을 알리고 파이 링크로 전송될 표준 셀을 수신하기 위한 파이 링크 번호를 표시해 주는 것을 특징으로 한다.

본 발명은 ATM을 기반으로 하는 PSTN 정합용 ATM 정합 장치에서 ATM 교환기와 물리 계층 링크인 STM-1급이나 DS-3급으로 다수의 링크가 ATM 정합 장치와 연결될 경우에 다수의 파이 링크로부터 송수신되는 표준 셀을 여러 개의 AAL 셀 처리 보드 중에서 연결 정보에 따라 하나에 연결시켜 주는 ATM 셀 다중화 보드와 해당 ATM 셀 다중화 보드에 단일 고속 시리얼 버스로 정합되는 AAL 셀 처리 보드를 구비하는 ATM 정합 장치에 있어서, 다수의 파이 링크를 통해 전송되는 셀이 하나의 AAL 셀 처리 보드에서 해당 파이 링크 별로 구분시켜 주기 위해서 ATM 셀 다중화 보드와 AAL 셀 처리 보드간에 고속 시리얼 버스 정합부에서 해당 파이 링크 별로 전송되도록 링크 번호를 표시하고 AAL 셀 처리 보드가 ATM 셀 다중화 보드를 통해 ATM 교환기로 셀을 전송할 경우에도 해당 파이 링크 별로 전송되도록 링크 번호를 표시해 준다.

즉, 본 발명은 고속 시리얼 버스 정합부의 상용 송수신 드라이브에서 제공하는 상호 커맨드를 활용하여 파이 링크 번호를 포함하는 시작 명령을 사용하는데, 이때 단일 고속 시리얼 버스가 멀티 파이 링크 번호를 구분할 수 있도록 서로 파이링크 정보를 표시하여 셀을 표준 셀의 형태 그대로 AAL 셀 처리 보드와 송수신하도록 함으로써, 단일 고속 시리얼 버스에 연결되는 두 보드 내에 셀 헤드 추가 및 삭제부를 별도로 두지 않고 ATM 셀 다중화 보드에서 VPI/VCI를 변환하여 전송하지 않아도 된다. 이하, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.

본 발명의 실시 예에 따른 PSTN 정합용 ATM 정합 장치는 도 6에 도시된 바와 같이, 다수 개의 물리 계층 링크(PHY1 ~ PHY4)를 통해 ATM 교환기에 연결되는 ATM 셀 다중화 보드(40)와, SHW를 통해 PSTN 정합 블록에 연결되는 4개의 AAL 셀 처리 보드(51 ~ 54)를 포함하여 이루어지는데, 해당 ATM 셀 다중화 보드(40)와 각 AAL 셀 처리 보드(51 ~ 54)간에는 각각 하나의 고속 시리얼 버스(HL1 ~ HL4)로 정합된다.

그리고, 상기 ATM 셀 다중화 보드(40)는 4개의 물리 링크 정합부(41-1 ~ 41-4)와, 셀 스위칭부(42)와, 4개의 고속 버스 정합부(43-1 ~ 43-4)를 포함하여 이루어지는데, 4개의 물리 계층 링크(PHY1 ~ PHY4)가 해당 각 물리 링크 정합부(41-1 ~ 41-4)에 연결되며, 중앙에 위치한 셀 스위칭부(42)에서 파이 링크(PHY1 ~ PHY4) 별 VPI/VCI 값에 따라 경로 제어를 수행하여 해당 각 고속 버스 정합부(43-1 ~ 43-4)에 연결시켜 주며, 해당 각 고속 버스 정합부(43-1 ~ 43-4)는 각 고속 시리얼 버스(HL1 ~ HL4)를 통해 상기 각 AAL 셀 처리 보드(51 ~ 54)와 일 대 일로 연결되어 있다.

여기서, 해당 각 고속 버스 정합부(43-1 ~ 43-4)는 해당 셀 스위칭부(42)로부터 인가되는 표준 셀의 시작 명령에 해당 셀 스위칭부(42)로부터 인가되는 파이 링크 번호 정보를 포함시켜 상기 각 AAL 셀 처리 보드(51 ~ 54)로 전송하며, 상기 각 AAL 셀 처리 보드(51 ~ 54)로부터 표준 셀을 수신할 때에 시작 명령을 수신하여 해당 파이 링크 번호를 인식해 해당 셀 스위칭부(42)에 알려준다.

그리고, 상기 각 AAL 셀 처리 보드(51 ~ 54)는 고속 버스 정합부(51-1)와, SAR 및 프로토콜 처리부(51-2)와, SHW를 통해 PSTN 정합 블록에 연결된 PSTN 정합부(51-3)를 각각 포함하여 이루어진다. 여기서, 해당 고속 버스 정합부(51-1)는 상기 각 고속 버스 정합부(43-1 ~ 43-4)로부터 표준 셀을 수신할 때에 시작 명령을 수신하여 해당 파이 링크 번호를 인식해 해당 SAR 및 프로토콜 처리부(51-2)에 알려주며, 해당 SAR 및 프로토콜 처리부(51-2)로부터 인가되는 표준 셀의 시작 명령에 해당 셀 스위칭부(42)로부터 인가되는 파이 링크 번호 정보를 포함시켜 상기 각 고속 버스 정합부(43-1 ~ 43-4)로 전송해 준다.

그리고, 상기 각 고속 버스 정합부(43-1 ~ 43-4, 51-1)는 표준 셀을 송신할 때 시작 명령 시에 파이 링크 번호 정보를 포함시켜 전송하고 해당 표준 셀을 수신할 때 시작 명령 시에 해당 파이 링크 번호 정보를 바로 인식하여 수신함으로써, 표준 셀만으로 충분히 파이 링크 별로 구분되도록 전송할 수 있도록 이루어진다. 또한, 상기 각 고속 버스 정합부(43-1 ~ 43-4, 51-1)의 구성은 도 7에 도시된 바와 같이, 다수 개의 파이 링크(PHY1 ~ PHY4)를 통해 입력된 표준 셀을 저장하고 해당 표준 셀의 저장 완료 시에 'TFLAG'를 '하이' 레벨로 표시해 주고 판독 신호(TRD*)를 확인해 해당 저장된 셀이 판독되어지도록 하는 송신 FIFO(61)와, 상기 셀 스위칭부(42) 또는 상기 SAR 및 프로토콜 처리부(51-2)로부터 파이 링크 번호 정보를 인가받고 해당 송신 FIFO(61)의 'TFLAG'를 확인해 인에이블 신호(TEN*) 및 송신 커맨드(CI(3:0))를 통한 시작 명령을 인가하고 판독 신호(TRD*)를 상기 송신 FIFO(61)에 인가한 후에 셀의 판독 완료 시에 종료 명령(0xf)을 인가하며, 수신 커맨드(CO(3:0))를 통해 시작 명령을 수신하여 파이 링크 번호와 셀 수신 시작을 인식한 후에 기록 신호(RWR*)를 인가하고 'RFLAG'를 확인하여 해당 파이 링크 번호 정보를 상기 셀 스위칭부(42) 또는 상기 SAR 및 프로토콜 처리부(51-2)로 전송해 주는 고속 버스 송수신 제어부(62)와, 인에이블 신호(TEN*) 및 시작 명령을 인가받아 해당 송신 FIFO(61)에 저장된 표준 셀을 인가받고 종료 명령(0xf)을 인가받아 송출하는 고속 버스 송신 드라이브(63)와, 파이 링크(PHY1 ~ PHY4)로 전송될 표준 셀을 수신하기 위한 시작 명령을 해당 고속 버스 송수신 제어부(62)에 인가하는 고속 버스 수신 드라이브(64)와, 해당 고속 버스 송수신 제어부(62)로부터 기록 신호(RWR*)를 인가받아 해당 고속 버스 수신 드라이브(64)로부터 인가되는 표준 셀을 저장하고 해당 표준 셀의 저장 완료 시에 'RFLAG'를 '하이' 레벨로 표시해 주는 수신 FIFO(65)를 포함하여 이루어진다.

여기서, 4개의 파이 링크(PHY1 ~ PHY4)를 통해 입력되는 셀이 동일한 VPI/VCI 값을 가지더라도 해당 셀을 해당 파이 링크(PHY1 ~ PHY4) 별로 구분시켜 송수신하기 위해서, 종래에는 별도의 셀 헤드 추가 및 삭제부를 두어 파이 링크 번호 정보를 추가 헤드에 표시하였다. 그러나, 본 발명에서는 상기 셀 스위칭부(42)가 인식하거나 상기 SAR 및 프로토콜 처리부(51-2)에서 인식할 파이 링크 번호에 대한 표시 신호(즉, TT(3:0) 또는 RT(3:0))가 상기 고속 버스 송수신 제어부(62)에 직접 연결되며, 상기 고속 버스 송신 드라이브(63)와 고속 버스 수신 드라이브(64)간에 정해진 4(Bit)의 커맨드(CI(3:0) 및 CO(3:0))를 상기 고속 버스 송수신 제어부(62)에서 상기 고속 버스 송신 드라이브(63)로 제공하거나 상기 고속 버스 수신 드라이브(64)로부터 제공받아 서로간에 구분된 파이 링크 번호를 인식하도록 함으로써, 해당 입력 셀을 해당 파이 링크(PHY1 ~ PHY4) 별로 구분시켜 준다.

본 발명의 실시 예에 따른 PSTN 정합용 ATM 정합 장치의 동작을 설명하면 다음과 같다.

먼저, 제2물리 계층 링크(PHY2)와 제3물리 계층 링크(PHY3)를 통해 입력되는 표준 셀이 ATM 셀 다중화 보드(40)의 셀 스위칭부(42)에 의해 경로가 제어되어 모두 제1고속 버스 정합부(43-1)를 거쳐 제1고속 시리얼 버스(HL1)를 통해 제1AAL 셀 처리 보드(51)에 송신되어진다고 가정할 때, 해당 제2물리 계층 링크(PHY2)와 제3물리 계층 링크(PHY3)를 통해 입력되는 동일한 VPI/VCI 값을 가진 표준 셀이 해당 셀 스위칭부(42)에 입력되어지면 해당 셀 스위칭부(42)에서는 경로 중재에 의해 우선 해당 제2물리 계층 링크(PHY2)를 통해 입력된 표준 셀을 경로 제어에 따라 처리하게 된다.

이 때, 상기 제2물리 계층 링크(PHY2)를 통해 입력된 표준 셀의 파이 링크 번호에 대한 표시로는 해당 파이 링크 번호 정보(즉, TT(3:0))에 '0010(0x2)'로 표시하며, 그 다음에 상기 제3물리 계층 링크(PHY3)를 통해 입력된 표준 셀의 파이 링크 번호 정보(즉, TT(3:0))에 '0011(0x3)'로 표시한 후에 상기 제1고속 버스 정합부(43-1) 내의 고속 버스 송수신 제어부(62)에 송출하게 된다.

그리고, 실제 53(Byte)의 표준 셀에 대한 처리는 상기 제2물리 계층 링크(PHY2)를 통해 입력된 표준 셀부터 상기 제3물리 계층 링크(PHY3)를 통해 입력된 표준 셀의 순서로 'TD(7:0)'를 통해 바이트 단위로 상기 제1고속 버스 정합부(43-1) 내의 송신 FIFO(61)에 전달되어진다.

이에, 도 8의 타이밍 도를 보면 알 수 있듯이, 상기 송신 FIFO(61)는 53(Byte)의 한 셀이 FIFO에 가득 쌓이게 되면, 'TFLAG'를 '하이' 레벨로 표시해 주어 하나의 셀이 가득 찼음을 상기 고속 버스 송수신 제어부(62)에게 알려준다.

그러면, 상기 고속 버스 송수신 제어부(62)에서는 상기 셀 스위칭부(42)로부터 파이 링크 번호 정보를 인가받은 후에 상기 송신 FIFO(61)에 하나의 셀이 가득 찼음을 인식하게 되면, 상기 제2물리 계층 링크(PHY2)를 통해 입력된 표준 셀을 송신하기 위한 시작 명령(0x2)을 송신 커맨드(즉, CI(3:0))를 통해 고속 버스 송신 드라이브(63)에 인가시켜 준다.

여기서, 해당 송신 커맨드(CI(3:0))는 상기 고속 버스 송신 드라이브(63)에게 셀의 전송 시작을 알리는 시작 명령인 동시에 파이 링크를 통해 입력된 표준 셀을 송신하기 위한 파이 링크 번호를 표시해 주는 기능을 수행하는데, 해당 송신 커맨드(CI(3:0))의 값이 '0x1'인 경우에는 제1물리 계층 링크(PHY1)를 통해 입력된 표준 셀을 송신하기 위한 시작 명령이며, '0x2'인 경우에는 제2물리 계층링크(PHY2)를 통해 입력된 표준 셀을 송신하기 위한 시작 명령이며, '0x3'인 경우에는 제3물리 계층 링크(PHY3)를 통해 입력된 표준 셀을 송신하기 위한 시작 명령이며, '0x4'인 경우에는 제4물리 계층 링크(PHY4)를 통해 입력된 표준 셀을 송신하기 위한 시작 명령이며, '0x5' ~ 0xe'인 경우에는 물리 계층 링크의 추가 시에 사용하며, '0xf'인 경우에는 송신하는 하나의 셀이 종료됨을 알리는 명령이다.

이와 동시에, 상기 고속 버스 송수신 제어부(62)에서는 해당 고속 버스 송신 드라이브(63)에 인에이블 신호(TEN*)를 '로우'레벨로 변경시켜 주며, 한 클록이 경과한 후에 상기 송신 FIFO(61)에 판독 신호(TRD*)를 '로우'레벨로 변경시켜 상기 송신 FIFO(61)에 저장된 표준 셀이 판독되어 해당 고속 버스 송신 드라이브(63)로 출력되도록 해 준다.

이 때, 상기 송신 FIFO(61)에서 판독한 표준 셀은 바이트 단위로 THD(7:0)를 통해 상기 고속 버스 송신 드라이브(63)로 전달되어지는데, 상기 송신 FIFO(61)에 저장된 표준 셀을 모두 판독하여 상기 고속 버스 송신 드라이브(63)로 전달한 경우에는 상기 고속 버스 송수신 제어부(62)에서 종료 명령(0xf)을 송신 커맨드(CI(3:0))를 통해 상기 고속 버스 송신 드라이브(63)에 인가하여 알려주며, 해당 종료 명령(0xf)은 모든 링크의 셀에 대해 동일한 값을 가진다.

이에, 상기 고속 버스 송신 드라이브(63)는 상기 송신 FIFO(61)로부터 전달받은 표준 셀을 고속 시리얼 버스의 형태로 'THL'을 통해 상기 제1AAL 셀 처리 보드(51)에 송신시켜 준다.

한편, 상기 제1AAL 셀 처리 보드(51)에서는 상기 'THL'을 통해 전송되는 표준 셀을 인가받는데, 이때 내부의 고속 버스 정합부(51-1)에 구비되어 있는 고속 버스 수신 드라이브(64)에서는 상기 'THL'을 통해 전송되는 표준 셀을 인가받을 때에 시작 명령을 수신 커맨드(CO(3:0))를 통해 해당 고속 버스 정합부(51-1)의 고속 버스 송수신 제어부(62)로 인가해 준다.

이에, 상기 고속 버스 송수신 제어부(62)는 상기 수신 커맨드(CO(3:0))를 통해 셀의 판독 시작과 파이 링크 번호를 인식하게 되어 상기 제1AAL 셀 처리 보드(51)의 SAR 및 프로토콜 처리부(51-2)에 알려주며, 해당 SAR 및 프로토콜 처리부(51-2)는 해당 파이 링크 번호 정보와 VPI/VCI에 따른 경로 제어에 따라 음성 메시지 형태로 변경하여 PSTN 정합부(51-3)를 통해 물리 계층 링크와 PSTN 음성 채널이 연결되어지도록 해 준다.

반대로, PSTN 음성 채널에서 입력되는 메시지가 ATM 셀 형태로 변환되어 제3물리 계층 링크(PHY3)로 전송되는 경우, 상기 제1AAL 셀 처리 보드(51)의 고속 버스 정합부(51-1)에서는 전송될 표준 셀의 파이 링크 번호 정보를 확인한 후에 해당 표준 셀을 송신 커맨드(CI(3:0))를 통해 시작 명령(0x3)과 함께 전송하는데, 'RHL'을 통해 ATM 셀 다중화 보드(40)로 전송해 준다.

이에, 도 9의 타이밍 도를 보면 알 수 있듯이, 고속 버스 수신 드라이브(64)에서는 제3물리 계층 링크(PHY3)로 전송될 표준 셀을 수신하기 위한 시작 명령(0x3)을 수신 커맨드(즉, CO(3:0))를 통해 고속 버스 송수신 제어부(62)에 인가해 준다.

여기서, 해당 수신 커맨드(CO(3:0))는 상기 고속 버스 송수신 제어부(62)에게 셀의 수신 시작을 알리는 시작 명령인 동시에 파이 링크로 전송될 표준 셀을 수신하기 위한 파이 링크 번호를 표시해 주는 기능을 수행하는데, 해당 수신 커맨드(CO(3:0))의 값이 '0x1'인 경우에는 제1물리 계층 링크(PHY1)로 전송될 표준 셀을 수신하기 위한 시작 명령이며, '0x2'인 경우에는 제2물리 계층 링크(PHY2)로 전송될 표준 셀을 수신하기 위한 시작 명령이며, '0x3'인 경우에는 제3물리 계층 링크(PHY3)로 전송될 표준 셀을 수신하기 위한 시작 명령이며, '0x4'인 경우에는 제4물리 계층 링크(PHY4)로 전송될 표준 셀을 수신하기 위한 시작 명령이며, '0x5' ~ 0xe'인 경우에는 물리 계층 링크의 추가 시에 사용하며, '0xf'인 경우에는 수신하는 하나의 셀이 종료됨을 알리는 명령이다.

그러면, 상기 고속 버스 송수신 제어부(62)에서는 상기 고속 버스 수신 드라이브(64)의 'REN*'을 항상 인에이블 상태로 유지시켜 줌으로써, 수신되는 표준 셀에 대해 상기 수신 커맨드(CO(3:0))에서 정의된 시작 명령(0x3)을 상기 고속 버스 수신 드라이브(64)로부터 인가받아 파이 링크 번호와 셀 수신 시작을 인식한 후에 기록 신호(RWR*)를 '로우' 레벨로 전환시켜 상기 고속 버스 수신 드라이브(64)에서 다음 바이트부터 수신되는 셀을 'RHD(7:0)'를 통해 수신 FIFO(65)에 저장시켜 주도록 해 준다.

그런 후, 상기 수신 FIFO(65)에 53(Byte)의 한 셀이 가득 쌓이게 되면, 'RFLAG'를 '하이' 레벨로 표시해 주어 하나의 셀이 가득 찼음을 상기 고속 버스 송수신 제어부(62)에게 알려준다.

그러면, 상기 고속 버스 송수신 제어부(62)에서는 상기 수신 FIFO(65)에 하나의 셀이 가득 찼음을 인식하게 되면, 해당 저장된 표준 셀이 수신될 제3물리 계층 링크(PHY3)를 표시해 주기 위한 파이 링크 번호 정보를 'RT(3:0)'를 통해 상기 셀 스위칭부(42)로 전송해 준다.

이에, 상기 셀 스위칭부(42)는 상기 고속 버스 송수신 제어부(62)로부터 인가되는 파이 링크 번호 정보를 확인하고 상기 수신 FIFO(65)에 저장된 표준 셀을 'RD(7:0)'를 통해 판독한 후에 해당 판독한 표준 셀을 해당 확인된 파이 링크 번호에 따라 제3물리 계층 링크(PHY3)를 통해 ATM 교환기 측으로 송신시켜 준다.

이상과 같이, 본 발명에 의해 종래의 셀 헤드 추가 및 삭제부를 두지 않고 하나의 고속 버스 정합부에서 멀티 파이 링크를 구분하여 표준 셀을 송수신하므로, AAL 셀 처리 보드의 단위 보드 당 처리 용량에 따라 증가할 수 있는 ATM 셀 다중화 보드의 고속 버스 정합부가 증가하더라도 셀 헤드 추가 및 삭제부의 증가 부담이 없어 전체 회로의 부피와 비용을 감소할 수 있다.

또한, 종래에는 물리 계층 링크의 수도 4개에서 처리 용량에 따라 늘어날 필요가 있을 경우에 1(Byte)의 추가 헤드에 표시할 수 있는 파이 링크 수가 최대 8개까지 제한될 수밖에 없었으나, 본 발명에 의해 추가헤드가 없어도 송신 및 수신 커맨드로 정의할 수 있는 시작 명령의 수가 최대 14개까지 사용 가능하므로, 회로를 훨씬 간단하게 구현할 수 있다.

Claims (3)

1. PSTN 정합용 ATM 정합 장치에 있어서,

   ATM 교환기로부터 다수 개의 파이 링크를 통해 송수신되는 표준 셀을 파이 링크 별로 구분하여 경로를 제어하는 ATM 셀 다중화 보드와;

   상기 ATM 셀 다중화 보드의 경로 제어에 따라 하나가 선택되어 상기 표준 셀을 음성 메시지 형태로 변환하여 PSTN 정합 블록에 송수신하는 다수 개의 AAL 셀 처리 보드와;

   상기 ATM 셀 다중화 보드와 상기 각 AAL 셀 처리 보드간을 일 대 일로 연결시켜 주는 다수 개의 고속 시리얼 버스를 포함하여 이루어진 것을 특징으로 하는 피에스티엔 정합용 에이티엠 정합 장치.
2. 제1항에 있어서,

   상기 ATM 셀 다중화 보드는 다수 개의 파이 링크를 통해 ATM 교환기에 각각 연결된 다수 개의 물리 링크 정합부와;

   상기 각 물리 링크 정합부를 거쳐 송수신되는 표준 셀을 파이 링크 정보에 따라 경로를 제어하는 셀 스위칭부와;

   상기 셀 스위칭부를 통해 인가되는 표준 셀의 송신 커맨드에 상기 셀 스위칭부를 통해 인가되는 파이 링크 정보를 포함시켜 상기 AAL 셀 처리 보드로 전송하며, 상기 AAL 셀 처리 보드로부터 표준 셀을 수신할 때에 수신 커맨드를 수신하여 파이 링크 번호를 인식해 상기 셀 스위칭부에 알려주는 다수 개의 고속 버스 정합부를 포함하여 이루어진 것을 특징으로 하는 피에스티엔 정합용 에이티엠 정합 장치.
3. 제1항에 있어서,

   상기 각 AAL 셀 처리 보드는 SHW를 통해 PSTN 정합 블록에 연결된 PSTN 정합부와;

   상기 ATM 셀 다중화 보드의 파이 링크 정보와 경로 제어에 따라 상기 표준 셀을 음성 메시지 형태로 변경하거나 상기 PSTN 정합부를 통해 수신되는 메시지를 표준 셀로 변환하여 PHY 정보를 담아 출력하는 SAR 및 프로토콜 처리부와;

   상기 SAR 및 프로토콜 처리부를 통해 인가되는 표준 셀의 송신 커맨드에 상기 SAR 및 프로토콜 처리부를 통해 인가되는 파이 링크 정보를 포함시켜 상기 ATM 셀 다중화 보드로 전송하며, 상기 ATM 셀 다중화 보드로부터 표준 셀을 수신할 때에 수신 커맨드를 수신하여 파이 링크 번호를 인식해 상기 SAR 및 프로토콜 처리부에 알려주는 고속 버스 정합부를 각각 포함하여 이루어진 것을 특징으로 하는 피에스티엔 정합용 에이티엠 정합 장치.