KR100428241B1 - digital amplifier - Google Patents
digital amplifier Download PDFInfo
- Publication number
- KR100428241B1 KR100428241B1 KR10-2001-0072625A KR20010072625A KR100428241B1 KR 100428241 B1 KR100428241 B1 KR 100428241B1 KR 20010072625 A KR20010072625 A KR 20010072625A KR 100428241 B1 KR100428241 B1 KR 100428241B1
- Authority
- KR
- South Korea
- Prior art keywords
- pulse
- output
- width modulator
- signal
- pulse width
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/10—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with diodes
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/12—Arrangements for reducing harmonics from ac input or output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
Abstract
디지털 증폭기에 있어서, 입력단과 출력단을 분리하여 넓은 듀티비에서도 안정된 동작을 보장하고, 저가의 N형 반도체소자를 사용하여 전력증폭을 수행하기 위하여 펄스폭 변조기의 출력단에 펄스 트랜스포머를 연결하고, 펄스 트랜스포머의 2차 권선에 컨덴서와 제너다이오드를 포함하는 직류재생회로를 구성하였다.In the digital amplifier, the input and output stages are separated to ensure stable operation even at a wide duty ratio, and a pulse transformer is connected to the output stage of the pulse width modulator to perform power amplification using a low-cost N-type semiconductor device. A DC regenerative circuit including a capacitor and a zener diode was constructed in the secondary winding of.
또한, 입력전압이 최대 출력전압을 초과하는 포화상태에서 부하의 파손이나 잡음 발생을 방지하기 위하여 포화 검출부와 펄스 발생부 및 합성기를 추가 구성하여 펄스폭 변조기의 변조주파수에 동기된 펄스신호를 발생하도록 하였다.In addition, to prevent load damage or noise generation when the input voltage exceeds the maximum output voltage, a saturation detector, a pulse generator, and a synthesizer are additionally configured to generate a pulse signal synchronized with the modulation frequency of the pulse width modulator. It was.
Description
본 발명은 디지털 증폭기에 관한 것으로서, 보다 상세하게는 디지털 증폭기의 출력단에 설치된 전력변환용 반도체소자를 보다 안정적으로 구동하기 위한 펄스구동회로를 포함하는 디지털 증폭기에 관한 것이다.The present invention relates to a digital amplifier, and more particularly, to a digital amplifier including a pulse driving circuit for more stably driving the power conversion semiconductor device installed in the output terminal of the digital amplifier.
대부분의 전력변환 회로는 높은 전압과 큰 전류를 취급하여야 하고, 고효율과 안정된 동작을 위해서는 높은 스위칭주파수에서 펄스폭 변조의 범위가 커야 하므로 실제 회로의 구성에서는 많은 어려움이 따른다.Most power conversion circuits have to deal with high voltages and large currents, and a high range of pulse width modulation at high switching frequencies is required for high efficiency and stable operation.
특히, 디지털 증폭기의 경우, 이론적으로는 듀티비를 0~100%까지 동작할 수 있으면 바람직하지만 실제로는 불가능하므로, 실제 회로를 구성하는 경우 5~95% 범위 내에서는 안정되게 동작되어야 90% 이상의 효율을 실현할 수 있어 진정한 디지털 증폭기라 할 수 있다.In particular, in the case of digital amplifiers, it is desirable to be able to operate the duty ratio from 0 to 100% in theory, but it is impossible in practice. Therefore, when configuring a real circuit, the efficiency must be operated stably within the range of 5 to 95%. It is a true digital amplifier.
그러나, 공지의 펄스 이론에서 보면, 듀티비가 50%를 넘으면 직류성분이 증가되어 트랜스포머나 컨덴서를 이용한 결합방식을 사용하면 펄스신호 중에 있는 직류성분이 전달되지 않아서 전력변환용 반도체소자의 동작점이 변동되므로, 오동작의 원인이 된다.However, in the known pulse theory, when the duty ratio exceeds 50%, the DC component is increased. When the coupling method using a transformer or a capacitor is used, the DC component in the pulse signal is not transmitted. It may cause malfunction.
또한, 높은 동작주파수에서 듀티비를 5~95% 이상의 범위에서 큰 전력을 취급하고 높은 전압 상태에서 동작하는 출력단과 낮은 전압 상태에서 동작하는 입력회로가 전기적으로 서로 간섭하지 않고 동작하도록 회로를 구성하여야 한다.In addition, the circuit should be configured to handle the large power in the range of 5 ~ 95% or more at high operating frequency, and to operate the output terminal operating at high voltage state and the input circuit operating at low voltage state without electrically interfering with each other. do.
그리고, 실제 제품을 제작함에 있어서, 제품의 원가와 원활한 자재수급이 매우 중요한 요소인데, 출력단에 설치된 전력변환용 반도체소자(통상적으로, MOSFET를 사용함)는 대용량일수록 가격이 높고, P형의 경우 종류가 다양하지 않을 뿐만 아니라 가격이 N형에 비하여 현저하게 고가이므로 대부분의 경우 N형을 사용하는것이 일반적이다.In manufacturing the actual product, the cost of the product and the smooth supply and demand of the product are very important factors. The power conversion semiconductor device (typically, using a MOSFET) installed in the output stage has a higher price with a larger capacity, and in the case of a P type Not only does the price vary, but the price is significantly higher than that of Type N, so in most cases it is common to use Type N.
또한, 증폭기를 구성함에 있어서, 왜율을 줄이기 위해서 (＋)단과 (－)단의 전력변환용 반도체소자가 전기적인 특성이 같은(complement pair) 것은 필요로 하지만, 현재는 극히 제한적인 특성의 제품만 공급되므로, 다양한 특성의 제품을 제작하기 위해서는 높은 원가부담과 성능의 저하를 감수할 수밖에 없다.In addition, in the construction of the amplifier, it is necessary that the power conversion semiconductor elements of the (+) and (-) stages have the same electrical pair (complement pair) in order to reduce the distortion, but currently only products having extremely limited characteristics are used. As it is supplied, it is inevitable to bear high cost and performance deterioration in order to manufacture products of various characteristics.
도 1을 참조하여 종래의 일반적인 디지털 증폭기의 개략적 구성을 설명하면, 사인파 입력신호(Si)를 적정크기(후단에서 신호 처리하기에 적합한 크기)로 1차 증폭하는 전치증폭기(100)와, 전치증폭기(100)에서 증폭된 증폭 입력신호와 이득 보상되어 궤환되는 궤환 출력신호를 동시에 인가 받아 증폭 입력신호와 궤환 출력신호의 레벨편차를 검출하는 비교기(200)와, 비교기(200)에 의해 검출된 레벨편차를 구형파 펄스신호로 변조하는 펄스폭 변조기(300)와, 펄스폭 변조기(300)에 의해 변조된 펄스신호를 안정화시켜 후단의 전력변환용 반도체를 구동시키는 펄스 구동회로(400)와, 한 쌍의 전력변환용 반도체소자(MOSFET, IGBT 등)(501, 502)로 구성되어 펄스 구동회로(400)에서 출력된 펄스신호를 증폭하는 전력 증폭기(500)와, 전력 증폭기(500)에서 출력된 펄스신호의 고조파성분을 제거하는 저역필터(600)와, 저역필터(600)에서 출력된 출력신호(So)의 특성을 개선(왜곡보상)한 후 비교기(200)에 제공하는 궤환부(700)로 구성된다.Referring to FIG. 1, a schematic configuration of a conventional general digital amplifier includes a preamplifier 100 for first amplifying a sinusoidal input signal Si to an appropriate size (a size suitable for signal processing at a later stage), and a preamplifier. A comparator 200 for detecting a level deviation between the amplified input signal and the feedback output signal amplified and gain-compensated and amplified at 100 and detecting the level difference between the amplified input signal and the feedback output signal, and the level detected by the comparator 200 A pair of pulse width modulator 300 for modulating the deviation into a square wave pulse signal, a pulse driving circuit 400 for stabilizing a pulse signal modulated by the pulse width modulator 300, and driving a power conversion semiconductor in a subsequent stage; A power amplifier 500 comprising a power conversion semiconductor device (MOSFET, IGBT, etc.) 501 and 502 for amplifying a pulse signal output from the pulse driving circuit 400, and a pulse output from the power amplifier 500. High of signal A low pass filter 600 for removing wave components, and a feedback unit 700 provided to the comparator 200 after improving (distortion compensation) characteristics of the output signal So output from the low pass filter 600. .
한편, 도 2 내지 도 4에는 종래의 펄스 구동회로의 구성이 개략적으로 도시되어 있다.2 to 4 schematically show a configuration of a conventional pulse driving circuit.
＜종래의 펄스 구동회로 1＞<Conventional Pulse Drive Circuit 1>
도 2에 도시된 종래의 펄스 구동회로(400)는 펄스 트랜스포머(401, 402)를 이용하여 제어용펄스를 출력단에 공급하고 펄스 트랜스포머(401, 402)의 1차 권선과 2차 권선의 양호한 절연특성으로 출력단과 입력단의 간섭을 막아주어 안정된 동작이 가능하고 펄스 트랜스포머(401, 402)를 적절하게 설계하면 높은 주파수의 펄스에서도 동작이 양호하다. 하지만 디지털 증폭기의 경우에는 넓은 튜티비의 펄스를 구동하여야 하므로, 이 방법은 직류성분이 통과되지 않아서 사용하기에는 무리가 있다. DC-DC 컨버터의 경우와 같이 펄스 트랜스포머(401, 402)의 1차 권선에 각각 반주기식 50%이하의 펄스를 구동하여도 되는 경우에는 매우 안정된 회로를 구성할 수 있다.The conventional pulse driving circuit 400 shown in FIG. 2 supplies pulses for control to the output terminal using pulse transformers 401 and 402, and has good insulation characteristics between the primary and secondary windings of the pulse transformers 401 and 402. Therefore, stable operation is possible by preventing interference between the output terminal and the input terminal. If the pulse transformers 401 and 402 are properly designed, the operation is good even at high frequency pulses. However, in the case of a digital amplifier, a pulse of a wide duty ratio needs to be driven. Therefore, this method is difficult to use because no DC component is passed. As in the case of the DC-DC converter, when a pulse of less than 50% of the semi-periodic type is driven to the primary windings of the pulse transformers 401 and 402, respectively, a very stable circuit can be configured.
＜종래의 펄스 구동회로 2＞<Prior pulse driving circuit 2>
도 3에 도시된 종래의 펄스 구동회로(400)는 컨덴서(411, 412)와 저항(413, 414)을 통하여 구동하는 방법으로 회로가 간단하여 원가도 적게 들며, 도 2의 방법보다는 더 큰 튜티비의 펄스에서도 동작이 가능하다. 하지만, 전력변환용 반도체소자(501, 502)를 사용함에 있어서 N형과 P형을 사용하여야 하고, 입력단과 출력단이 컨덴서(411, 412)로 연결되어 간섭이 심하며, 특히, 전원을 처음 켜거나 끌 경우(ON/OFF)에 입력회로에 치명적인 충격을 주어 소자를 파괴시킬 위험성이 크므로극히 불안정한 회로이다.The conventional pulse driving circuit 400 shown in FIG. 3 is driven by the capacitors 411 and 412 and the resistors 413 and 414. The circuit is simple and costs less and is larger than the method of FIG. It can also operate on TV pulses. However, in using the power conversion semiconductor elements 501 and 502, N type and P type should be used, and the input terminal and the output terminal are connected to the capacitors 411 and 412, and the interference is severe. When turned off (ON / OFF), the circuit is extremely unstable because it has a high risk of damaging the device by giving a critical shock to the input circuit.
＜종래의 펄스 구동회로 3＞<Conventional Pulse Drive Circuit 3>
도 2와 도 3에 도시된 회로는 근본적으로 펄스에 포함된 직류성분을 완전하게 전달할 수가 없어 디지털 증폭기에서는 여러 가지 문제를 야기한다. 그 중, 가장 치명적인 것은 입력신호(Si)가 디지털 증폭기의 출력능력 이상으로 높게 입력되는 경우(도 5a의 "A" 부분)에 출력전압(So)은 도 5b의 "B"와 같이 일정 레벨을 유지하는 것이 정상이지만, 전력변환용 반도체소자(501, 502)는 직류성분이 구동되지 않아서 출력신호(So)가 일시적으로 그라운드레벨(0[V])로 떨어지는 오동작 현상(도 5c의 "C" 부분)이 발생한다.The circuits shown in Figs. 2 and 3 are incapable of completely delivering the DC component contained in the pulse, which causes various problems in the digital amplifier. The most deadly among them is that when the input signal Si is input higher than the output capability of the digital amplifier ("A" portion of FIG. 5A), the output voltage So has a constant level as shown by "B" of FIG. 5B. Although it is normal to maintain, the power conversion semiconductor elements 501 and 502 are malfunctioning because the DC component is not driven so that the output signal So temporarily falls to the ground level (0 [V]) ("C" in Fig. 5C). Part).
이와 같은 오동작을 막기 위하여 도 4와 같이 펄스폭 변조기(300)의 출력을 정전류회로(421, 422)의 입력에 인가하고, 이 출력에 저항(423, 424)을 연결하여 이 저항(423, 424) 양단에서 강하된 펄스전압을 전력변환용 반도체소자(501, 502)의 입력에 인가하여서 일정시간 동안 직류상태를 유지하는 구동펄스에서도 출력단에 공급되는 전원전압 범위 이내의 전압을 공급하도록 하여 도 5c의 "C" 부분과 같은 이상동작이 없이 안정된 파형(도 5b의 "B" 부분)이 출력된다.In order to prevent such a malfunction, the output of the pulse width modulator 300 is applied to the inputs of the constant current circuits 421 and 422 as shown in FIG. 4 and the resistors 423 and 424 are connected to the outputs. 5C by applying a voltage drop across both ends to the input of the power conversion semiconductor elements 501 and 502 to supply a voltage within the range of the power supply voltage supplied to the output terminal even in a driving pulse that maintains a DC state for a predetermined time. A stable waveform ("B" portion in FIG. 5B) is output without abnormal operation such as the "C" portion in FIG.
그러나, 이 방법은 높은 주파수와 높은 출력전압에 파손되지 않는 소자로 정전류회로(421, 422)를 구성하여야 하므로 고가의 소자가 필요하고, 발열이 심하여 안정도가 떨어지는 문제가 있다.However, in this method, since the constant current circuits 421 and 422 must be configured with devices that are not damaged by high frequency and high output voltage, expensive devices are required, and heat generation is severe, resulting in poor stability.
이 이외에 정전류회로(421, 422) 대신에 발광소자와 수광소자로 구성된 공지의 광 결합소자(포토커플러 등)를 이용하는 방법(도시되지 않았음)도 있으나, 이 방법은 고속스위칭에 어려움이 있고 정확한 펄스의 구동이 불가능하여 디지털증폭기에는 사용이 적합하지 않다.In addition to this, there is also a method (not shown) using a known optical coupling device (photocoupler, etc.) consisting of a light emitting element and a light receiving element instead of the constant current circuits 421 and 422, but this method has difficulty in high speed switching and is accurate. Pulse driving is not possible, making it unsuitable for digital amplifiers.
결국, 종래의 펄스구동회로 들은 다음과 같은 문제점들이 발생되어 충분한 성능을 발휘할 수 없다.As a result, the conventional pulse driving circuits cannot exhibit sufficient performance due to the following problems.
즉, 도 2와 도 3에 도시한 방법은 근본적으로 펄스의 튜티비가 50% 이상에서는 정상적인 구동이 되지 않는다.That is, the method shown in Figs. 2 and 3 does not operate normally when the duty ratio of the pulse is 50% or more.
또한, 입력회로와 출력단이 서로 간섭하거나, 충격전압으로 인하여 소자가 파손될 우려가 많다.In addition, the input circuit and the output terminal may interfere with each other, or the device may be damaged due to the impact voltage.
또한, 입력전압이 높게 입력된 경우에 출력전압이 전원전압 상태로 고정되어 유지되지 못하고, 순간적으로 그라운드레벨의 전위를 발생하는 동작을 반복함으로써, 순간적으로 매우 큰 잡음신호를 발생하여 출력에 연결된 스피커 등의 부하를 파손하거나 음악을 청취하는 경우 청취자의 청각에 손상을 주는 치명적인 문제를 야기할 수도 있다.In addition, when the input voltage is input high, the output voltage is not held at the power supply voltage state, and the operation of generating the ground level potential instantaneously repeats the operation, thereby generating a very large noise signal and connecting the speaker to the output. Breaking the load on the back or listening to music can cause catastrophic problems that damage the listener's hearing.
또한, 실용적인 회로를 구성하기 위해서는 전력변환용 반도체소자를 N형과 P형을 같이 사용하거나 높은 전압에서 고속 스위칭이 가능한 부품을 사용하여야 하고, 안정한 동작을 위하여 별도의 보호회로를 추가하여야 하므로 구성회로가 복잡해지고 제조원가가 상승하게 된다.In addition, in order to construct a practical circuit, a power conversion semiconductor device must be used together with an N type and a P type, or a component capable of high-speed switching at a high voltage, and a separate protection circuit must be added for stable operation. Becomes complicated and manufacturing costs rise.
따라서, 본 발명은 이와 같은 문제점(들)을 해결하기 위한 것으로서, 본 발명의 목적은 펄스 트랜스포머를 사용하고 펄스 트랜스포머의 2차 권선에 직류 재생회로를 구성함으로써, 펄스의 튜티비가 5-95% 이상의 범위로 변화하여도 출력소자를 안정하게 동작시키고, 입력회로와 출력회로가 간섭하지 않아서 안정된 동작을 보장함과 동시에 실용성이 보장된 디지털 증폭기를 제공함에 있다.Accordingly, the present invention has been made to solve such problem (s), and an object of the present invention is to use a pulse transformer and configure a DC regeneration circuit in the secondary winding of the pulse transformer, so that the duty ratio of the pulse is not less than 5-95%. The present invention provides a digital amplifier that stably operates the output element even if it is changed to a range, and ensures stable operation since the input circuit and the output circuit do not interfere with each other.
또한, 본 발명의 다른 목적은 전력변환용 반도체소자를 N형만으로 구성하고, 1차 권선과 2차 권선간의 절연이 양호한 펄스 트랜스포머만으로 입력회로와 출력 단 간의 간섭이 없도록 회로를 구성함으로써, 적은 제조비용으로 안정되게 동작하는 디지털 증폭기를 제공함에 있다.In addition, another object of the present invention is to configure the power conversion semiconductor element of the N-type only, and by configuring the circuit so that there is no interference between the input circuit and the output terminal only with a pulse transformer with good insulation between the primary winding and the secondary winding, To provide a digital amplifier that operates stably at a cost.
도 1은 종래의 일반적인 디지털 증폭기의 개략적 구성을 나타내는 블럭도이고,1 is a block diagram showing a schematic configuration of a conventional general digital amplifier,
도 2 내지 도 4는 종래의 펄스 구동회로의 각 실시예의 구성을 나타내는 회로도이며,2 to 4 are circuit diagrams showing the configuration of each embodiment of the conventional pulse driving circuit.
도 5는 종래의 펄스 구동회로에 대한 동작파형도이고,5 is an operation waveform diagram of a conventional pulse driving circuit,
도 6은 본 발명에 의한 디지털 증폭기의 개략적인 구성을 나타내는 블럭도이며,6 is a block diagram showing a schematic configuration of a digital amplifier according to the present invention;
도 7은 도 6에 도시된 펄스 구동부의 상세 회로도이고,FIG. 7 is a detailed circuit diagram of the pulse driver shown in FIG. 6;
도 8 내지 도 9는 본 발명의 동작을 설명하기 위한 동작파형도이며,8 to 9 are operation waveform diagrams for explaining the operation of the present invention,
도 10은 본 발명의 다른 실시예로 DC-DC 컨버터에 펄스 구동회로를 적용한 상태를 도시한 구성도이다.10 is a diagram illustrating a state in which a pulse driving circuit is applied to a DC-DC converter according to another embodiment of the present invention.
＜도면의 주요부분에 사용된 부호의 설명＞<Description of the code used in the main part of the drawing>
100: 전치 증폭기 200: 비교기100: preamplifier 200: comparator
300: 펄스폭 변조기 400, 800: 펄스 구동회로300: pulse width modulator 400, 800: pulse drive circuit
401, 402, 841, 842: 펄스 트랜스포머401, 402, 841, 842: pulse transformer
411, 412, 843, 844, C: 컨덴서411, 412, 843, 844, C: Condenser
413, 414, 423, 424, 845, 846, R1, R2: 저항413, 414, 423, 424, 845, 846, R1, R2: resistance
421, 422: 정전류회로 500: 전력 증폭기421, 422: constant current circuit 500: power amplifier
501, 502: 전력변환용 반도체소자501 and 502: semiconductor device for power conversion
600: 저역필터 700: 궤환부600: low pass filter 700: feedback unit
L: 리액터 810: 포화 검출부L: reactor 810: saturation detection unit
820: 펄스 발생부 830: 합성기820: pulse generator 830: synthesizer
840: 펄스 구동부 847, 848: 제너다이오드840: pulse driver 847, 848: zener diode
VVR: 기준전압V VR : reference voltage
이와 같은 목적(들)을 달성하기 위한 본 발명의 특징은, 사인파 입력신호를 신호 처리하기에 적합한 크기로 1차 증폭하는 전치증폭기와, 상기 전치증폭기에서 증폭된 증폭 입력신호와 이득 보상되어 궤환되는 궤환 출력신호를 동시에 인가 받아 증폭 입력신호와 궤환 출력신호의 레벨편차를 검출하는 비교기와, 상기 비교기에 의해 검출된 레벨편차를 구형파 펄스신호로 변조하는 펄스폭 변조기와, 상기 펄스폭 변조기에 의해 변조된 펄스신호를 안정화시켜 후단의 전력변환용 반도체를 구동시키는 펄스 구동회로와, 상기 펄스 구동회로에서 출력된 펄스신호를 증폭하는 전력 증폭기와, 상기 전력 증폭기에서 출력된 펄스신호의 고조파성분을 제거하는 저역필터와, 상기 저역필터에서 출력된 출력신호의 특성을 개선한 후 상기 비교기에 제공하는 궤환부로 구성된 디지털 증폭기에 있어서: 상기 펄스 구동회로는, 상기 펄스폭 변조기에서 출력되는 펄스신호가 일정 주기 이상동안 하이 또는 로우 중 적어도 하나 이상의 상태를 계속 유지하는가를 판정하는 포화 검출부; 상기 포화 검출부에서 검출된 결과, 상기 펄스폭 변조기에서 출력되는 펄스신호가 일정 주기 이상동안 하이 또는 로우 중 적어도 하나 이상의 상태를 계속 유지하는 경우, 상기 펄스폭 변조기의 변조주파수에 동기된 펄스신호를 발생하는 펄스 발생부; 상기 펄스 발생부에서 출력된 펄스신호와 상기 펄스폭 변조기에서 출력된 펄스신호를 합성하여 상기 펄스 트랜스포머에 출력하는 합성기; 상기 펄스폭 변조기에서 출력된 펄스신호를 출력단과 분리하는 펄스 트랜스포머와, 상기 펄스 트랜스포머로부터 출력된 펄스신호를 평활하는 평활 컨덴서, 및 상기 평활 컨덴서에 의해 평활된 신호를 정류하여 상기 전력 증폭기로 출력하는 정류소자로 이루어지는 펄스구동부를 포함하는 점에 있다.A feature of the present invention for achieving such an object (s) is a preamplifier for first amplifying a sine wave input signal to a size suitable for signal processing, and a gain-compensated feedback with the amplified input signal amplified by the preamplifier. A comparator for receiving a feedback output signal simultaneously and detecting a level deviation between the amplified input signal and a feedback output signal, a pulse width modulator for modulating the level deviation detected by the comparator into a square wave pulse signal, and a modulation by the pulse width modulator A pulse driving circuit for driving a subsequent power conversion semiconductor by stabilizing the pulse signal, a power amplifier for amplifying the pulse signal output from the pulse driving circuit, and removing harmonic components of the pulse signal output from the power amplifier. A feedback filter provided to the comparator after improving characteristics of a low pass filter and an output signal output from the low pass filter A digital amplifier consisting of: the saturation detection unit for determining whether to pulse the driving circuit, the pulse signal a predetermined period high or remains at least one state for more than one row output from the pulse width modulator; As a result of the detection by the saturation detector, when the pulse signal output from the pulse width modulator continuously maintains at least one state of high or low for a predetermined period or more, a pulse signal synchronized with the modulation frequency of the pulse width modulator is generated. A pulse generator; A synthesizer for synthesizing the pulse signal output from the pulse generator and the pulse signal output from the pulse width modulator and outputting the synthesized pulse signal to the pulse transformer; A pulse transformer for separating the pulse signal output from the pulse width modulator from the output terminal, a smoothing capacitor for smoothing the pulse signal output from the pulse transformer, and a signal smoothed by the smoothing capacitor to rectify and output the same to the power amplifier A pulse driving section comprising a rectifying element is included.
또한, 전력 증폭기는, 한 쌍의 N형 반도체소자인 것이 바람직하다.In addition, the power amplifier is preferably a pair of N-type semiconductor elements.
또한, 전력 증폭기는, 한 쌍의 N형 MOSFET 또는 IGBT 중 어느 하나 인 것이 바람직하다.In addition, the power amplifier is preferably any one of a pair of N-type MOSFETs or IGBTs.
또한, 정류소자는, 전력 증폭기에서 사용되는 소자에 적합한 스위칭전압을 갖는 제너다이오드인 것이 바람직하다.Further, the rectifier element is preferably a zener diode having a switching voltage suitable for the element used in the power amplifier.
이때, 제너다이오드는, 내부 분포용량이 낮도록 소비전력의 한계가 대략 0.5[W] 내외인 것이 바람직하다.At this time, the zener diode preferably has a power consumption limit of about 0.5 [W] so that the internal distribution capacity is low.
또한, 정류소자는, 전력 증폭기에서 사용되는 소자에 적합한 스위칭전압을 갖는 고속 스위칭 다이오드를 사용할 수도 있다.In addition, the rectifying element may use a fast switching diode having a switching voltage suitable for the element used in the power amplifier.
이하, 본 발명의 바람직한 실시예(들)에 대하여 첨부도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호로 표기되었음에 유의하여야 한다. 또한, 하기의 설명에서는 구체적인 회로의 구성소자 등과 같은 많은 특정사항들이 도시되어 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.Hereinafter, exemplary embodiment (s) of the present invention will be described in detail with reference to the accompanying drawings. First, in adding reference numerals to the elements of each drawing, it should be noted that the same elements are denoted by the same reference numerals as much as possible even if they are displayed on different drawings. In addition, in the following description there are shown a number of specific details, such as components of the specific circuit, which are provided only to help a more general understanding of the present invention that the present invention may be practiced without these specific details. It is self-evident to those of ordinary knowledge in Esau. In describing the present invention, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.
도 6에는 본 발명에 의한 디지털 증폭기의 전체적인 구성도가 도시되어 있고, 도 7에는 도 6에 도시된 펄스 구동부의 상세 회로도가 도시되어 있으며, 도 8 내지 도 9에는 본 발명의 동작을 설명하기 위한 동작파형도가 도시되어 있고, 도 10에는 본 발명의 다른 실시예로 DC-DC 컨버터에 펄스 구동회로를 적용한 상태를 도시한 구성도가 도시되어 있다.6 is a block diagram of the digital amplifier according to the present invention, FIG. 7 is a detailed circuit diagram of the pulse driver shown in FIG. 6, and FIGS. 8 to 9 illustrate the operation of the present invention. The operation waveform is shown, and FIG. 10 is a block diagram showing a state in which a pulse driving circuit is applied to a DC-DC converter according to another embodiment of the present invention.
도 6 및 도 7을 참조하여 본 발명의 구성을 설명하면 다음과 같다.Referring to Figures 6 and 7, the configuration of the present invention will be described.
먼저, 본 발명에 의한 디지털 증폭기는 도 6에 도시된 바와 같이, 사인파 입력신호(Si)를 적정크기(후단에서 신호 처리하기에 적합한 크기)로 1차 증폭하는 전치증폭기(100)와, 전치증폭기(100)에서 증폭된 증폭 입력신호와 이득 보상되어 궤환되는 궤환 출력신호를 동시에 인가 받아 증폭 입력신호와 궤환 출력신호의 레벨편차를 검출하는 비교기(200)와, 비교기(200)에 의해 검출된 레벨편차를 구형파 펄스신호로 변조하는 펄스폭 변조기(300)와, 펄스폭 변조기(300)에 의해 변조된 펄스신호를 안정화시켜 후단의 전력변환용 반도체를 구동시키는 펄스 구동회로(800)와, 한 쌍의 N형 전력변환용 반도체소자(MOSFET, IGBT, 트랜지스터 등)(501, 502)로 구성되어 펄스 구동회로(400)에서 출력된 펄스신호를 증폭하는 전력 증폭기(500)와, 리액터(L)와 컨덴서(C)로 구성되어 전력 증폭기(500)에서 출력된 펄스신호의 고조파성분을 제거하는 저역필터(600)와, 저역필터(600)에서 출력된 출력신호(So)의 특성을 개선(왜곡보상)한 후 비교기(200)에 제공하는 궤환부(700)로 구성된다.First, as shown in FIG. 6, the digital amplifier according to the present invention includes a preamplifier 100 for first amplifying a sinusoidal input signal Si to an appropriate size (a size suitable for signal processing at a later stage) and a preamplifier. A comparator 200 for detecting a level deviation between the amplified input signal and the feedback output signal amplified and gain-compensated and amplified at 100 and detecting the level difference between the amplified input signal and the feedback output signal, and the level detected by the comparator 200 A pair of pulse width modulator 300 for modulating the deviation into a square wave pulse signal, a pulse driving circuit 800 for stabilizing a pulse signal modulated by the pulse width modulator 300, and driving a power conversion semiconductor in a subsequent stage; N-type power conversion semiconductor devices (MOSFETs, IGBTs, transistors, etc.) 501 and 502, which amplify the pulse signal output from the pulse driving circuit 400, a reactor (L) and Consists of capacitor (C) The low pass filter 600 which removes harmonic components of the pulse signal output from the amplifier 500 and the characteristics of the output signal So output from the low pass filter 600 are improved (distortion compensation) and then the comparator 200 It is composed of a feedback unit 700 to provide.
여기서, 펄스 구동회로(800)는 펄스폭 변조기(300)로부터 출력되는 변조 펄스가 일정기간 이상동안 하이 또는 로우상태를 유지하는지를 검출하는 포화 검출부(810)와, 포화 검출부(810)에서 포화상태가 검출되면 펄스폭 변조기(300)의 변조주파수에 동기된 펄스신호를 발생하는 펄스 발생부(820)와, 펄스폭 변조기(300)의 출력과 펄스 발생부(820)의 출력을 합성하는 합성기(830)와, 합성기(830)에서 출력되는 변조된 펄스신호를 이용하여 후단의 전력변환용 반도체소자(501, 502)의 구동을 제어하는 펄스 구동부(840)로 구성된다.Here, the pulse driving circuit 800 includes a saturation detector 810 for detecting whether a modulated pulse output from the pulse width modulator 300 is kept high or low for a predetermined period or more, and a saturation state is detected in the saturation detector 810. When detected, a pulse generator 820 for generating a pulse signal synchronized with the modulation frequency of the pulse width modulator 300, and a synthesizer 830 for synthesizing the output of the pulse width modulator 300 and the output of the pulse generator 820. And a pulse driver 840 for controlling the driving of the power conversion semiconductor devices 501 and 502 at the rear stage by using the modulated pulse signal output from the synthesizer 830.
한편, 펄스 구동부(840)는 도 7에 도시된 바와 같이, 입력단과 출력단간의 전기적인 간섭을 막기 위하여 펄스폭 변조된 구동펄스를 펄스 트랜스포머(841, 842)를 통하여 출력단에 연결한 후, 이 펄스 트랜스포머(841, 842)의 2차 권선에 직렬 연결된 컨덴서(843, 844)와 각각 병렬 연결된 저항(845, 846) 및 제너다이오드(847, 848)로 구성된 직류재생회로를 구성하며, 이 직류재생회로의 출력에 전력변환용 반도체소자(501, 502)의 입력단(게이트단자)에 연결함으로써, 펄스의 듀티비가 5~95% 이상으로 변화하여도 전력변환용 반도체소자(501, 502)의 동작점이 이동하지 않아서 안정된 동작이 유지되도록 하였다.Meanwhile, as shown in FIG. 7, the pulse driver 840 connects the pulse width modulated driving pulse to the output terminal through the pulse transformers 841 and 842 to prevent electrical interference between the input terminal and the output terminal. DC regenerative circuit composed of capacitors 843 and 844 connected in series to the secondary windings of transformers 841 and 842, and resistors 845 and 846 and zener diodes 847 and 848 connected in parallel, respectively. By connecting to the output terminal (gate terminal) of the power conversion semiconductor elements 501 and 502, the operating point of the power conversion semiconductor elements 501 and 502 is moved even if the duty ratio of the pulse is changed to 5 to 95% or more. To maintain stable operation.
즉, 도 8에 도시된 동작 파형도를 참조하여 보다 상세히 설명하면, 펄스폭 변조기(300)에서 발생된 펄스가 도 8a와 같다면, 펄스의 듀티비가 50% 이하에서는(도 8a의 "D" 부분) 펄스 트랜스포머(841, 842)의 2차 권선에는 전력변환용 반도체소자(501, 502)의 동작 설정전위(도 8b의 Vref)보다 높게 유지되어 전력변환용 반도체소자(501, 502)는 정상적으로 동작하지만, 펄스폭 변조기(300)에서 발생된 펄스의 듀티비가 50% 이상인 경우(도 8a의 "E" 부분), 비례하여 직류성분이 증가하고, 펄스 트랜스포머(841, 842)의 2차 권선에 유기되는 전압레벨은 결국, 도 8b에 도시된 바와 같이 (－)전위 방향으로 이동한다. 이에 따라, 펄스 구동부(840)에서 출력되는 구동펄스는 전력변환용 반도체소자(501, 502)의 동작 설정전위(Vref)보다 낮게 되어 전력변환용 반도체소자(501, 502)는 턴-온 되지 못하므로, 결국, 디지털 증폭기의 출력은 도 8c의 "F" 부분과 같이 정상적인 펄스를 출력하지 못한다. 따라서, 펄스 트랜스포머(841, 842)의 2차 권선을 직접 전력변환용 반도체소자(501, 502)에 연결하면 듀티비가 50% 이상에서는 디지털 증폭기가 오동작을 할 수밖에 없다.That is, the operation waveform shown in FIG. 8 will be described in more detail. When the pulse generated by the pulse width modulator 300 is the same as in FIG. 8A, the duty ratio of the pulse is 50% or less (“D” in FIG. 8A). Part) The secondary windings of the pulse transformers 841 and 842 are kept higher than the operating set potentials (Vref in FIG. 8B) of the power conversion semiconductor elements 501 and 502 so that the power conversion semiconductor elements 501 and 502 are normally operated. If the duty ratio of the pulse generated by the pulse width modulator 300 is 50% or more (“E” portion of FIG. 8A), the direct current component is increased proportionally to the secondary windings of the pulse transformers 841 and 842. The induced voltage level eventually moves in the negative potential direction as shown in Fig. 8B. Accordingly, the driving pulse output from the pulse driver 840 is lower than the operation set potential Vref of the power conversion semiconductor elements 501 and 502, so that the power conversion semiconductor elements 501 and 502 cannot be turned on. Therefore, in the end, the output of the digital amplifier does not output a normal pulse as shown by the "F" portion of FIG. 8C. Therefore, when the secondary windings of the pulse transformers 841 and 842 are directly connected to the semiconductor elements 501 and 502 for power conversion, the digital amplifier may malfunction when the duty ratio is 50% or more.
그러나, 펄스 트랜스포머(841, 842)의 2차 권선에 컨덴서(843, 844)와 저항(845, 846) 및 제너다이오드(847, 848)로 구성된 직류재생회로를 연결하면, 제너다이오드(847, 848)에서 정류된 직류전압이 컨덴서(843, 844)에 충전되어 펄스폭 변조기(300)에서 출력되는 펄스의 튜티비에 따라서 펄스 트랜스포머(841, 842)의 2차 권선의 직류전위 레벨이 변동하는 것을 반대로 이동시켜서 전력변환용 반도체소자(501, 502)의 입력전위(게이트전위)는 도8d의 "G"와 같이 일정하게 유지된다.However, if a DC regenerative circuit composed of capacitors 843 and 844, resistors 845 and 846 and zener diodes 847 and 848 is connected to the secondary windings of the pulse transformers 841 and 842, the zener diodes 847 and 848 The DC voltage level rectified in the C) is charged to the capacitors 843 and 844 and the DC potential level of the secondary windings of the pulse transformers 841 and 842 is changed according to the duty ratio of the pulses output from the pulse width modulator 300. On the contrary, the input potential (gate potential) of the power conversion semiconductor elements 501 and 502 is kept constant as shown by " G "
따라서, 전력변환용 반도체소자(501, 502)의 출력펄스는 도 8e와 같이 원래의 입력펄스와 동일한 주기로 출력되므로, 리액터(L)와 컨덴서(C)로 구성된 저역 통과필터(600)를 통과하면서 입력신호(Si)가 증폭된 양호한 출력신호(So)가 출력된다.Accordingly, since the output pulses of the power conversion semiconductor elements 501 and 502 are output at the same period as the original input pulses as shown in FIG. 8E, while passing through the low pass filter 600 composed of the reactor L and the capacitor C, A good output signal So whose amplified input signal Si is amplified is output.
여기서, 상기한 직류재생회로에 사용되는 제너다이오드(847, 848)는 고속스위칭 다이오드로 대체되더라도 기본적인 동작은 같지만, 스위칭 동작 중에 발생되는 순간적인 충격전압으로 전력변환용 반도체소자(501, 502)가 파손되거나 오동작하는 것을 막기 위하여 전력변환용 반도체소자(501, 502)에 적합한 전압(MOSFET나 IGBT의 경우, 20~30[V] 이내의 값으로 사용)의 제너다이오드(847, 848)를 사용하는 것이 바람직하다. 또한, 제너다이오드(847, 848)를 사용함에 있어서, 내부 분포용량이 크면 구동펄스에 손상을 줄 우려가 있으므로, 가능한 한 내부 분포용량이 적도록 소비전력의 한계가 낮은(대략 0.5[W] 정도) 것을 사용하여야 한다.Here, the zener diodes 847 and 848 used in the DC regenerative circuit have the same basic operation even if they are replaced by the fast switching diodes, but the power conversion semiconductor devices 501 and 502 are driven by the instantaneous impact voltage generated during the switching operation. In order to prevent damage or malfunction, Zener diodes 847 and 848 having a voltage suitable for the power conversion semiconductor elements 501 and 502 (used within 20 to 30 [V] in the case of MOSFET or IGBT) are used. It is preferable. In addition, in the use of the zener diodes 847 and 848, if the internal distribution capacity is large, there is a risk of damaging the driving pulse. Therefore, the limit of power consumption is low (approximately 0.5 [W]) so that the internal distribution capacity is as small as possible. Should be used.
한편, 도 9a의 "H" 부분에 도시된 바와 같이, 입력신호(Si)가 최대 출력전압(Vo_max)보다 높은 레벨로 입력되면, 펄스폭 변조기(300)의 출력은 일정기간 하이 또는 로우상태(도 9b의 "I" 부분)를 유지하게 되므로, 펄스 트랜스포머(841, 842)의 2차 권선으로 전압이 유기되지 않아서 전력변환용 반도체소자(501, 502)가 순간적으로 턴-오프(Turn-off)되어 출력전압이 순간적으로 0[V]의 전위로 강하되는 현상이 생긴다(도 9c의 "J" 부분). 이러한 경우, 디지털 증폭기는 매우 큰 잡음신호를 출력하여 부하에 연결된 스피커나 기타 다른 부하를 파손할 수도 있다.On the other hand, when the input signal Si is input at a level higher than the maximum output voltage Vo_max, as shown in part “H” of FIG. 9A, the output of the pulse width modulator 300 is in a high or low state for a certain period of time. Since the “I” portion of FIG. 9B is maintained, the voltage is not induced to the secondary windings of the pulse transformers 841 and 842 so that the power conversion semiconductor devices 501 and 502 are turned off momentarily. ), A phenomenon occurs in which the output voltage drops instantaneously to a potential of 0 [V] ("J" portion in FIG. 9C). In this case, the digital amplifier may output a very loud noise signal that may damage the speaker or other load connected to the load.
이러한 문제를 해결하기 위하여, 펄스 구동회로(400)에서는 포화 검출부(810)와 펄스 발생부(820) 및 합성기(830)를 추가로 구성하였다. 즉, 입력신호(Si)가 최대 출력전압(Vo_max)보다 높은 레벨로 입력되면, 펄스폭 변조기(300)의 출력은 일정기간 하이 또는 로우상태(도 9b의 "I" 부분)를 유지하게 되는데, 이때, 도 9b의 "I"와 같은 조건에서 일정기간 하이 혹은 로우상태를 유지하지 않도록 포화 검출부(810)는 이러한 포화상태를 검출하여 펄스 발생부(820)에 펄스 발생을 위한 임의의 제어신호를 출력하고, 펄스 발생부(820)는 포화 검출부(810)로부터의 제어신호에 따라 펄스폭 변조기(300)의 변조주파수에 동기된 펄스신호(도 9d의 "K" 부분)를 발생한다. 이에 따라, 합성기(830)를 통해 출력된 펄스신호는 직류재생회로의 컨덴서(843, 844)에 충전된 전압을 방전하면서 전력변환용 반도체소자(501,502)를 동작시키고, 이로 인하여 출력전압이 순간적으로 0[V]의 전위로 떨어지는 문제가 해결되고, 일반적인 증폭기와 같이 정상적으로 포화된 파형(도 9e의 "L" 부분)이 출력된다.In order to solve this problem, the saturation detector 810, the pulse generator 820, and the synthesizer 830 are further configured in the pulse driving circuit 400. That is, when the input signal Si is input at a level higher than the maximum output voltage Vo_max, the output of the pulse width modulator 300 is maintained at a high or low state ("I" portion of FIG. 9B) for a predetermined time. At this time, the saturation detection unit 810 detects such a saturation state to provide an arbitrary control signal for generating pulses to the pulse generator 820 so as not to maintain a high or low state for a certain period of time under a condition such as “I” of FIG. 9B. The pulse generator 820 generates a pulse signal (“K” portion of FIG. 9D) synchronized with the modulation frequency of the pulse width modulator 300 according to the control signal from the saturation detector 810. Accordingly, the pulse signal output through the synthesizer 830 operates the power conversion semiconductor elements 501 and 502 while discharging the voltages charged in the capacitors 843 and 844 of the DC regeneration circuit. The problem of falling to the potential of 0 [V] is solved, and a normally saturated waveform ("L" portion in Fig. 9E) is output like a general amplifier.
한편, 도 10은 본 발명에 의한 펄스 구동회로를 DC-DC 컨버터에 적용한 예를 나타내는 회로도로서, 디지털 증폭기의 입력신호를 전치증폭기(100)로 레벨 조정하고 출력전압을 궤환부(700)를 통해 비교기(200)의 입력에 연결하여 편차신호에 비례한 전압으로 펄스폭 변조기(300)를 동작하는 대신에 기준전압(VVR)과 출력직류전압(Vo)을 저항(R1, R2)으로 분압한 전압을 펄스폭 변조기(300)의 입력에 인가하여 전력변환용 반도체소자(501)를 구동하도록 한 구성을 나타낸다.On the other hand, Figure 10 is a circuit diagram showing an example of applying the pulse driving circuit according to the present invention to the DC-DC converter, the level of the digital amplifier input signal to the pre-amplifier 100 and the output voltage through the feedback unit 700 Instead of operating the pulse width modulator 300 with a voltage proportional to the deviation signal connected to the input of the comparator 200, the reference voltage V VR and the output DC voltage Vo are divided by the resistors R1 and R2. A configuration in which a voltage is applied to the input of the pulse width modulator 300 to drive the power conversion semiconductor device 501 is shown.
이러한 구성에 의하면, 앞서 서술한 바와 같이, 높은 입력전압(Vi)과 펄스폭 변조기(300) 등 저전압상태에서 동작하는 제어회로가 상호 간섭하지 않아서 안정된 동작이 유지된다. 또한, N형 반도체소자를 사용하여 회로를 구성하여도 전력변환용 반도체소자(501)에서 강하되는 전위차이가 적어 변환효율이 높고 경제적이며, 안정된 동작이 보장되는 제품의 제작이 가능하다.According to this configuration, as described above, the control circuits operating in the low voltage state such as the high input voltage Vi and the pulse width modulator 300 do not interfere with each other, thereby maintaining stable operation. In addition, even if the circuit is configured using the N-type semiconductor device, the potential difference that falls in the power conversion semiconductor device 501 is small, it is possible to manufacture a product with high conversion efficiency, economical and stable operation is guaranteed.
이와 같이, 본 발명의 상세한 설명에서는 구체적인 실시예(들)에 관해 설명하였으나, 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시예(들)에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.As described above, although the specific embodiment (s) have been described in the detailed description of the present invention, various modifications are possible without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiment (s), but should be defined by the claims below and equivalents thereof.
결국, 본 발명에 의한 디지털 증폭기의 펄스 구동회로에 따르면 다음과 같은 이점(들)이 발생한다.As a result, according to the pulse driving circuit of the digital amplifier according to the present invention, the following advantage (s) occurs.
즉, 펄스 트랜스포머와 직류재생회로를 이용하여 입력단과 출력단을 분리함으로써, 안정한 동작을 보장하고 넓은 범위의 튜티비에서도 동작이 안정된 스위칭동작이 유지되어 효율이 높고 동작이 안정된다.That is, by separating the input terminal and the output terminal by using a pulse transformer and a DC regeneration circuit, a stable operation is ensured, the switching operation is maintained stable even in a wide range of tube ratio, high efficiency and stable operation.
또한, 가격이 높은 전력변환용 반도체소자를 N형 MOSFET만으로 구성할 수 있어 제조원가를 대폭 절약할 수 있다.In addition, the high-cost power conversion semiconductor device can be composed only of the N-type MOSFET can significantly reduce the manufacturing cost.
또한, 출력 포화상태에서도 펄스폭 변조주파수 주기에 동기된 펄스를 발생하여 출력이 0[V] 전위로 떨어지지 않도록 유지함으로써, 출력 부하가 파손되거나 잡음의 발생이 되지 않는다.In addition, the output load is not broken or noise is generated by generating a pulse synchronized with the pulse width modulation frequency period even in the output saturation state so that the output does not fall to 0 [V] potential.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0072625A KR100428241B1 (en) | 2001-11-21 | 2001-11-21 | digital amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0072625A KR100428241B1 (en) | 2001-11-21 | 2001-11-21 | digital amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030042107A KR20030042107A (en) | 2003-05-28 |
| KR100428241B1 true KR100428241B1 (en) | 2004-04-28 |
Family
ID=29570590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0072625A KR100428241B1 (en) | 2001-11-21 | 2001-11-21 | digital amplifier |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100428241B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020092283A (en) * | 2002-10-29 | 2002-12-11 | 구성회 | A voltage control system of an electric heating |
| KR101186735B1 (en) * | 2006-09-05 | 2012-09-28 | 두산인프라코어 주식회사 | Drive stability device of motor |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53102662A (en) * | 1977-02-18 | 1978-09-07 | Fuji Electric Co Ltd | Driving circuit for pulse transformer |
| JPS63111710A (en) * | 1986-10-29 | 1988-05-17 | Toshiba Corp | Drive circuit for pulse amplifier |
| JPH02151261A (en) * | 1988-11-29 | 1990-06-11 | Shimadzu Corp | Pulse width modulation drive device |
| JPH0775333A (en) * | 1993-08-31 | 1995-03-17 | Nippon Electric Ind Co Ltd | Synchronous commutating pwm converter with mag amplifier circuit |
| JP2000165211A (en) * | 1998-11-24 | 2000-06-16 | Hakusan Mfg Co Ltd | Pulse amplifier circuit |
-
2001
- 2001-11-21 KR KR10-2001-0072625A patent/KR100428241B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53102662A (en) * | 1977-02-18 | 1978-09-07 | Fuji Electric Co Ltd | Driving circuit for pulse transformer |
| JPS63111710A (en) * | 1986-10-29 | 1988-05-17 | Toshiba Corp | Drive circuit for pulse amplifier |
| JPH02151261A (en) * | 1988-11-29 | 1990-06-11 | Shimadzu Corp | Pulse width modulation drive device |
| JPH0775333A (en) * | 1993-08-31 | 1995-03-17 | Nippon Electric Ind Co Ltd | Synchronous commutating pwm converter with mag amplifier circuit |
| JP2000165211A (en) * | 1998-11-24 | 2000-06-16 | Hakusan Mfg Co Ltd | Pulse amplifier circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030042107A (en) | 2003-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6388514B1 (en) | Class D high voltage amplifier system with adaptive power supply | |
| US6028776A (en) | Power factor correction converter | |
| US8094466B2 (en) | Resonant converter | |
| US5065300A (en) | Class E fixed frequency converter | |
| US20130194837A1 (en) | Control circuit and method for a flyback converter to compensate for an entry point of a burst mode | |
| US5151852A (en) | Class E power amplifier | |
| JP3475888B2 (en) | Switching power supply | |
| US20060176717A1 (en) | Analog control ASIC apparatus for high voltage power supply in image forming apparatus and method for controlling high voltage power supply | |
| US5392206A (en) | Control circuit for a switching DC-DC power converter including a controlled magnetic core flux resetting technique for output regulation | |
| US7071582B2 (en) | Output rising slope control technique for power converter | |
| US20170201183A1 (en) | Semiconductor device and switching power supply device | |
| KR101041913B1 (en) | Polyphase impedance transformation amplifier | |
| KR100983684B1 (en) | Voltage generation circuit | |
| JP6570623B2 (en) | Constant on-time (COT) control in isolated converters | |
| US4740879A (en) | Blocking oscillator switched power supply with standby circuitry | |
| US4931918A (en) | Ringing choke converter | |
| KR100428241B1 (en) | digital amplifier | |
| JP2004312594A (en) | Class d amplifier circuit | |
| JP2003299356A (en) | Dc-dc converter control method | |
| US4668921A (en) | Power supply circuit | |
| JP2976603B2 (en) | Series resonant converter control circuit | |
| JPH10108459A (en) | Switching power supply apparatus | |
| JP3459470B2 (en) | Power circuit | |
| JP4024732B2 (en) | Switching power supply control circuit | |
| JP3228457B2 (en) | Secondary voltage stabilization circuit of power supply CT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080313 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |