KR100427744B1 - Method for data interface of plasma display panel - Google Patents

Method for data interface of plasma display panel Download PDF

Info

Publication number
KR100427744B1
KR100427744B1 KR1019970016690A KR19970016690A KR100427744B1 KR 100427744 B1 KR100427744 B1 KR 100427744B1 KR 1019970016690 A KR1019970016690 A KR 1019970016690A KR 19970016690 A KR19970016690 A KR 19970016690A KR 100427744 B1 KR100427744 B1 KR 100427744B1
Authority
KR
South Korea
Prior art keywords
data
image data
interface unit
interface
control signal
Prior art date
Application number
KR1019970016690A
Other languages
Korean (ko)
Other versions
KR19980079041A (en
Inventor
김세용
Original Assignee
주식회사 대우일렉트로닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 대우일렉트로닉스 filed Critical 주식회사 대우일렉트로닉스
Priority to KR1019970016690A priority Critical patent/KR100427744B1/en
Priority to GB9809181A priority patent/GB2325812B/en
Priority to US09/069,963 priority patent/US6172659B1/en
Priority to JP10121321A priority patent/JPH10333633A/en
Publication of KR19980079041A publication Critical patent/KR19980079041A/en
Application granted granted Critical
Publication of KR100427744B1 publication Critical patent/KR100427744B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/66Transforming electric information into light information

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: A data interface device and a method of a PDP(Plasma Display Panel) are provided to minimize a temporary storage capacity for storing video data according to an input unit of a driver end, thereby increasing efficiency of PDP interface design and reducing a production design cost. CONSTITUTION: Video data outputted from a memory is supplied to an interface unit(40). 160-bit data of the video data is stored in the first interface unit(41). The second interface unit(42) stores next 160-bit data based on an input control signal generated through a line(L62) from a timing controller(60). The timing controller(60) generates an output control signal as soon as the input control signal is generated in the second interface unit(42), and supplies the output control signal to the first interface unit(41) through a line(L61). While the 160-bit data is inputted in the second interface unit(42), video data prestored in the first interface unit(41) is outputted to a driver end.

Description

피디피의 데이터 인터페이스 장치 및 방법{METHOD FOR DATA INTERFACE OF PLASMA DISPLAY PANEL}PD data device and method {METHOD FOR DATA INTERFACE OF PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel 이하, PDP라 약칭함)에 관한 것으로, 더욱 상세하게는 PDP의 외부로부터 수신된 영상 신호의 R, G, B 데이터를 임시 저장한 후 화면에 디스플레이하기 위해 드라이버단으로 데이터를 전송하는 피디피의 데이터 인터페이스 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel (abbreviated as PDP), and more particularly, to temporarily display R, G, and B data of an image signal received from the outside of a PDP and then display it on a screen. The present invention relates to a data interface method of PDPD for transmitting data to a driver.

최근 들어, 영상 표시장치의 대표 주자격인 CRT는 사이즈가 크고 높은 동작 전압을 필요로 하기 때문에 이를 대처하기 위한 기술개발이 도처에서 진행되어 박형화가 가능하고 고화질을 실현할 수 있는 EL(Electro Luminescence), LED(Light Emitting Diode), PDP등의 능동소자와 LCD(Liquid Crystal Display), ECD(Electro Chromic Display) 등의 수동소자가 개발되었으며, 본 발명은 능동소자 중의 하나인 PDP를 이용한 디스플레이 장치에 관련된다.In recent years, CRT, which is the main qualification of the video display device, requires a large size and a high operating voltage. Therefore, technology development to cope with this is in progress everywhere, and it is possible to reduce the thickness and realize high quality of EL (Electro Luminescence) and LED. Active elements such as Light Emitting Diodes (PDPs), PDPs, and passive elements such as LCDs (Liquid Crystal Displays) and ECDs (Electro Chromic Displays) have been developed. The present invention relates to a display device using a PDP, which is one of the active elements.

잘 알려진 바와 같이, PDP는 기체 방전 효과를 이용하여 문자, 그래픽, 또는 영상을 표시하는 장치로써, 참고적으로 PDP의 장점을 살펴보면, AC-PDP에 있어서 기입 펄스의 입력이 한번 들어가면 방전을 지속하는 기억 기능이 있고, 매트릭스 구조로 표시점이 규정되어 있으므로 화상의 찌그러짐이 없으며, 발광 주파수가 50 - 100 kHz 로 높기 때문에 깜빡거림이 없다는 것이다.As is well known, the PDP is a device that displays characters, graphics, or images by using the gas discharge effect. Referring to the advantages of the PDP, the PDP continuously discharges when an input pulse is input in the AC-PDP. There is a memory function, and since the display points are defined by the matrix structure, there is no distortion of the image, and there is no flicker because the emission frequency is high at 50-100 kHz.

또한, PDP 는 평면 구조이므로 공간상의 부피를 소형화할 수 있고, 방전에 접하는 유전체층 표면에 방전에 의한 소화를 적게 하는 재료를 사용하므로 수명이 길며, 글라스판의 주체로 된 판넬구조이기 때문에 반고정 정보를 슬라이드로서 투영하는 슬라이드상의 중첩이 가능하여 간략화에 유리한 점 등이 있다.In addition, since the PDP is a planar structure, the volume of the space can be miniaturized, and since the material which reduces the extinguishing by the discharge is used on the surface of the dielectric layer in contact with the discharge, the life is long and the panel structure mainly composed of the glass plate is semi-fixed information. There is a point that can be superimposed on the slide which projects the as a slide, which is advantageous for simplicity.

이러한 PDP 시스템의 데이터 처리 과정을 살펴보면, 먼저 외부로부터 수신된 영상 신호를 분리하여 각각의 R, G, B 데이터를 디지탈 데이터로 변환하고, 기설정된 소정 포맷으로 데이터를 재 정렬한 후 메모리부에 임시 저장하게 된다.Looking at the data processing process of such a PDP system, first, separates the image signal received from the outside, converts each R, G, B data into digital data, rearranges the data in a predetermined predetermined format and temporarily Will be saved.

그리고, 임시 저장된 데이터는 데이터 인터페이스부를 통해 드라이버단에 제공되고, 드라이버단은 PDP 패널에 구비된 각각의 전극을 구동시켜 입력된 데이터를 화면에 디스플레이하게 된다.The temporarily stored data is provided to the driver terminal through the data interface unit, and the driver terminal displays the input data on the screen by driving each electrode provided in the PDP panel.

이러한 종래의 피디피 시스템에서의 인터페이스부는 두 개의 분리된 라인 메모리로 구성되는데, 각각의 라인 메모리는 메모리부로부터 제공되는 영상 데이터를 각각 한 라인씩 교번적으로 저장하고 출력하게 된다.In the conventional PD system, the interface unit is composed of two separate line memories. Each line memory alternately stores and outputs image data provided from the memory unit one line.

예를 들어, 인터페이스부의 제 1 라인 메모리에 저장된 데이터가 출력되는 동안 제 2 라인 메모리는 메모리부로부터 다음 라인에 해당하는 영상 데이터를 제공받아 입력하게 되고, 제 2 라인 메모리에 저장된 데이터가 출력되는 동안에는 제 1 라인 메모리가 다시 메모리부로부터 제공되는 다음 라인에 해당하는 영상 데이터를 입력하게 된다.For example, while the data stored in the first line memory of the interface unit is output, the second line memory receives and inputs image data corresponding to the next line from the memory unit, while the data stored in the second line memory is output. The first line memory again inputs image data corresponding to the next line provided from the memory unit.

따라서, 이러한 종래의 피디피 인터페이스부는 한 라인에 해당하는 영상 데이터를 교번적으로 입/출력하기 위해서 적어도 두 라인의 영상 데이터를 저장할 수 있는 메모리 공간이 반드시 필요로 한다.Accordingly, such a conventional PD interface unit needs a memory space capable of storing image data of at least two lines in order to alternately input / output image data corresponding to one line.

한편, 드라이버단은 853×480의 화면 크기를 갖는 PDP의 경우 64개의 전극에 대한 구동을 담당하는 40개의 드라이버 IC로 구성되는데, 각 드라이버 IC는 인터페이스부내의 두 개의 라인 메모리중 판독 모드로 동작중인 라인 메모리로부터 4비트씩 16번에 걸쳐 디스플레이하고자 하는 데이터를 제공받게 된다.On the other hand, the driver stage is composed of 40 driver ICs that drive the 64 electrodes in the case of PDP having a screen size of 853 × 480. Each driver IC is operating in the read mode of the two line memories in the interface unit. 16 lines of 4 bits are provided from the line memory.

즉, 4비트의 영상 데이터가 40개의 드라이버 IC중 대응하는 각 드라이버 IC에 동시에 제공되는 방식으로 16번에 걸쳐 순차적으로 진행되므로써, 1라인분의 영상 데이터가 드라이버단으로 로딩(loading)된다.That is, the 4-bit image data is sequentially provided 16 times in a manner that is simultaneously provided to the corresponding driver ICs among the 40 driver ICs, so that one line of image data is loaded into the driver stage.

따라서, 상술한 바와 같은 드라이버 IC의 입력 특성을 고려하면, 인터페이스부에 구비되는 각 라인 메모리의 크기를 드라이버단의 1회 입력 단위에 대응하는 크기로 구성할 수 있을 것이다.Therefore, in consideration of the input characteristics of the driver IC as described above, the size of each line memory included in the interface unit may be configured to a size corresponding to one input unit of the driver terminal.

따라서, 본 발명은 상기한 점에 착안하여 안출한 것으로, PDP에서 인터페이스부에 구비되는 메모리 수단의 크기를 최소화하여 하드웨어 설계의 효율성을 높일 수 있는 PDP의 데이터 인터페이스 장치 및 방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a data interface apparatus and method of a PDP capable of increasing the efficiency of hardware design by minimizing the size of the memory means provided in the interface unit in the PDP. have.

상기 목적을 달성하기 위하여 본 발명은, 입력 영상의 수직 및 수평 동기 신호에 기초하여 타이밍 제어부로부터 발생하는 제어펄스에 응답하며, 프레임 메모리에 저장된 각 n비트의 R, G, B 영상 데이터를 복수의 드라이버 IC로 구성된 데이터 드라이버단으로 인터페이스하는 PDP 인터페이스 장치의 데이터 인터페이스 방법에 있어서, 상기 데이터 드라이버단으로의 데이터 인터페이스는, 각 m비트의 그룹단위 영상 데이터가 대응하는 상기 각 드라이버 IC에 동시에 각각 제공되는 방식으로 순차적으로 다수회 진행되므로써 1라인분 단위로 수행되며, 상기 인터페이스 장치는, 상기 복수의 각 드라이버 IC에 동시에 한 번 제공되는 상기 m비트의 그룹단위 영상 데이터의 저장 용량을 각각 가지고, 영상 데이터의 입출력을 교번적으로 수행하는 두 개의 버퍼 메모리로 구성되어, 상기 메모리에 저장된 영상 데이터의 각 라인 데이터를 데이터 드라이버단에 순차적으로 인터페이스하는 피디피의 데이터 인터페이스 장치 및 방법을 제공한다.In order to achieve the above object, the present invention, in response to the control pulse generated from the timing control unit based on the vertical and horizontal synchronization signal of the input image, a plurality of R, G, B image data of each n bits stored in the frame memory In a data interface method of a PDP interface device for interfacing to a data driver stage composed of a driver IC, the data interface to the data driver stage is simultaneously provided to each of the driver ICs corresponding to each m-bit group of image data. A plurality of steps are sequentially performed in units of lines, and the interface device each has a storage capacity of the m-bit group image data, which is simultaneously provided to each of the plurality of driver ICs. Buffers that alternately perform input and output Consists Lee, there is provided a PDP of the data interface devices and methods for interfacing the respective line data of the image data stored in the memory to the data driver stage sequentially.

도 1은 일반적인 피디피 시스템의 주요 부분에 대한 블럭구성도,1 is a block diagram of a main part of a general PD system;

도 2는 본 발명의 바람직한 실시예에 따른 피디피 데이터 인터페이스 방법을 적용하는데 적합한 인터페이스부의 구성을 도시한 도면,2 is a diagram illustrating a configuration of an interface unit suitable for applying a PDP data interface method according to an exemplary embodiment of the present invention;

도 3은 일반적인 피디피에 있어서 입/출력 제어신호에 의한 인터페이스부의 동작을 도시한 도면.3 is a view showing the operation of the interface unit by the input / output control signal in a typical PD.

<도면의 주요부분에 대한 부호의 설명><Description of the code | symbol about the principal part of drawing>

10 : 신호 처리부 20 : A/D 변환부10: signal processing unit 20: A / D conversion unit

30 : 메모리부 40 : 인터페이스부30: memory unit 40: interface unit

50 : 드라이버단 60 : 타이밍 제어부50: driver stage 60: timing control unit

본 발명의 상기 및 기타 목적과 여러 가지 장점은 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.The above and other objects and various advantages of the present invention will become more apparent from the preferred embodiments of the present invention described below with reference to the accompanying drawings.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 일반적인 PDP 시스템의 주요부분에 대한 블록구성도로써, 신호 처리부(10), A/D(Analog/Digital) 변환부(20), 메모리부(30), 인터페이스부(40), 드라이버단(50), 타이밍 제어부(60)를 포함한다.1 is a block diagram of a main part of a general PDP system, and includes a signal processor 10, an analog / digital (A / D) converter 20, a memory 30, an interface 40, and a driver. 50, the timing control part 60 is included.

동도면을 참조하여 PDP 시스템에 입력되는 영상 데이터의 처리 과정을 살펴보면, 외부로부터 수신된 영상 신호는 신호 처리부(10)에 의해 R, G, B 색신호로 분리되고 다시 A/D 변환부(20)에 의해 각각 디지탈 데이터로 변환되어 메모리부(30)에 저장된다.Looking at the processing of the image data input to the PDP system with reference to the drawing, the image signal received from the outside is separated into R, G, B color signals by the signal processing unit 10 and again the A / D conversion unit 20 Are converted into digital data and stored in the memory unit 30, respectively.

그리고, 디지탈 변환된 데이터는 기설정된 소정 포맷으로 재 정렬된 후 메모리부(30)에 저장되고, 입력되는 영상신호의 동기 신호에 기초하여 타이밍 제어부(60)로부터 제공되는 데이터 출력 클럭에 의거하여 인터페이스부(40)에 전송되어 임시 저장된 후 드라이버단(50)을 통해 화면에 디스플레이 된다.Then, the digitally converted data is rearranged in a predetermined predetermined format and stored in the memory unit 30, and based on a data output clock provided from the timing controller 60 based on a synchronization signal of an input video signal. After being transmitted to the unit 40 and temporarily stored, it is displayed on the screen through the driver unit 50.

한편, 상술한 인터페이스부(40)는 도 2에 도시된 바와 같이 제 1 인터페이스부(41), 제 2 인터페이스부(42)를 포함하여 구성되는데, 메모리부(30)로부터 제공된 영상 데이터는 타이밍 제어부(60)로부터 발생하는 입/출력 제어신호에 의해 제 1 및 제 2 인터페이스부(41,42)에 교번적으로 동시에 입/출력 된다.Meanwhile, the interface unit 40 described above includes a first interface unit 41 and a second interface unit 42 as shown in FIG. 2, wherein the image data provided from the memory unit 30 is a timing controller. Input and output control signals generated from 60 are alternately input and output to the first and second interface units 41 and 42 simultaneously.

그리고, 일반적인 PDP 시스템의 드라이버단(50)은 화면 크기가 480×853인피디피일 경우 40개의 드라이버 IC로 구성되며, 드라이버 IC 하나당 64개의 전극을 담당하여 각 전극들의 구동을 제어하게 되는데, 각각의 드라이버 IC는 인터페이스부(40)로부터 출력되는 영상 데이터를 타이밍 제어부(60)로부터 발생하는 시프트 클럭에 의거하여 4비트씩 16번에 걸쳐 입력하게 된다.In addition, the driver stage 50 of the general PDP system includes 40 driver ICs when the screen size is 480 × 853, and it controls 64 electrodes per driver IC to control the driving of each electrode. The driver IC inputs the video data output from the interface unit 40 four times by four bits on the basis of the shift clock generated from the timing controller 60.

따라서, 상술한 제 1 인터페이스부(41) 및 제 2 인터페이스부(42)는 각각 40개의 드라이버 IC에 4비트의 영상 데이터를 동시에 병렬 제공해야 하므로 적어도 160비트(4비트×40개) 크기의 데이터를 임시 저장할 수 있는 임시 저장 수단으로 구성한다.Therefore, since the first interface unit 41 and the second interface unit 42 must simultaneously provide 4-bit image data to 40 driver ICs at the same time, at least 160 bits (4 bits x 40 pieces) of data are required. Is configured as a temporary storage means for temporary storage.

동도면을 참조하여 본 발명의 바람직한 실시예에 따른 PDP의 데이터 인터페이스 방법을 상세히 설명하면 다음과 같다.The data interface method of the PDP according to the preferred embodiment of the present invention will be described in detail with reference to the drawings.

메모리부(30)로부터 출력된 영상 데이터는 상술한 바와 같이 구성된 인터페이스부(40)에 제공되는데, 이때 타이밍 제어부(60)로부터 라인(L61)을 통해 발생하는 입력 제어신호에 의거하여 메모리부(30)로부터 출력되는 한 라인분의 영상 데이터중 160비트의 데이터가 제 1 인터페이스부(41)에 저장된다.The image data output from the memory unit 30 is provided to the interface unit 40 configured as described above, wherein the memory unit 30 is based on an input control signal generated through the line L61 from the timing controller 60. 160 bits of data of one line of image data outputted from the N-axis are stored in the first interface unit 41.

그리고, 제 2 인터페이스부(42)는 다시 타이밍 제어부(60)로부터 라인(L62)을 통해 발생하는 입력 제어신호에 의거하여 그 다음에 위치한 160비트의 데이터를 저장하게 되는데, 이때 타이밍 제어부(60)는 상술한 제 2 인터페이스부(42)에 입력 제어신호를 발생하는 시점과 동일한 시점에서 출력 제어신호를 발생하여 라인(L61)을 통해 제 1 인터페이스부(41)에 제공함으로써, 제 1 인터페이스부(41)에 저장된 160비트의 영상 데이터를 총 40개의 드라이버 IC에 4비트씩 제공하게 된다.In addition, the second interface unit 42 stores 160-bit data next based on the input control signal generated from the timing controller 60 through the line L62. In this case, the timing controller 60 Generates an output control signal at the same time as when the input control signal is generated in the second interface unit 42 described above, and provides the output control signal to the first interface unit 41 through the line L61. The 160-bit video data stored in 41) is provided to 40 driver ICs in total by 4 bits.

따라서, 제 2 인터페이스부(42)에 160비트의 영상 데이터가 입력되는 동안 제 1 인터페이스부(41)에 기저장된 영상 데이터는 드라이버단(50)으로 출력된다.Therefore, the image data pre-stored in the first interface unit 41 is output to the driver terminal 50 while the 160-bit image data is input to the second interface unit 42.

그리고, 제 1 인터페이스부(41)의 데이터 입력 과정과 제 2 인터페이스부(42)의 데이터 출력 과정이 종료되면, 타이밍 제어부(60)는 다시 제 2 인터페이스부(42)에에 출력 제어신호를, 제 1 인터페이스부(41)에는 입력 제어신호를 발생하므로써, 제 1 인터페이스부(41)는 데이터의 입력을, 제 2 인터페이스부(42)는 데이터의 출력을 수행하게 된다.When the data input process of the first interface unit 41 and the data output process of the second interface unit 42 are finished, the timing controller 60 again outputs an output control signal to the second interface unit 42. By generating an input control signal to the first interface unit 41, the first interface unit 41 inputs data and the second interface unit 42 outputs data.

결과적으로, 제 1 인터페이스부(41)와 제 2 인터페이스부(42)는 타이밍 제어부(60)로부터 발생하는 입/출력 제어신호에 의거하여 도 3에 도시된 바와 같은 입/출력 과정을 동시에 교번적으로 수행하게 된다.As a result, the first interface unit 41 and the second interface unit 42 alternately perform the input / output process as shown in FIG. 3 based on the input / output control signal generated from the timing controller 60. Will be performed.

그리고, 상술한 과정을 거쳐 각각의 인터페이스부(40)로부터 출력되는 영상 데이터는 드라이버단에(50)에 제공된 후 PDP 패널에 구비된 각각의 전극의 구동에 의해 화면에 디스플레이된다.Then, the image data output from each interface unit 40 through the above-described process is provided to the driver terminal 50 and then displayed on the screen by driving each electrode provided in the PDP panel.

이상 설명한 바와 같이 본 발명에 따르면, 데이터 인터페이스부에서 영상 데이터를 저장하기 위한 임시 저장 용량을 한 라인분의 영상 데이터를 저장할 수 있는 크기가 아니라, 드라이버단(50)의 입력 단위에 맞게 최소화하여 PDP 인터페이스부 설계의 효율성을 높일 수 있고, 그에 따른 제품 설계 비용을 감소시킬 수 있는 효과가 있다.As described above, according to the present invention, the PDP is minimized to fit the input unit of the driver stage 50, rather than the size of the temporary storage capacity for storing the image data in the data interface unit to store the image data for one line. It is possible to increase the efficiency of the interface unit design, thereby reducing the product design cost.

Claims (3)

입력 영상의 수직 및 수평 동기 신호에 기초하여 타이밍 제어부로부터 발생하는 제어펄스에 응답하며, 프레임 메모리에 저장된 각 n비트의 R, G, B 영상 데이터를 복수의 드라이버 IC로 구성된 데이터 드라이버단으로 인터페이스하는 PDP 인터페이스 장치에서의 데이터 인터페이스 방법으로서,It responds to the control pulse generated from the timing controller based on the vertical and horizontal synchronization signals of the input image, and interfaces the n, R, G, and B image data stored in the frame memory to a data driver stage composed of a plurality of driver ICs. As a data interface method in a PDP interface device, 상기 타이밍 제어부로부터의 입력제어신호 인가시 프레임 메모리로부터의 한 라인분 영상 데이터를 m비트의 그룹단위 영상 데이터로 나누어 내부의 두 개 인터페이스부에 순차적으로 저장시키는 단계와,When the input control signal from the timing controller is applied, dividing one line image data from the frame memory into m-bit group unit image data and sequentially storing the image data in two interface units; 상기 타이밍 제어부로부터의 출력제어신호 인가시 상기 두 개의 인터페이스부에 저장된 m비트의 그룹 단위 영상 데이터를 교번적으로 상기 복수의 드라이버 IC로 구성된 데이터 드라이버단으로 출력시키는 단계,Alternately outputting m-bit group unit image data stored in the two interface units to a data driver stage composed of the plurality of driver ICs when an output control signal from the timing controller is applied; 를 포함하는 피디피의 데이터 인터페이스 방법.PD data interface method comprising a. 입력 영상의 수직 및 수평 동기 신호에 기초하여 타이밍 제어부로부터 발생하는 제어펄스에 응답하며, 프레임 메모리에 저장된 각 n비트의 R, G, B 영상 데이터를 복수의 드라이버 IC로 구성된 데이터 드라이버단으로 인터페이스하는 PDP 인터페이스 장치로서,It responds to the control pulse generated from the timing controller based on the vertical and horizontal synchronization signals of the input image, and interfaces the n, R, G, and B image data stored in the frame memory to a data driver stage composed of a plurality of driver ICs. PDP interface device, 상기 복수의 각 드라이버 IC에 동시에 한 번 제공되는 m비트의 그룹단위 영상 데이터의 저장용량을 가지며, 상기 타이밍 제어부로부터의 입력제어신호에 따라프레임 메모리로부터의 한 라인분 영상 데이터중 상기 m비트의 그룹단위 영상 데이터를 저장하였다가, 상기 타이밍 제어부로부터의 출력제어신호 인가시 데이터 드라이버단으로 상기 저장된 m비트의 영상 데이터를 출력시키는 제1인터페이스부와,The m-bit group of one line of image data from a frame memory according to an input control signal from the timing controller, having a storage capacity of m-bit group image data provided once to each of the plurality of driver ICs simultaneously A first interface unit for storing unit image data and outputting the stored m-bit image data to a data driver terminal when an output control signal from the timing controller is applied; 상기 제1인터페이스부와 동일한 m비트의 그룹단위 영상 데이터의 저장용량을 가지며, 상기 타이밍 제어부로부터의 입력제어신호에 따라 상기 한 라인분의 영상 데이터 중 제1인터페이스부에 저장된 데이터의 다음에 위치한 m비트의 그룹단위 영상 데이터를 저장하였다가, 상기 타이밍 제어부로부터의 출력제어신호 인가시 상기 m비트의 영상 데이터를 상기 제1인터페이스부와 교번적으로 상기 데이터 드라이버단으로 인가시키는 제2인터페이스부,M having a storage capacity of group unit image data of the same m-bit as the first interface unit, and located next to the data stored in the first interface unit among the image data for one line according to an input control signal from the timing controller; A second interface unit storing bit group image data and applying the m-bit image data to the data driver terminal alternately with the first interface unit when an output control signal from the timing controller is applied; 를 포함하는 것을 특징으로 하는 피디피의 데이터 인터페이스 장치.PD data interface device comprising a. 제1항에 있어서,The method of claim 1, 상기 제1인터페이스부 및 제2인터페이스부는, 수평 라인의 픽셀수가 853개 일 때, 각각 160비트의 데이터를 임시 저장할 수 있는 것을 특징으로 하는 피디피의 데이터 인터페이스 장치.The first interface unit and the second interface unit, the data interface device of the PDIP, characterized in that when the number of horizontal lines of 853 pixels, each of 160 bits of data can be temporarily stored.
KR1019970016690A 1997-04-30 1997-04-30 Method for data interface of plasma display panel KR100427744B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970016690A KR100427744B1 (en) 1997-04-30 1997-04-30 Method for data interface of plasma display panel
GB9809181A GB2325812B (en) 1997-04-30 1998-04-29 Data interfacing apparatus of a flat panel display
US09/069,963 US6172659B1 (en) 1997-04-30 1998-04-30 Data interfacing apparatus of a flat panel display
JP10121321A JPH10333633A (en) 1997-04-30 1998-04-30 Data interface device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970016690A KR100427744B1 (en) 1997-04-30 1997-04-30 Method for data interface of plasma display panel

Publications (2)

Publication Number Publication Date
KR19980079041A KR19980079041A (en) 1998-11-25
KR100427744B1 true KR100427744B1 (en) 2004-09-16

Family

ID=37335144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970016690A KR100427744B1 (en) 1997-04-30 1997-04-30 Method for data interface of plasma display panel

Country Status (1)

Country Link
KR (1) KR100427744B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100427019B1 (en) * 1998-06-30 2004-07-30 주식회사 대우일렉트로닉스 A timing control circuit of a PDP television

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05108549A (en) * 1991-10-14 1993-04-30 Sony Corp Access method for memory
JPH0643829A (en) * 1992-07-24 1994-02-18 Fujitsu Ltd Method for driving plasma display
JPH0934400A (en) * 1995-07-20 1997-02-07 Fujitsu General Ltd Image display device
KR970058010A (en) * 1995-12-28 1997-07-31 배순훈 Memory device of PDP TV

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05108549A (en) * 1991-10-14 1993-04-30 Sony Corp Access method for memory
JPH0643829A (en) * 1992-07-24 1994-02-18 Fujitsu Ltd Method for driving plasma display
JPH0934400A (en) * 1995-07-20 1997-02-07 Fujitsu General Ltd Image display device
KR970058010A (en) * 1995-12-28 1997-07-31 배순훈 Memory device of PDP TV

Also Published As

Publication number Publication date
KR19980079041A (en) 1998-11-25

Similar Documents

Publication Publication Date Title
US7688301B2 (en) Apparatus and method for driving liquid crystal display device
KR100416823B1 (en) Method for driving plasma display panel
KR100220704B1 (en) Apparatus and method for input interface of a plasma display panel
US7551185B2 (en) Apparatus for re-ordering video data for displays using two transpose steps and storage of intermediate partially re-ordered video data
KR100465547B1 (en) Drive method for plasma display panel and plasma display device
US6404440B1 (en) Process and device for rotating-code addressing for plasma displays
KR100427744B1 (en) Method for data interface of plasma display panel
EP0945846B1 (en) Process and device for addressing a plasma display panel
JP4689823B2 (en) Data interfacing device for AC type plasma display panel system
KR0118493Y1 (en) The data separation driving system of a plasma display panel
JPH11219151A (en) Drive device for plasma display panel
KR100588755B1 (en) Data processing circuit for driving active matrix organic light emitted diode panel in a fashion of time division control
JPH10333633A (en) Data interface device
KR100403512B1 (en) PDTV&#39;s data interface circuit
KR100209634B1 (en) Multi-gray driving circuit for tft-lcd
KR100266324B1 (en) A generation of data load clock for pdp television
KR100209794B1 (en) Brightness compensation method for pdp display device
KR100352978B1 (en) Plasma Display Panel and Driving Method Thereof
KR100403516B1 (en) PDTV&#39;s data interface circuit
JP2003302928A (en) Plasma display device and driving circuit therefor, and driving method
JPH10333632A (en) Flat display device and image data processing method
JP2000259114A (en) Inverse gamma correcting circuit and moving picture false outline correcting circuit and driving circuit for video display element
KR20040054031A (en) Driving circuit and method of plasma display panel
KR19980074917A (en) A driving method of a plasma display device and a driving circuit thereof
KR19980079004A (en) PD Electrode Arrangement Structure and Electrode Driving Method

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080401

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee