KR100427039B1 - OP-Amp for capacitor load - Google Patents
OP-Amp for capacitor load Download PDFInfo
- Publication number
- KR100427039B1 KR100427039B1 KR10-2001-0038795A KR20010038795A KR100427039B1 KR 100427039 B1 KR100427039 B1 KR 100427039B1 KR 20010038795 A KR20010038795 A KR 20010038795A KR 100427039 B1 KR100427039 B1 KR 100427039B1
- Authority
- KR
- South Korea
- Prior art keywords
- buffer unit
- capacitor
- detection signal
- load
- voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0469—Details of the physics of pixel operation
- G09G2300/0478—Details of the physics of pixel operation related to liquid crystal pixels
- G09G2300/0482—Use of memory effects in nematic liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
Abstract
본 발명은 캐패시터 부하 구동 앰프에 관한 것으로 이를 위한 본 발명은 각각의 부하 캐패시터를 구동하기 위한 다수개의 구동 앰프로 구성되는 LCD 드라이버에 있어서, 각각의 구동 앰프는, 입력되는 전압을 버퍼링하는 버퍼부; 상기 버퍼부의 내부 노드에서 인가되는 신호중에서, 정상상태에서는 로우 레벨이고 입력 및 출력이 변화시 하이 레벨이 되며, 부하 캐패시터에 걸리는 전압이 일정레벨 이상이 되면 로우 레벨이 되는 신호인 제1 검출신호와, 상기 버퍼부의 내부 노드중 전원전압과 접지전압 사이의 전위레벨을 갖는 제2 검출신호에 응답하여 상기 제1 검출신호가 상기 제2 검출신호보다 높은 경우 제어신호를 활성화시켜 출력하는 비교부; 상기 버퍼부의 출력단과 상기 부하 캐패시터 사이에 구비되는 저항; 및 상기 버퍼부의 출력단과 상기 부하 캐패시터의 사이에 구비되며, 활성화된 상기 제어신호에 의해 턴온되는 스위치를 구비하는 캐패시터 부하 구동 앰프를 제공한다.The present invention relates to a capacitor load driving amplifier. The present invention provides a LCD driver including a plurality of driving amplifiers for driving each load capacitor, each driving amplifier comprising: a buffer unit for buffering an input voltage; Among the signals applied from the internal node of the buffer unit, the first detection signal, which is a low level in a normal state, becomes a high level when an input and an output change, and becomes a low level when a voltage applied to a load capacitor becomes a predetermined level or more. A comparison unit activating and outputting a control signal when the first detection signal is higher than the second detection signal in response to a second detection signal having a potential level between a power supply voltage and a ground voltage among the internal nodes of the buffer unit; A resistor provided between the output terminal of the buffer unit and the load capacitor; And a switch provided between the output end of the buffer unit and the load capacitor, the switch having a switch turned on by the activated control signal.
Description
본 발명은 STN(Super twisted nematic) LCD 구동 드라이버에 관한 것으로, 특히 캐패시터 부하 구동 앰프에 관한 것이다.The present invention relates to a super twisted nematic (STN) LCD drive driver, and more particularly, to a capacitor load drive amplifier.
도 1은 종래의 STN 구동 드라이버를 나타낸다.1 shows a conventional STN drive driver.
도 1을 참조하면, 다수개의 구동 앰프로 구성되는 LCD 드라이버에 있어서, 각각의 구동 앰프는, 입력되는 전압을 버퍼링 하는 버퍼부(10)와, 다수개의 스위치로 구성되어, 상기 입력되는 전압에 응답하여 선택적으로 활성화 되는 스위치부(20)로 구성된다.Referring to FIG. 1, in an LCD driver including a plurality of driving amplifiers, each driving amplifier includes a buffer unit 10 for buffering an input voltage and a plurality of switches, and responds to the input voltage. It consists of a switch unit 20 that is selectively activated.
이하, 도 1을 참조하여 상기 종래의 STN 구동 드라이버의 동작을 설명하기로 한다.Hereinafter, an operation of the conventional STN driving driver will be described with reference to FIG. 1.
먼저, 상기 버퍼부(10)에 저항 어레이(도면에는 도시되지 않음)를 사용하여 분압된 전압이 인가된다.First, a divided voltage is applied to the buffer unit 10 using a resistor array (not shown).
상기 저항 어레이는 외부에서 인가되는 입력신호(도면에는 도시되지 않음)에 응답하여 일정한 전압을 생성하고 이를 상기 버퍼부(10)에 인가한다.The resistor array generates a constant voltage in response to an input signal (not shown) applied from the outside and applies it to the buffer unit 10.
이어서, 상기 버퍼부(10)에 인가된 전압이 캐패시터(CL)에 차지된다.Subsequently, the voltage applied to the buffer unit 10 is charged to the capacitor C L.
상기 입력 전압(Vin)에 따라 상기 스위치(S1 ∼ SN)중 어느 하나가 선택되어 단락되고 상기 캐패시터(CL)에 저장된 차지가 LCD 판넬(30)상의 부하 캐패시터(C1 ∼ CN)에 저장된다.One of the switches S1 to S N is selected and shorted according to the input voltage Vin, and the charge stored in the capacitor C L is stored in the load capacitors C1 to C N on the LCD panel 30. do.
여기서, 상기 STN LCD 구동 드라이버에 연결되는 부하 캐패시터(C1 ∼ CN)의용량은 대략 1㎌ ∼ 2㎌에 이르는 매우 큰 값을 가지며 이에 의하여 상기 버퍼부(10)의 출력이 발진을 일으키거나 위상 마진이 악화되게 된다.Here, the STN load capacitor (C1 ~ C N) Biomedical amount which is connected to the LCD driver is driving cause has a very large value ranging from about 1㎌ ~ 2㎌ whereby the output of the buffer unit 10 by the oscillation or phase Margins will deteriorate.
상기 부하 캐패시터(C1 ∼ CN)의 용량이 증가하게 되면 버퍼부(10)의 부하 캐패시턴스가 증가하게 되어 위상 마진이 나빠지게 되므로, 상기 버퍼부(10)의 출력전압(OUT)이 LCD 패널을 구동하기 위한 전압에 이르는데 많은 시간이 소요되게 되므로, 도 2에 도시된 바와 같이, 버퍼부의 출력전압(OUT)과 공진현상을 일으켜 발진하게 된다.When the capacitance of the load capacitors C1 to C N increases, the load capacitance of the buffer unit 10 increases and the phase margin worsens, so that the output voltage OUT of the buffer unit 10 increases the LCD panel. Since it takes a long time to reach the voltage for driving, as shown in Figure 2, the oscillation occurs due to the resonance phenomenon with the output voltage (OUT) of the buffer unit.
종래에는 상기한 문제점을 해결하기 위하여 도 3에 도시된 바와 같은 회로를 사용하여 그 문제를 해결하고자 하였다.In the related art, in order to solve the above problems, a circuit as shown in FIG. 3 is used to solve the problem.
도 3은 종래의 다른 STN LCD 구동드라이버를 나타낸다.3 shows another conventional STN LCD driver.
도 3에 도시된 STN LCD 구동드라이버의 구성은 도 1에 도시된 것과 동일하되, 단지 도 1상의 버퍼부(10)와 스위치부(20) 사이에 저항이 연결된 것이 다른것을 볼 수 있다.The configuration of the STN LCD driver shown in FIG. 3 is the same as that shown in FIG. 1, but it can be seen that a resistor is connected between the buffer unit 10 and the switch unit 20 of FIG. 1.
상기 저항(R)을 추가함으로서 상기 버퍼부(10a)의 출력이 다시금 버퍼부(10a)로 피드백 되기가 어려워지게 되어 발진현상을 줄일수는 있으나, 도 4에 도시된 바와 같이 저항(R)과 캐패시터(CL)의 시정수에 의하여 상기 버퍼부(10a)에서 출력된 전압(OUT1)이 LCD 패널을 구동하기 위한 전압인 11V에 이르는데 많은 시간이 걸리게 된다.By adding the resistor R, the output of the buffer unit 10a becomes difficult to be fed back to the buffer unit 10a, thereby reducing oscillation. However, as shown in FIG. Due to the time constant of the capacitor C L , it takes a long time for the voltage OUT1 output from the buffer unit 10a to reach 11V, which is a voltage for driving the LCD panel.
즉, 상기 버퍼부(10a)의 출력이 LCD 패널을 구동하기 위한 전압의 99.9%에이르는 세틀링(settling) 시간이 느려지므로 위상 마진이 나빠지게 되는 문제점이 있다.That is, since the settling time at which the output of the buffer unit 10a reaches 99.9% of the voltage for driving the LCD panel is slow, there is a problem in that the phase margin becomes worse.
한편, 상기한 방법 이외에, 상기 버퍼부(10a)의 동작 전류를 증가시킴으로서 발진현상을 억제하는 방법이 제시된 적이 있으나, 이는 상기 STN LCD 구동 드라이버를 휴대폰이나 소형 포터블(portable)기기에 적용하는 것을 포기하는 것과 다음없는 바, 널리 사용되기가 어려웠다.On the other hand, in addition to the above method, a method of suppressing the oscillation phenomenon by increasing the operating current of the buffer unit 10a has been proposed, but this gives up the application of the STN LCD driver to a mobile phone or a small portable device (portable) Without and following, it was difficult to be widely used.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 동작전류를 거의 증가시키지 않으면서도 위상 마진 특성이 우수한 STN LCD 구동 드라이버를 제공함에 그 목적이 있다.Disclosure of Invention The present invention has been made to solve the above-mentioned conventional problems, and an object thereof is to provide an STN LCD driver having excellent phase margin characteristics without increasing operating current.
도 1은 종래의 캐패시터 부하 구동 드라이버의 상세 회로도.1 is a detailed circuit diagram of a conventional capacitor load driving driver.
도 2는 종래의 캐패시터 부하 구동 드라이버의 출력 파형도.2 is an output waveform diagram of a conventional capacitor load driving driver.
도 3은 종래의 다른 캐패시터 부하 구동 드라이버의 상세 회로도.3 is a detailed circuit diagram of another conventional capacitor load driving driver.
도 4는 종래의 다른 캐패시터 부하 구동 드라이버의 출력 파형도.4 is an output waveform diagram of another conventional capacitor load driving driver.
도 5는 본 발명에 따른 캐패시터 부하 구동 드라이버의 상세 회로도.5 is a detailed circuit diagram of a capacitor load driving driver according to the present invention.
도 6은 본 발명에 따른 버퍼부의 출력 파형도.6 is an output waveform diagram of a buffer unit according to the present invention;
도 7은 본 발명에 따른 캐패시터 부하 구동 드라이버의 출력 파형도.7 is an output waveform diagram of a capacitor load driver according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
100 : 버퍼부 200 : 비교부100: buffer unit 200: comparison unit
300 : 스위치부300: switch unit
본 발명은 각각의 부하 캐패시터를 구동하기 위한 다수개의 구동 앰프로 구성되는 LCD 드라이버에 있어서, 각각의 구동 앰프는, 입력되는 전압을 버퍼링하는 버퍼부; 상기 버퍼부의 내부 노드에서 인가되는 신호중에서, 정상상태에서는 로우 레벨이고 입력 및 출력이 변화시 하이 레벨이 되며, 부하 캐패시터에 걸리는 전압이 일정레벨 이상이 되면 로우 레벨이 되는 신호인 제1 검출신호와, 상기 버퍼부의 내부 노드중 전원전압과 접지전압 사이의 전위레벨을 갖는 제2 검출신호에 응답하여 상기 제1 검출신호가 상기 제2 검출신호보다 높은 경우 제어신호를 활성화시켜 출력하는 비교부; 상기 버퍼부의 출력단과 상기 부하 캐패시터 사이에 구비되는 저항; 및 상기 버퍼부의 출력단과 상기 부하 캐패시터의 사이에 구비되며, 활성화된 상기 제어신호에 의해 턴온되는 스위치를 구비하는 캐패시터 부하 구동 앰프를 제공한다.The present invention provides an LCD driver including a plurality of driving amplifiers for driving each load capacitor, each driving amplifier comprising: a buffer unit for buffering an input voltage; Among the signals applied from the internal node of the buffer unit, the first detection signal, which is a low level in a normal state, becomes a high level when an input and an output change, and becomes a low level when a voltage applied to a load capacitor becomes a predetermined level or more. A comparison unit activating and outputting a control signal when the first detection signal is higher than the second detection signal in response to a second detection signal having a potential level between a power supply voltage and a ground voltage among the internal nodes of the buffer unit; A resistor provided between the output terminal of the buffer unit and the load capacitor; And a switch provided between the output end of the buffer unit and the load capacitor, the switch having a switch turned on by the activated control signal.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
도 5는 본 발명에 따른 캐패시터 부하 구동 회로의 일실시예이다.5 is an embodiment of a capacitor load driving circuit according to the present invention.
도 5를 참조하면, 본 발명은 캐패시터 부하 구동 앰프에 관한 것으로 이를 위한 본 발명은, 다수개의 구동 앰프로 구성되는 LCD 드라이버에 있어서, 각각의 구동 앰프는,Referring to FIG. 5, the present invention relates to a capacitor load driving amplifier. The present invention provides a LCD driver including a plurality of driving amplifiers.
입력되는 전압을 버퍼링하는 버퍼부(100)와, 상기 버퍼부(100)의 내부 노드중, 정상상태(Steady state)에서는 로우 레벨이고 입력 및 출력이 변화시 하이 레벨이되며, 부하에 걸리는 전압이 일정레벨 이상이되면 로우 레벨이되는 제1 검출신호(V1)와 상기 버퍼부(100)의 내부 노드중 전원전압과 접지준위 사이의 전위레벨을 갖는 제2 검출신호(V2)에 응답하여 제어신호(VCON)를 생성하는 비교부(200) 및 상기 제어신호(VCON)에 의하여 활성화 되어 부하 캐패시터(CL)를 차지하고 상기 제어신호(VCON)가 비활성화시 오픈되는 스위치부(300)를 구비한다.Among the buffer unit 100 for buffering the input voltage and the internal node of the buffer unit 100, the steady state is low level, and when the input and output change, the high level is applied, and the voltage applied to the load When the predetermined level or more, the control signal (1) in response to the first detection signal (V1) that becomes a low level and the second detection signal (V2) having a potential level between the power supply voltage and the ground level among the internal nodes of the buffer unit 100 ( V CON) includes a comparison unit 200 and the control signal (V CON) is activated by a load capacitor (C L) to occupy a switch unit 300 that is the control signal (V CON) is open when deactivated to generate a do.
구체적으로, 상기 버퍼부(100)는 OP 앰프의 증폭률을 1로 하여 버퍼로 동작하도록 구성되며,Specifically, the buffer unit 100 is configured to operate as a buffer by setting the amplification factor of the OP amplifier to 1,
상기 스위치부(300)는 일측은 상기 버퍼부(100)의 출력에 연결되고 타측은부하 캐패시터(CL)에 연결되는 저항(R)과, 일측은 상기 버퍼부(100)의 출력에 연결되고 타측은 상기 저항(R)의 타측에 연결되는 스위치(S)를 포함하여 실시 구성된다.The switch unit 300 has one side connected to the output of the buffer unit 100 and the other side connected to the load capacitor C L and a side connected to the output of the buffer unit 100. The other side is configured to include a switch (S) connected to the other side of the resistor (R).
이하, 도 5 내지 도 7을 참조하여 상기 본 발명의 동작을 상세히 설명하도록 한다.Hereinafter, the operation of the present invention will be described in detail with reference to FIGS. 5 to 7.
먼저, 상기 버퍼부(100)에 저항 어레이(도면에는 도시되지 않음)를 사용하여 분압된 전압이 인가된다.First, a divided voltage is applied to the buffer unit 100 using a resistor array (not shown).
상기 저항 어레이는 외부에서 인가되는 입력신호(도면에는 도시되지 않음)에 응답하여 일정한 전압을 생성하고 이를 상기 버퍼부(100)에 인가한다.The resistor array generates a constant voltage in response to an input signal (not shown) applied from the outside and applies it to the buffer unit 100.
이어서, 상기 버퍼부(100)의 출력(OUTA)을 검출하는 제1 검출신호(V1)와 부하 캐패시터의 전위 레벨을 검출하는 제2 검출신호(V2)가 상기 비교부(200)로 인가된다.Subsequently, a first detection signal V1 for detecting the output OUTA of the buffer unit 100 and a second detection signal V2 for detecting the potential level of the load capacitor are applied to the comparison unit 200.
여기서, 상기 제1 검출신호(V1)는 OP-AMP를 이용하는 상기 버퍼부(100)의 내부 노드중 입력이나 출력이 변화하지 않는 정상상태(Steady state) 에서는 회로의 제일낮은 전압 레벨을 가지다가, 앰프의 입력이나 출력이 변화하여 앰프가 부하 캐패시터를 구동하게 되면 회로의 최고 전압인 VDD수준으로 높아지며, 부하 캐패시터의 구동이 거의 완료되면 다시 VSS수준의 전압으로 변화하는 특성을 갖는 앰프 내부 노드의 전압을 사용하고, 상기 제2 검출신호는 전원전압과 접지전압의 중간값을 사용한다.Here, the first detection signal (V1) of the internal node of the buffer unit 100 using the OP-AMP In steady state, where input or output does not change, it has the lowest voltage level of the circuit, and when the input or output of the amplifier changes, and the amplifier drives the load capacitor, it rises to the VDD level, the highest voltage of the circuit. When the driving of the load capacitor is almost completed, the voltage of the internal node of the amplifier having the characteristic of changing back to the voltage of VSS level is used, and the second detection signal uses the intermediate value of the power supply voltage and the ground voltage.
상기 버퍼부(100)를 구성하는 OP 앰프는 다수개의 입출력 리드(lead)를 구비하며 상기 입력되는 전압(Vin)에 따라 각각의 리드는 다양한 레벨의 전압을 출력하는 특성을 이용하는 것이다.The OP amplifier constituting the buffer unit 100 includes a plurality of input / output leads, and each lead uses characteristics of outputting various levels of voltages according to the input voltage Vin.
따라서, 초기에는 상기 버퍼부(100)가 동작시 상기 비교부(200)의 제1 검출신호(V1)가 제2 검출신호(V2)보다 높아지게 되므로 비교부(200)의 출력은 로우 레벨이 되며, PMOS로 구현된 스위치(S)가 단락되어 상기 버퍼부(100)의 출력은 부하 캐패시터(CL)에 급속히 충전되게 된다.Accordingly, since the first detection signal V1 of the comparison unit 200 becomes higher than the second detection signal V2 when the buffer unit 100 operates, the output of the comparison unit 200 becomes a low level. The switch S implemented with PMOS is short-circuited so that the output of the buffer unit 100 is rapidly charged in the load capacitor CL.
이어서, 도 6에 도시된 바와 같이 일정시간(200 ㎲)지난후 상기 버퍼부(100)의 제2 검출신호(V2)가 제1 검출신호(V1)보다 크게되면, 상기 비교부(200)의 출력(VCON)은 하이 레벨이 되어 상기 스위치(S)를 턴 오프 시키고, 상기 버퍼부(100) 출력전압(OUT)이 저항(R)을 통해서 부하 캐패시터(CL)에 충전되므로 충전속도를 감소시켜 상기 버퍼부(100)가 발진하지 않도록 한다.Subsequently, as shown in FIG. 6, when the second detection signal V2 of the buffer unit 100 is greater than the first detection signal V1 after a predetermined time (200 ms), the comparison unit 200 The output V CON is at a high level to turn off the switch S, and the charging speed is reduced because the output voltage OUT of the buffer unit 100 is charged to the load capacitor CL through the resistor R. In order to prevent the buffer unit 100 from oscillating.
여기서, 상기 비교부(200)의 출력(VCON)이 하이 레벨이 될시 상기 버퍼부(100)의 출력(OUT1)이 0 ∼ 200㎲사이에서 맥동할때 상기 부하 캐패시터()는 차지되는 중이므로 영향을 받지 않으며, 200㎲가 지난 이후에는 제어신호(VCON)가 하이 레벨로 천이하므로 상기 버퍼부(100)의 출력(OUT1)은 저항을 지나야 하는 바, 상기 부하 캐패시터의 전압(OUT2)은 매우 안정되면서도 빠른 새틀링(settling) 시간을 가지게 됨을 볼 수 있다.Here, when the output (V CON ) of the comparison unit 200 becomes a high level, the load capacitor () is being occupied when the output (OUT1) of the buffer unit (100) pulsates between 0 to 200 kHz. Since the control signal V CON transitions to a high level after 200 kHz, the output OUT1 of the buffer unit 100 must pass through a resistor, and thus the voltage OUT2 of the load capacitor It can be seen that it has a very stable and fast settling time.
도 7은 본 발명의 버퍼부(100)의 출력파형과 상기 도 4에 도시된 종래의 버퍼부(10)의 출력 파형을 비교한 것이다.FIG. 7 compares the output waveform of the buffer unit 100 of the present invention with the output waveform of the conventional buffer unit 10 shown in FIG. 4.
여기서, 도 7의 A는 상기 도 4의 부하 캐패시터(CL)의 전압 파형을 나타내고, B는 본 발명의 부하 캐패시터(CL)의 전압 파형을 도시한 것이다.Here, A of FIG. 7 shows the voltage waveform of the load capacitor C L of FIG. 4, and B shows the voltage waveform of the load capacitor C L of the present invention.
본 발명은, 부하 캐패시터(CL)가 어느정도 차지가 완료된 시점에서 버퍼부(100)의 출력단(OUT1)과 부하 캐패시터(CL)사이에 저항이 연결되게 되므로 도 7에 도시된 바와 같이, LCD 패널을 구동하기 위한 전압 11V에 도달하는 시간이 줄어들게되어 위상 마진 특성이 좋아지게 되므로, 세틀링(settling) 시간 또한 매우 적게된다.In the present invention, since the resistor is connected between the output terminal OUT1 of the buffer unit 100 and the load capacitor CL when the load capacitor C L is partially charged, the LCD panel as shown in FIG. 7. Since the time to reach the voltage 11V for driving is reduced and the phase margin characteristic is improved, the settling time is also very small.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in the art.
상기한 바와 같이 본 발명은, OP 앰프로 구성된 버퍼부의 내부 전압을 사용하는 비교부를 이용하여 입력 전압이 인가시에는 부하 캐패시터를 급속히 차지하고 인가된후 일정시간이 지나면 저항과 캐패시터를 이용하여 LCD 구동 드라이버에서 사용되는 LCD 패널을 구동하기 위한 전압에 안정적으로 도달하도록 함으로서 LCD 소스 드라이버, STN 드라이버 및 기타 AD 변환기와 같은 대부분의 아날로그 캐패시터 부하를 구동하는 회로에 응용할 수 있다.As described above, the present invention uses the comparison unit that uses the internal voltage of the buffer unit configured as the OP amplifier to rapidly occupy the load capacitor when the input voltage is applied, and then, after a certain time has passed, the LCD driving driver using the resistor and the capacitor. It can be applied to circuits that drive most analog capacitor loads, such as LCD source drivers, STN drivers, and other AD converters, by reliably reaching the voltages to drive the LCD panels used in.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038795A KR100427039B1 (en) | 2001-06-30 | 2001-06-30 | OP-Amp for capacitor load |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038795A KR100427039B1 (en) | 2001-06-30 | 2001-06-30 | OP-Amp for capacitor load |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030002059A KR20030002059A (en) | 2003-01-08 |
| KR100427039B1 true KR100427039B1 (en) | 2004-04-17 |
Family
ID=27712702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0038795A KR100427039B1 (en) | 2001-06-30 | 2001-06-30 | OP-Amp for capacitor load |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100427039B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980086773A (en) * | 1997-05-07 | 1998-12-05 | 이데이 노부유키 | LCD and Data Line Driver Circuit of LCD |
| JP2000111867A (en) * | 1998-10-05 | 2000-04-21 | Seiko Epson Corp | Liquid crystal driving power source circuit |
| JP2000132147A (en) * | 1998-10-23 | 2000-05-12 | Casio Comput Co Ltd | Stabilizing circuit and power supply circuit using it |
| KR20010051143A (en) * | 1999-10-21 | 2001-06-25 | 야스카와 히데아키 | Voltage supplying device, and semiconductor device, electro-optical device and electronic apparatus using the same |
-
2001
- 2001-06-30 KR KR10-2001-0038795A patent/KR100427039B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980086773A (en) * | 1997-05-07 | 1998-12-05 | 이데이 노부유키 | LCD and Data Line Driver Circuit of LCD |
| JP2000111867A (en) * | 1998-10-05 | 2000-04-21 | Seiko Epson Corp | Liquid crystal driving power source circuit |
| JP2000132147A (en) * | 1998-10-23 | 2000-05-12 | Casio Comput Co Ltd | Stabilizing circuit and power supply circuit using it |
| KR20010051143A (en) * | 1999-10-21 | 2001-06-25 | 야스카와 히데아키 | Voltage supplying device, and semiconductor device, electro-optical device and electronic apparatus using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030002059A (en) | 2003-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11876510B2 (en) | Load driver | |
| JP3700558B2 (en) | Driving circuit | |
| JP4103468B2 (en) | Differential circuit, amplifier circuit, and display device using the amplifier circuit | |
| KR20010029617A (en) | Output circuit | |
| US20060038764A1 (en) | Source driver, electro-optic device, and driving method | |
| US8018282B2 (en) | Driving circuit system and method of elevating slew rate of operational amplifier | |
| JP4407881B2 (en) | Buffer circuit and driver IC | |
| WO2006117860A1 (en) | Differential driving circuit and electronic device incorporating the same | |
| KR100847503B1 (en) | Constant voltage power supply | |
| US7411585B2 (en) | Driving voltage generation device and method for controlling driving voltage generation device | |
| US8120558B2 (en) | Driving apparatus and driving method thereof | |
| JP2004245965A (en) | Drive circuit for display device | |
| US7746126B2 (en) | Load driving circuit | |
| US7078941B2 (en) | Driving circuit for display device | |
| JP2001067133A (en) | Power supply circuit | |
| CN108962156B (en) | Semiconductor device and data driver | |
| JP3228411B2 (en) | Drive circuit for liquid crystal display | |
| JP2007053746A (en) | Integrated circuit | |
| KR100427039B1 (en) | OP-Amp for capacitor load | |
| KR100522711B1 (en) | Differential amplifier device, semiconductor device, power supply circuit and electronic equipment using the same | |
| JP4357698B2 (en) | Reset circuit and power supply device | |
| JP2000111867A (en) | Liquid crystal driving power source circuit | |
| US6897716B2 (en) | Voltage generating apparatus including rapid amplifier and slow amplifier | |
| JP4397401B2 (en) | Operational amplifier and driving circuit for liquid crystal display device using the same | |
| JPH07221560A (en) | Operational amplifier, semiconductor integrated circuti incorporated with the same and usage thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130325 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140318 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160318 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20170316 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20180316 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 16 |