KR100426656B1 - 24 비트 시퀀스의 데이터에 대한 인코딩 및 디코딩 기술 - Google Patents

24 비트 시퀀스의 데이터에 대한 인코딩 및 디코딩 기술 Download PDF

Info

Publication number
KR100426656B1
KR100426656B1 KR10-2001-7003277A KR20017003277A KR100426656B1 KR 100426656 B1 KR100426656 B1 KR 100426656B1 KR 20017003277 A KR20017003277 A KR 20017003277A KR 100426656 B1 KR100426656 B1 KR 100426656B1
Authority
KR
South Korea
Prior art keywords
bit
codeword
sequence
bits
encoding
Prior art date
Application number
KR10-2001-7003277A
Other languages
English (en)
Other versions
KR20010080881A (ko
Inventor
킨힝 피. 창
베르나르도 러브
Original Assignee
시게이트 테크놀로지 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시게이트 테크놀로지 엘엘씨 filed Critical 시게이트 테크놀로지 엘엘씨
Publication of KR20010080881A publication Critical patent/KR20010080881A/ko
Application granted granted Critical
Publication of KR100426656B1 publication Critical patent/KR100426656B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/46—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/20—Conversion to or from n-out-of-m codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1449—24 to 25 modulation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G11B2220/2516—Hard disks

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

24 비트 시퀀스에서 디지털 데이터에 대한 인코딩(150) 및 디코딩(182) 시스템 및 방법에 관한 것이다. 인코더(150)는 24 비트 시퀀스의 4개이하의 비트의 함수로서 상태 변수(50,51,52)를 생성하고, 상기 시퀀스를 11 및 14 비트 코드워드로 분리한다. 전송 후에, 11비트 및 14 비트 코드워드는 복원된 상태 변수(50',51',52')를 이용하여 디코딩된다. 인코딩은 제로의 런을 제한하기 위하여 11 및 14 비트 코드워드로 이루어진 25 비트 코드워드에 대해 k=7의 런 랭쓰 제한 (RLL)을 행한다. 11 및 14 비트 코드워드의 각각은 i=7의 인터리빙된 비트의 런 랭쓰 제한으로 인코딩된다. 인코딩 및 디코딩 시스템 및 방법은 자기 디스크 드라이브(100)에 적용될 수 있다.

Description

24 비트 시퀀스의 데이터에 대한 인코딩 및 디코딩 기술{ENCODING AND DECODING TECHNIQUE FOR DATA IN 24 BIT SEQUENCES}
디지털 통신 분야에서, 디지털 정보는 전형적으로 그것을 인코딩함으로써 채널을 통해 전송하기 위해 준비된다. 인코딩된 데이터는 채널로의 전송을 변조하는데 사용된다. 채널로부터 수신된 전송은 최초 정보를 복원하기 위하여 복조되고 디코딩된다.
디지털 데이터의 인코딩은 통신성능을 개선시키는 기능을 하며, 그로 인해 전송된 데이터는 노이즈, 페이딩(fading) 또는 채널과 관련된 다른 간섭을 덜 받게 된다. 용어 "채널"은 전송 라인, 무선 통신 및 자기 디스크 드라이브와 같은 정보 저장 장치등의 매체를 포함할 수 있다. 정보 저장 장치의 경우, 신호는 그것이 액세스되거나 수신되기 전에 일정 시간의 주기동안 채널내에 저장된다. 인코딩은 데이터의 공지된 특성 및 통신 채널의 공지된 노이즈 특성과의 상호작용에 적합하도록 이루어질 때 복원된 디지털 신호에 유입되는 노이즈의 확률을 감소시킬 수 있다.
전형적인 인코딩 장치에서, m 데이터 비트로 이루어진 데이터 워드는 n 코드 비트로 이루어진 더 큰 코드워드로 인코딩되고 비율 m/n은 인코딩 장치의 코드율로서 공지되어 있다. 코드율을 감소시키면 디코딩이 개선되고 에러 정정도 개선될 수 있으나, 감소된 코드율은 에너지 소모를 증가시키고 통신을 느리게 한다.
자기 매체에 대한 인코딩은 위상 동기 루프(PLL)를 이용하여 수신된 신호의 재동기화 및 비제로 복귀 반전(NRZI) 코딩을 포함한다. PLL의 적당한 동기화를 보장하기 위하여, 연속 제로의 수 "k"의 런 랭쓰 제한(RLL)은 인코딩의 필수적인 부분(integral part)이다. 두개의 인터리빙된 서브시퀀스가 비터비 검출기에 의한 검출을 위해 두 개의 작은 코드워드를 생성하기 위해 인코딩되는 시스템에서, 비트방식의 인터리빙된 각각의 서브시퀀스의 제로의 최대 런 랭쓰 또는 수"i"는 비터비 검출기에서의 지연을 감소시키기 위해 제한된다. 코드워드에서 1(ones)의 수 "w"는 에너지 소모에 영향을 미치며 해밍 무게(Hamming weight)로서 공지되어 있다. 이들 제약조건(constraint)들은 성능을 개선시키지만, 이용가능한 대다수의 코드워드들을 제거하는 경향이 있고, 이것은 더 낮은 코드율을 요구하는 경향이 있다. 긴 디지털 워드의 경우 적당한 코드율 내에서 제약조건 "k", "i", 및 "w"의 효과적인 세트를 발견하는 것은 복잡하다.
특히, 비트 에러의 예측불가능한 짧은 버스트 및 수신된 비트의 불규칙한 타이밍의 형태로 채널 노이즈를 유입시키는 채널을 통해 정보의 24비트를 나타내는 비교적 긴 디지털 워드의 전송이 문제됨이 판명되었다. 이 문제는 자기 디스크 드라이브 뿐만 아니라 다른 형태의 채널에서도 존재할 수 있다.
본 발명은 통신 채널을 통과하는 디지털 데이터를 전달하는 것에 관한 것으로, 특히 24 비트 시퀀스의 데이터에 대한 인코딩 및 디코딩 기술에 관한 것이다.
도1은 본 발명이 사용될 수 있는 자기 디스크 드라이브의 실시예의 사시도.
도2는 본 발명에 따른 데이터를 전달하기 위한 인코딩 및 디코딩 시스템의 실시예의 블록도.
도3은 데이터를 인코딩하는 방법의 플로우차트.
도4는 데이터를 디코딩하는 방법의 플로우차트.
본 발명은 전송을 개선시키고 상기한 동기화 및 디코딩 문제를 해결하는 통신 채널을 통해 디지털 데이터를 전달하기 위한 시스템 및 방법에 관한 것이다.
인코딩 시스템은 데이터의 제1 및 제2의 12 비트 시퀀스로서 정보의 24 비트를 수신한다. 인코딩 시스템은 제1 시퀀스의 함수로서 11 비트 제1 코드워드 및 상태 변수를 생성하는 제1 인코더를 포함한다. 제2 인코더는 제2 시퀀스 및 상태 변수의 함수로서 14 비트 제2 코드워드를 생성한다. 상태 변수는 제2 코드워드에서 4개 이하의 비트에 의해 나타내어진다. 제1 및 제2 코드워드는 통신 채널에 결합된 25 비트 코드워드를 함께 형성한다.
디코더 시스템은 통신 채널로부터 25 비트 코드워드를 수신하고 25 비트 코드워드를 14 비트 코드워드 및 11비트 코드워드로 분리한다. 제1 디코더는 14 비트 코드워드를 수신하고 제1 디코딩된 12 비트 시퀀스를 생성한다. 제1 디코더는 14 비트 코드워드의 4개 이하의 비트의 함수로서 디코딩된 상태 변수를 생성한다. 제2 디코더는 11 비트 코드워드 및 상태 변수를 수신하고 제2의 12비트 디코딩된 시퀀스를 생성하며, 제1 및 제2 디코딩된 시퀀스는 데이터의 24 비트 시퀀스를함께 형성한다.
제1 및 제2 코드워드는 함께 25 비트 코드워드를 형성한다. 인코더는 25 비트 코드워드를 런 랭쓰 제한 k=7로 인코딩함으로써 제로의 런을 제한한다.
바람직한 실시예에서, 인코딩 및 디코딩 시스템 및 방법은 자기 디스크 드라이브에 사용된다.
도1은 본 발명이 사용되는 자기 디스크 드라이브(100)의 사시도이다. 디스크 드라이브(100)는 베이스(102) 및 상부 커버(도시하지 않음)를 갖는 하우징을 포함한다. 디스크 드라이브(100)는 디스크 클램프(108)에 의해 스핀들 모터(도시하지 않음)상에 장착된 디스크 팩(106)을 더 포함한다. 디스크 팩(106)은 중심축(109) 주위로 동시회전하기 위해 장착된 복수의 개별 디스크를 포함한다. 각 디스크 표면은 디스크 표면과 통신하기 위해 디스크 드라이브(100)에 장착된 연관 헤드(110)를 갖는다. 도1에 도시된 예에서, 헤드(110)는 액추에이터(116)의 트랙 액세싱 암(114)에 부착되는 현수부(112)에 의해 지지되어 있다. 도1에 도시된 액추에이터는 회전 가동 코일 액추에이터로서 공지된 타입으로 이루어지며 118로 도시된 음성 코일 모터(VCM)를 포함한다. 음성 코일 모터(118)는 디스크 내경(124)과 디스크 외경(126) 사이의 아치형 경로(122)를 따라 원하는 데이터 트랙상에 헤드(110)를 위치시키기 위하여 피봇 샤프트(120)를 중심으로 헤드(110)가 부착된 액추에이터(116)를 회전시킨다. 음성 코일 모터(118)는 내부 회로(128)의 제어하에서 동작한다.
헤드(110) 및 회전 디스크 팩(106)은 디지털 데이터를 수신하고 나중에 디지털 데이터를 재생할 수 있는 통신 채널을 형성한다. 내부 회로(128) 내의 기록 회로는 통신 채널에 적합한 코드워드로 데이터를 인코딩한다. 인코딩된 데이터는 헤드(110)의 기록 트랜스듀서에 제공된 기록 전류를 변조시키는데 사용된다. 헤드(110)의 기록 트랜스듀서는 연속적인 코드워드가 디스크 팩(106)상의 자기층 위에 인코딩되도록 한다. 추후에, 헤드의 판독 트랜스듀서는 직렬 변조된 판독 신호로서 자기층으로부터 연속적인 코드워드를 복원한다. 내부회로 내의 판독회로는 판독신호를 연속적인 병렬 코드워드로 복조시킨다. 복조된 코드워드는 회로(128)내의 디코더 회로에 의해 디코딩되어, 추후에 디지털 컴퓨터에 의해 디지털 데이터를 복원시킨다.
도2는 디지털 데이터를 전달하기 위한 시스템(150)의 실시예의 블록도를 도시한다. 시스템(150)은 도1에 도시된 바와 같이 자기 저장 디스크 및 헤드의 배치를 포함할 수 있는 통신 채널(152)을 통해 통신한다. 채널(152)은 광학, 무선 또는 전송 라인 채널과 같은 다른 형태의 통신 채널일 수 있다.
인코딩 시스템(154)은 데이터의 제1 및 제2의 12 비트 시퀀스(156,158)를 수신하도록 되어 있다. 인코딩 시스템(154)은 제1 시퀀스(156)의 함수로서 Y10:0으로서 식별된 11비트 제1 코드워드(160)를 생성하는 인코더(200)를 포함한다. 인코더(200)는 제1 시퀀스(156)의 함수로서 S0,S1,S2로서 식별되는 상태 변수(162,164,166)를 생성한다.
인코딩 시스템(154)은 제2 시퀀스(158) 및 상태 변수(162,164,166)의 함수로서 Z13:0으로서 식별되는 14 비트 제2 코드워드(168)를 생성하는 인코더(202)를 포함한다. 상태 변수는 4개 이하의 비트에 의해 제2 코드워드에, 바람직하게는 제2 코드워드(168)의 4개의 초기 비트에서 나타난다.
도2에서, 인코딩 시스템(154)은 ENC-A 및 ENC-B로서 식별된 인코더 회로(200,202)를 포함한다. 인코딩 시스템(154)은 CT-A 및 CT-B로서 식별된 코드 테스터(204,206)를 포함한다. 코드 테스터, 인코더 회로 및 디코더 회로의 동작의 상세한 예는 표1-12에 도시되어 있다.
변조기(170)는 제1 및 제2 코드워드(160,168)를 수신하고 통신 채널(152)에 제1 및 제2 변조된 코드워드(172,174)를 결합시키도록 되어 있다. 코드워드(172, 174)는 함께 25 비트 코드워드를 구성한다. 변조기(170)는 병렬 포맷으로 코드워드(160,168)를 수신하기 위하여 종래의 방법으로 배열될 수 있으며 통신 채널(152)과 호환가능한 아날로그 또는 물리적 성질을 갖는 변조된 코드워드(172, 174)를 제공한다. 통신 채널(152)이 자기 디스크 및 헤드를 포함하는 경우에, 코드워드(172, 174)는 헤드에서 기록 트랜스듀서에 전달된 직렬 기록 전류의 형태일 수 있다. 다른 형태의 통신 채널에 있어서, 변조는 AM, FM, PM, FSK, 스프레드 스펙트럼 등과 같은 변조의 다른 공지된 형태를 포함할 수 있다. 여기에 개시된 시스템은 예를 들면, 인터넷이나 인트라넷을 통해 사용될 수 있다.
디코딩 시스템(182)에서 수신기(179)는 통신 채널(152)로부터 제1 및 제2 변조된 코드워드(172, 174)를 수신한다. 수신기(179)는 복조기(176)를 포함한다. 수신기(179)는 비터비 검출기를 포함할 수 있다. 복조기(176)는 제1 및 제2 복조된 코드워드(178, 180)를 생성한다. 복조된 코드워드(178, 180)는 통신 채널(152)을 통과함으로써 에러를 포함할 수 있다. 디코더 시스템(182)은 제1 및 제2 복조된 코드워드(178, 180)를 수신한다. 디코더(210)는 코드워드(180)를 수신하고 제2 복조된 코드워드(180)의 함수로서 SO', S1',S2'로서 식별된 상태 변수(186, 188, 190) 및 디코딩된 시퀀스(184)를 생성한다. 디코더(208)는 코드워드(178)를 수신하고 제1 복조된 코드워드(178)와 디코딩된 상태 변수(186, 188, 190)의 함수로서 제1 디코딩된 시퀀스(192)를 생성한다. 디코더(208, 210)의 출력 FA 및 FB는 무효 코드워드가 디코딩되는 경우를 지시한다.
제1 및 제2 복조된 코드워드(178, 180)는 함께 25 비트 코드워드를 형성한다. 인코딩 시스템(154)은 런 랭쓰 제한(RLL) k=7로 25비트 코드워드를 인코딩함으로써 제로의 런을 제한한다. 인코딩 시스템(154)은 또한 각각 런 랭쓰 제한(RLL) i=7로 제1 및 제2 코드워드를 인코딩함으로써 제로의 런을 제한한다. 인코딩 시스템(154)은 최소 해밍 무게 w=9를 갖는 25비트 코드워드를 인코딩함으로써 최소 코드 에너지를 보장한다.
디코딩 시스템(182)은 "k", "i" 및 "w" 제약조건을 충족하는 패턴을 인식함으로써 대부분의 시퀀스를 디코딩하는 194, 196에 도시된 코드 패턴 테스터 CT-A 및 CT-B를 포함한다. 디코딩 시스템(182)은 DEC-A, DEC-B로서 식별된 디코더 회로(208),(210)를 포함한다. 복조기(176)는 변조된 제1 및 제2 코드워드(172, 174)와 동기되는 국부 발진기 출력을 생성하는 위상 동기 루프(PLL)의 국부 발진기(177)(local oscillator)를 포함한다. 복조기(176)는 국부 발진기 출력의 함수로서 제1 및 제2 복조된 코드워드를 생성하거나 복조시킨다. 통신 채널(152)은 디스크 드라이브에 있을 수 있으며 변조기는 디스크 드라이브 기록 출력을 변조시키도록 되어 있으며, 복조기는 디스크 드라이브 판독신호를 복조하도록 되어 있다. 국부 발진기의 동기화는 디스크 드라이브에서 속도 변화를 보상한다.
도3에는, 통신 채널을 통해 전송하기 위한 디지털 데이터를 인코딩하는 방법이 250으로 도시되어 있다. 252에서, 데이터의 12비트의 제1 시퀀스는 제1 인코더에서 수신된다. 254에서, 제1 인코더는 제1 시퀀스의 함수로서 11비트의 코드워드를 생성하고 상태 변수를 생성한다. 256에서, 제2 인코더는 데이터의 12비트의 제2 시퀀스 및 상태 변수를 수신한다. 258에서, 제2 디코더는 제2 시퀀스의 함수로서 14비트의 제2 코드워드와 상태 변수를 생성하며, 상태 변수는 제2 코드워드에서 4개 이하의 비트에 의해 나타내어진다. 260에서, 제1 및 제2 코드워드는 25 비트 코드워드를 형성하기 위하여 함께 결합된다. 262에서, 런 랭쓰 제한 k=7은 에러를 제한하기 위하여 25 비트 코드워드에 대해 설정된다.
도4에서, 통신 채널로부터 수신된 전송을 위한 디지털 데이터를 디코딩하는 방법이 300에서 도시되어 있다. 302에서, 런 랭쓰 제한 k=7로 25 비트 인코딩된 디지털 코드워드가 수신되고, 코드워드는 데이터의 24 비트 시퀀스를 나타낸다. 304에서, 25 비트 인코딩된 디지털 코드워드는 14 비트인 제1 부분과 11 비트인 제2 부분으로 분리된다. 306에서, 14비트의 제1 부분은 제1 디코더에서 수신되고 제1 디코더는 제1 디코딩된 12 비트 시퀀스를 생성하며, 제1 부분의 4개 이하의 비트의 함수로서 디코딩된 상태 변수를 생성한다. 308에서, 11 비트의 제2 부분과 상태 변수는 제2 디코더에서 수신된다. 310에서, 제2 디코딩된 12 비트 시퀀스는 제2 디코더에서 생성되고, 제1 및 제2 디코딩된 12 비트 시퀀스는 함께 데이터의 디코딩된 24 비트 시퀀스를 형성한다.
인코더, 디코더 및 코드워드의 추가 상세는 하기의 표 1-12에 도시되어 있다. 표들은 수행된 논리 동작의 보다 자세하고 이해가능한 설명을 제공하기 위하여 회로도 보다는 플로우차트가 사용된다. 표들에 의해 기술된 기능들은 하드웨어, 소프트웨어, 펌웨어 또는 그들의 어떤 조합으로 수행될 수 있다는 것이 이해된다.
표1에서, "인코더 및 디코더에 대한 방정식"은 표2-7에서 논리 표에 사용된 기호 또는 논리 연산자에 대한 정의를 제공한다.
표2는 도2의 194, 204에 도시된 11비트 코드워드 테스터(CT-A)에서 논리 연산 또는 계산의 실시예를 도시한다. 표2는 코드워드 테스터(194 또는 204)에 대한 11비트의 입력 WA10-WA0과 출력 TA을 리스트한다. 중간 결과치 UA0-UA8, HWA는 도시된 바와 같이 계산되며, 출력 TA는 표2에 도시된 바와 같이 UA0-UA8의 함수로서 계산된다.
표 3은 도2의 206, 196에 도시된 14비트 코드워드 테스터(CT-B)에서 논리 연산이나 계산의 실시예를 도시한다. 표3은 코드워드 테스터(206, 196)에 대한 14비트의 입력 WB13-WB0과 출력 TB을 리스트한다. 중간 결과치 UB0-UB11, HWB는 UB0-UB11의 함수로서 계산된다.
표4는 도2에 도시된 11비트 인코더(ENC-A)의 논리 연산이나 계산의 실시예를 도시한다. 표4는 코드 테스터(204)로부터 수신된 1비트 TA와 11비트의 입력 A10-A0로서 코드 테스터(200)에 대한 입력을 리스트한다. 다양한 중간 결과치 NA0-Gn0는 표4에 도시된 바와 같이 계산되며, 출력 Y10-Y0, S0,S1,S2,WB12,WB13은 표4의 결론에서 도시된 바와 같이 중간 결과치 및 입력의 여러가지 조합을 이용하여 계산된다.
표5는 도2에 도시된 14비트 인코더(ENC-B)(202)의 논리 연산이나 계산의 실시예를 도시한다. 표5는 12비트의 입력 B11-B0로서 인코더(202)에 대한 입력과 3개의 상태 변수 S2,S1,S0를 리스트한다. 1비트 TB는 코드 테스터(206)로부터 수신된다. 다양한 중간치 NA0-T0는 표5에 도시된 바와 같이 계산되며, 출력 Z13-Z0는 표5에 도시된 바와 같이 중간 결과치 및 입력의 여러가지 조합을 이용하여 계산된다.
표 6은 도 2에 도시된 11비트 디코더(DEC-A)(208)의 논리 연산이나 계산의 실시예를 도시한다. 표6은 11비트의 입력 Y10-Y0으로서 디코더(208)에 대한 입력과 복원된 상태변수인 3개의 상태 변수 S2,S1,S0를 리스트한다. 1비트 TA는 도1의 코드 테스터(194)로부터 수신된다. 여러가지 중간치 NB1-S12는 표5에 도시된 바와 같이 계산되고, 출력 A11-A0,FA는 표6에 도시된 바와 같이 입력과 중간 결과치의 여러가지 조합을 이용하여 계산된다.
표 7은 도2에 도시된 14비트 디코더(DEC-B)(210)의 논리 연산이나 계산의 실시예를 도시한다. 표7은 14비트의 입력 Z10-Z0으로서 디코더(210)에 대한 입력을 리스트한다. 1비트 TB는 도2의 코드 테스터(196)로부터 수신된다. 여러가지 중간 결과치 NB1-T0는 표7에 도시된 바와 같이 계산되며, 출력 B11-B0, FB, S2,S1,S0는 표7에 도시된 바와 같이 입력 및 중간 결과치의 여러가지 조합을 이용하여 계산된다.
표 8은 도2의 상태 S0,S1,S2(또한 S0',S1' 및 S2')가 어떻게 14비트 코드 패턴과 관련되었는지를 개략화된 포맷으로 기술하며, "X"는 비트에 대한 의존성이 없는 것을 지시한다. 즉, 특정 비트에 대해 소위 "상관없는(don't care)" 관계이다.
표 9는 각 12비트 데이터 워드를 대응 11 비트 코드워드 및 다음 상태값을 매핑하는 상태도이다. 데이터 워드의 비트 패턴은 상부 라인에 나타난 12 비트 데이터 워드의 최하위 디지트 및 최하위 디지트에 대한 플레이스홀더(placeholder)로서 "x"에 의해 추종되는 표 9의 가장 왼편의 칼럼에 나타난 두개의 최상위 디지트로, 단순화를 위해 16진법 형태로 도시되어 있다. 예를 들면, 12 비트 데이어 워드 "000"는 00X로 라벨링된 제 1 행과 "0"으로 라벨링된 열이 교차하는 표 9에서의 제1 엔트리이다. 데이터 워드 "000"에 대한 11 비트 코드워드는 11비트 코드워드 "198"이며 다음 상태값은 "0"이다. 이들 값들은 "198-0"으로서 그 교차부에 도시되어 있다. 표9에서, 12 비트 데이터 워드는 범위 000 내지 FFF를 커버하며 대응 11 비트 코드워드는 제한 000 내지 7FF내의 범위이다. 도 9에서, 모든 워드들은 16진법으로 도시되어 있다.
표 10은 상태 S0가 활성화된 경우 14 비트 인코더에 대한 인코딩 표이다. 표 10의 배열은 표 9와 유사하지만, 상태는 표10의 상부에 지시된 바와 같이 표10의 모든 것에 대해 "0"이다.
표 11은 상태 S1이 활성화된 경우 14 비트 인코더에 대한 인코딩 표이다. 표 11의 배열은 표 10과 유사하다. 표 11에서, 상태 S1은 활성화로 표의 상부에 지시되어 있다.
표 12는 상태 S2가 활성화된 경우 14 비트 인코더에 대한 인코딩 표이다. 표 12의 배열은 표 10,11과 유사하다. 표 12에서, 상태 S2는 표의 상부에 활성화로 지시되어 있다.
런 랭쓰 제한, 해밍 무게에 대한 여러가지 제약조건들은 사용된 인코딩 및 디코딩에 통합된다. "i" 제약조건은 비터비 알고리즘에서 결정의 지연에 직접 영향을 미치고 에러 전파의 길이에 영향을 미치며, "i" 제약조건은 가능한 한 짧게 유지된다. "k" 제약조건도 짧게 유지된다. 인코더(202) 및 디코더(208)는 상태 구동되며 모든 코드워드들은 상태가 표8에 도시된 바와 같이 14비트 코드워드의 4개의 선두 비트(leading bit)에 의해 결정될 수 있도록 주의깊게 선택된다.
m 비트 데이터 워드는 p=12 및 q=12 비트의 두개의 인터리빙된 시퀀스로 분리된다. p 비트의 시퀀스는 u=11 비트 코드워드로 매핑되고 q 비트의 시퀀스는 v=14 비트 코드워드로 매핑된다. 2p코드워드가 p 비트 시퀀스에 대해 필요하고 2q코드워드는 q 비트 시퀀스에 대해 필요하기 때문에, 코드워드에서 비트수 N에 대한 조건 2p≤Nu및 2q≤Nv가 충족되어야 한다. 정수 "t"는 조건 2p≤[Nu*t] 및 [2q*t]≤Nv를 동시에 만족하는 것이 실험적으로 판명되었다. 이 배열은 코드워드가 상태 번호에 대응하는 그룹으로 분할될 수 있다는 것을 보장한다.
데이터의 m 비트를 코드워드의 n 비트로 매핑하는 인코딩 프로세스는 다음과 같이 행해질 수 있다:
1. m 비트 패턴을 p 비트와 q 비트의 두 패턴으로 나눈다.
2. p 비트 패턴을 u 비트 코드워드와 상태 번호 S에 매핑시킨다.
3. 상태 번호 S로 라벨링되는 v 비트 코드워드의 그룹으로 진행하여 q 비트 패턴을 v 비트 코드워드에 매핑시킨다.
4. n 비트 코드워드를 형성하기 위하여 u 비트 및 v 비트 코드워드를 결합한다.
디코딩 프로세스는 다음과 같이 행해질 수 있다:
1. n 비트 패턴을 u 비트 및 v 비트 길이의 두 패턴으로 나눈다.
2. 각 상태에 있는 v 비트 패턴은 유일하기 때문에, v 비트의 상태 번호 S가 결정될 수 있으며, q 비트 데이터 패턴이 복원된다.
3. 상태 번호 S 및 u 비트 코드워드에 기초하여, p 비트 데이터 패턴을 복원한다.
4. m 비트 데이터 패턴을 형성 또는 복원하기 위하여 p 비트 및 q 비트 데이터 패턴을 결합한다.
m=24, n=25, k=7, i=7, w=9이면, 값 p=12, q=12, u=11, v=14가 선택된다. 가능한 1,484개의 11비트 코드워드 및 13,484개의 14 비트 코드워드가 존재한다. t가 3으로 선택될 경우, 2p=212=4096이고 (Nu*t)=4452이고 (2q*t)=(212*3)=12288이고 Nv=13484이고 상기 부등식 조건이 충족된다. 충분히 14 비트 코드워드 이상이 존재하는 경우, 코드워드들은 각 상태가 표1에 도시된 바와 같이 코드워드의 최소의 비트수로 결정될 수 있도록 선택된다.
데이터 워드를 코드워드에 직접 매핑하는 방법을 사용함으로써, 인코더 및 디코더에서의 논리의 양은 낮게 유지될 수 있다. 이 방법은 대부분의 데이터 워드를 인코딩할 수 있다. 인코더에서, 12 비트 데이터 워드는 11비트 코드워드 및 14 비트 코드워드로 택일적으로 인코딩된다. 12 비트 데이터 워드를 11 비트 코드워드로 인코딩하기 위하여, 최하위 11 비트는 11비트 패턴이 필요로 하는 제약조건을 이미 만족하였는지를 체크하는 코드워드 테스터(CT-A)에 입력된다. 제약조건이 만족된 경우, 11 비트 워드는 코드 워드로서 시프트된다. 다음 코드워드에 대한 상태는 데이터 워드의 최상위 비트에 의해 결정된다. 비트가 "0"이면, 다음 상태는 S1일 것이다. 비트가 "1"이면, 다음 상태는 S2가 될 것이다. 철저한 검색에 의해, 제약조건을 만족하는 1484개의 11비트 패턴이 있다. 4096개의 가능한 워드 중 1484개는 다음 상태로서 S1을 가지며, 1484개는 다음 상태로서 S2를 가지며, 나머지는 제약조건을 만족하지 않고 도시된 방정식 Ga 내지 Gn에서 불리안 논리 표현을 이용하여 코드워드로 매핑되는 1128개의 데이터 워드가 있다.
12 비트 데이터 워드를 14 비트 코드워드로 인코딩하기 위하여, 두개의 비트는 최상위 비트로서 12 비트워드에 부착되고 이들 두개의 비트의 값은 이전 코드워드 매핑에 의해 지시된 상태에 의존한다. 값 11, 10, 및 01은 대응 상태 S2, S1, S0에 대해 선택된다. 이들 14 비트는 제약조건을 만족하는 14 비트 패턴을 식별하고 그러한 패턴을 코드워드로서 시프팅하는 코드워드 테스터(CT-B)에 입력된다. 상태 S2,S1,S0에 대한 제약조건을 각각 만족하는 3728, 3464 및 3468개의 패턴이 있다. 각 상태가 4096 패턴을 필요로하기 때문에, 상태 S2,S1,S0에 대해 각각 368, 632 및 628개의 나머지 패턴이 있다. 이용가능한 00으로 시작하는 2824개의 14 비트 패턴이 있다. 이들 나머지 패턴들을 매핑하는 불리안 논리는 용어 Ha 내지 Hf, Ja내지 Jh 및 Ka 내지 Kh로 방정식에서 판명될 수 있다.
디코더들은 유사하게 구성된다. 코드 패턴 테스터를 이용함으로써, 코드 패턴의 약 86%는 코드 테스터에 의해 간단하게 인코딩되고 디코딩될 수 있다. 패턴의 약 14%만이 디코더에서 보다 복잡한 불리안 논리를 필요로한다.
통신 채널(152)을 통해 디지털 데이터를 전달하기 위한 시스템(150)은 데이터의 제1의 12 비트 시퀀스(156) 및 제2의 12비트 시퀀스(158)를 수신하도록 되어있는 인코딩 시스템(154)을 포함한다. 인코딩 시스템(154)은 제1 시퀀스(156)의 함수로서 11 비트 제1 코드워드(160)와 상태 변수 S0(162), S1(164), S2(166)을 생성한다. 인코딩 시스템(154)은 제2 시퀀스(158)와 상태 변수(162,164,166)의 함수로서 14 비트 제2 코드워드(168)를 생성한다. 변조기(170)는 제1 및 제2 코드워드(160, 168) 를 수신하고 제1 및 제2 변조된 코드워드(172,174)를 통신 채널(152)에 결합시킨다. 수신기(179)는 통신 채널(152)로부터 제1 및 제2 변조된 코드워드(172, 174)를 수신하는 복조기(176)를 포함한다. 복조기(176)는 제1 및 제2 복조된 코드워드(178, 180)를 생성한다.
디코딩 시스템(182)은 제1 및 제2 복조된 코드워드(178, 180)를 수신한다. 디코딩 시스템(182)은 제2 복조된 코드워드(180)의 함수로서 제2 디코딩된 시퀀스(184)와 디코딩된 상태 변수 S0'(186), S1'(188), S2'(180)를 생성한다. 디코딩 시스템(182)은 제1 복조된 코드워드(178) 및 디코딩된 상태 변수들(186,188,190)의 함수로서 제1 디코딩된 시퀀스(192)를 생성한다.
제1 및 제2 코드워드(160,168)는 함께 25 비트 코드워드를 형성한다. 인코딩 시스템(154)은 런 랭쓰 제한 k=7로 25 비트 코드워드를 인코딩하고 런 랭쓰 제한 i=7로 제1 및 제2 코드워드(160,168)를 각각 인코딩함으로써 제로의 런을 제한한다. 인코더는 해밍 무게 w=9를 갖는 25 비트 워드를 인코딩함으로써 최소 코드 에너지를 보장한다.
디코딩 시스템(182)은 "k","i","w" 제약조건을 만족하는 시퀀스를 디코딩하는 코드 패턴 테스터(194,196)를 포함한다. 디코딩 시스템(182)은 비터비 검출기일 수 있다. 복조기(176)는 변조된 제1 및 제2 코드워드(172,174)에 동기된 국부 발진기(177) 출력을 생성할 수 있다. 복조기(176)는 국부 발진기(177)의 함수로서 복조된 제1 및 제2의 코드워드(178,180)를 생성할 수 있다.
통신 채널(152)은 디스크 드라이브 기록 출력을 변조하는 변조기와, 디스크 드라이브 판독 신호를 복조하는 복조기를 갖는 디스크 드라이브(100)내에 있을 수 있다. 국부 발진기(177)의 동기화는 디스크 드라이브(100)의 속도 변화를 보상한다. 자기 디스크 드라이브(100)는 자기 디스크(106), 및 자기 디스크에 결합된 판독 및 기록 트랜스듀서 헤드(110)를 포함한다.
본 발명의 다양한 실시예의 특징 및 이점들이 발명의 다양한 실시예의 구조 및 기능과 함께 상술되었지만, 기술한 내용은 단지 예시적일 뿐이며, 특히 첨부된 청구범위에 표현되어 있는 용어들의 광범위한 의미에 의해 지시된 정도로 본 발명의 원리 내에서 일부의 구조 및 배치에 있어서 변형이 상세하게 이루어질 수 있다는것이 이해될 것이다. 인코딩 및 디코딩이 블록도 형태로 도시되었지만, 도시된 바와 같이 룩업 테이블을 이용하여 행해질 수 있다는 것이 이해될 것이다. 예를 들면, 특정 엘리먼트가 본 발명의 정신 및 범위에서 벗어나지 않고 동일한 기능을 유지하면서 디스크 드라이브에 대한 특정 응용에 의존하여 변화할 수 있다. 그밖에도, 여기에 기술된 바람직한 실시예가 디스크 드라이브에 대한 코딩 시스템에 지향되었지만, 본 발명의 기술은 본 발명의 정신 및 범위에서 벗어나지 않고 위성 통신 및 셀룰라 폰 시스템과 같은 다른 시스템에 적용될 수 있다는것이 당업자들에게 인지될 것이다. 여러가지 다른 코딩들이 사용될 수 있으며, 하나이상의 인코딩 또는 디코딩 표가 함께 링크될 수 있으며, 부가적인 또는 상이한 상태 개수가 사용될 수도 있으며, 또는 인코더나 디코더에 제공된 데이터가 분할되거나 중첩될 수 있다.

Claims (15)

  1. 통신 채널을 통해 전송하기 위한 디지털 데이터를 인코딩하는 인코딩 시스템에 있어서,
    12 비트로 이루어진 데이터의 제 1 시퀀스를 수신하도록 되어 있으며, 상기 제 1 시퀀스를 제 1 코드워드(codeword) 및 상태 변수에 매핑시킴으로써 상태 변수들 및 11비트의 제 1 코드워드를 생성하는 제 1 인코더; 및
    12 비트로 이루어진 데이터의 제 2 시퀀스 및 상기 상태 변수를 수신하도록 되어 있으며, 상기 제 2 시퀀스와 상기 상태 변수의 조합을 제 2 코드워드에 매핑시킴으로써 14비트의 제 2 코드워드를 생성하는 제 2 인코더를 포함하며, 상기 상태 변수들은 상기 제 2 코드워드의 4개 이하의 비트에 의해 나타내어지며, 상기 제 1 및 제2 코드워드는 함께 25 비트 코드워드를 형성하며, 상기 인코더는 런 랭쓰 제한(run length limit) k=7로 상기 25 비트 코드워드를 인코딩함으로써 제로의 런을 제한하는 것을 특징으로 하는 인코딩 시스템.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서, 상기 제 1 및 제 2 인코더는 상기 제 1 및 제 2 코드워드를 각각 런 랭쓰 제한 i=7로 인코딩하고 해밍 무게 w=9로 25 비트 코드워드를 인코딩하며, 데이터의 제 1 및 제 2의 12비트 시퀀스는 인터리빙되는 것을 특징으로 하는 인코딩 시스템.
  5. 통신 채널을 통해 전송하기 위한 디지털 데이터를 인코딩하는 방법에 있어서,
    (a) 제 1 인코더에서 12비트로 이루어진 데이터의 제 1 시퀀스를 수신하는 단계;
    (b) 상기 제 1 인코더에서 상기 제 1 시퀀스를 제 1 코드워드 및 상태 변수들에 매핑시킴으로써 11비트의 제 1 코드워드 및 상태 변수를 생성하는 단계;
    (c) 제 2 인코더에서 상기 상태 변수 및 12비트로 이루어진 데이터의 제 2 시퀀스를 수신하는 단계;
    (d) 상기 제 2 시퀀스와 상태 변수의 조합을 제 2 코드워드에 매핑시킴으로써 14비트의 제 2 코드워드를 생성하는 단계를 포함하는데, 상기 상태변수는 상기 제 2 코드워드의 4개 이하의 비트로 나타내어지며;
    (e) 25 비트 코드워드를 형성하기 위하여 상기 제 1 및 제 2 코드워드를 함께 결합하는 단계; 및
    (f) 제로의 런을 제한하기 위하여 상기 25 비트 코드워드에 대해 상기 제 1 및 제 2 인코더의 런 랭쓰 제한 k=7을 설정하는 단계를 포함하는 것을 특징으로 하는 인코딩 방법.
  6. 제 5항에 있어서, 상기 인코딩은 런 랭쓰 제한 i=7로 상기 제 1 및 제 2 코드워드를 각각 인코딩하고 최소 해밍 무게 w=9로 25 비트 코드워드를 인코딩함으로써 에러를 제한하는 것을 특징으로 하는 인코딩 방법.
  7. 자기 디스크 드라이브에 있어서,
    자기 디스크;
    상기 자기 디스크에 결합된 기록 트랜스듀서;
    상기 자기 디스크에 결합된 판독 트랜스듀서; 및
    청구항 1항에 따른 인코딩 시스템을 포함하는 것을 특징으로 하는 자기 디스크 드라이브.
  8. 통신 채널로부터 수신된 데이터를 디코딩하는 디코딩 시스템에 있어서,
    런 랭쓰 k=7로 25 비트의 인코딩된 디지털 코드워드를 수신하도록 구성된 수신기를 포함하는데, 상기 코드워드는 24 비트의 데이터 시퀀스를 나타내며, 상기 수신기는 상기 25 비트의 인코딩된 디지털 코드워드를 14 비트인 제 1 부분과 11비트인 제 2 부분으로 분리하며;
    상기 14 비트 제 1 부분을 수신하여 상기 제 1 부분을 제 1 시퀀스에 매핑시킴으로써 제 1 디코딩된 12 비트 시퀀스를 생성하고, 상기 제 1 부분의 4개 이하의 비트를 상태 변수에 매핑시킴으로써 상태 변수들을 생성하도록 구성된 제 1 디코더; 및
    11 비트로 이루어진 제 2 부분 및 상기 상태 변수를 수신하여 상기 제 2 부분과 상기 상태 변수의 조합을 제 2 시퀀스에 매핑시킴으로써 제 2 디코딩된 12 비트 시퀀스를 생성하도록 구성된 제 2 디코더를 포함하며, 상기 제 1 및 제 2 디코딩된 12 비트 시퀀스는 함께 디코딩된 데이터의 24 비트 시퀀스를 형성하는 것을 특징으로 하는 디코딩 시스템.
  9. 삭제
  10. 삭제
  11. 통신 채널로부터 수신된 디지털 데이터를 디코딩하는 방법에 있어서,
    (a) 수신기에서 런 랭쓰 제한 k=7로 25 비트 인코딩된 디지털 코드워드를 수신하는 단계를 포함하는데, 상기 코드워드는 데이터의 24 비트 시퀀스를 나타내며;
    (b) 상기 수신기에서 상기 25 비트 인코딩된 디지털 코드워드를 14 비트인 제 1 부분과 11 비트인 제 2 부분으로 분리하는 단계;
    (c) 제 1 디코더에서 상기 14 비트 제 1 부분을 수신하여 상기 제 1 부분을 제 1 시퀀스에 매핑함으로써 제 1 인코딩된 12 비트 시퀀스를 생성하고, 상기 제 1 부분의 4개 이하의 비트를 상태 변수에 매핑시킴으로써 디코딩된 상태 변수를 생성하는 단계;
    (d) 제 2 디코더에서 상기 11비트 제 2 부분과 상기 상태 변수를 수신하는 단계; 및
    (e) 상기 제 2 디코더에서 상기 제 2 부분과 상태 변수의 조합을 제 2 시퀀스에 매핑시킴으로써 제 2 디코딩된 12 비트 시퀀스를 생성하는 단계를 포함하며, 상기 제 1 및 제 2 디코딩된 12비트 시퀀스는 함께 디코딩된 데이터의 24 비트 시퀀스를 형성하는 것을 특징으로 하는 디코딩 방법.
  12. 제 11항에 있어서, 상기 시퀀스의 전체 디코딩보다 짧은 패턴으로 대부분의 시퀀스를 디코딩하는 코드 패턴 테스트 단계를 더 포함하는 것을 특징으로 하는 디코딩 방법.
  13. 자기 디스크 드라이브에 있어서,
    자기 디스크;
    상기 자기 디스크에 결합된 기록 트랜스듀서;
    상기 자기 디스크에 결합된 판독 트랜스듀서; 및
    상기 판독 트랜스듀서에 결합된 청구항 8항에 따른 디코딩 시스템을 포함하는 것을 특징으로 하는 자기 디스크 드라이브.
  14. 삭제
  15. 삭제
KR10-2001-7003277A 1998-09-14 1999-09-13 24 비트 시퀀스의 데이터에 대한 인코딩 및 디코딩 기술 KR100426656B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10026498P 1998-09-14 1998-09-14
US60/100,264 1998-09-14

Publications (2)

Publication Number Publication Date
KR20010080881A KR20010080881A (ko) 2001-08-25
KR100426656B1 true KR100426656B1 (ko) 2004-04-14

Family

ID=22278877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7003277A KR100426656B1 (ko) 1998-09-14 1999-09-13 24 비트 시퀀스의 데이터에 대한 인코딩 및 디코딩 기술

Country Status (7)

Country Link
US (1) US6288655B1 (ko)
JP (1) JP3415121B2 (ko)
KR (1) KR100426656B1 (ko)
CN (1) CN1169302C (ko)
DE (1) DE19983555T1 (ko)
GB (1) GB2371955B (ko)
WO (1) WO2000016484A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426978B1 (en) * 1998-10-01 2002-07-30 Ericsson Inc. Digital communication systems and methods for differential and/or amplitude encoding and decoding secondary symbols
US6424690B1 (en) * 1999-03-29 2002-07-23 Hughes Electronics Corporation Two-thirds rate modulation and coding scheme for Rayleigh fading channels
US6505320B1 (en) * 2000-03-09 2003-01-07 Cirrus Logic, Incorporated Multiple-rate channel ENDEC in a commuted read/write channel for disk storage systems
US7003046B2 (en) * 2000-12-28 2006-02-21 Victor Company Of Japan, Ltd. Modulation system
US6909385B2 (en) * 2001-07-09 2005-06-21 Seagate Technology Llc Method and apparatus for suppressing low frequency content in digital data
US6867713B2 (en) * 2002-09-09 2005-03-15 Seagate Technology Llc DC free code design with state dependent mapping
AU2003257184A1 (en) * 2002-09-30 2004-04-23 Seagate Technology Llc Iterative equalization and iterative decoding of a reed-muller coded signal
US6961010B2 (en) * 2003-08-13 2005-11-01 Seagate Technology Llc DC-free code design with increased distance between code words
DE602004010922T2 (de) * 2003-10-11 2008-12-18 Spans Logic Inc., Los Altos Hills Speicher und stromeffizienter mechanismus für schnelles tabellennachschlagen
US6989776B2 (en) * 2003-11-17 2006-01-24 Seagate Technology Llc Generation of interleaved parity code words having limited running digital sum values
US6897793B1 (en) * 2004-04-29 2005-05-24 Silicon Image, Inc. Method and apparatus for run length limited TMDS-like encoding of data
US7002492B2 (en) * 2004-07-07 2006-02-21 Seagate Technology Llc High rate running digital sum-restricted code
WO2010017840A1 (en) * 2008-08-13 2010-02-18 Nokia Siemens Networks Oy Method of generating a codebook
US10826536B1 (en) * 2019-10-03 2020-11-03 International Business Machines Corporation Inter-chip data transmission system using single-ended transceivers

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4501000A (en) * 1981-07-27 1985-02-19 Sony Corporation Method of coding binary data
US4675652A (en) * 1986-04-11 1987-06-23 Quantum Corporation Integrated encoder decoder for variable length, zero run length limited codes
US5196849A (en) * 1992-01-31 1993-03-23 International Business Machines Corporation Method and apparatus for implementing PRML codes with maximum ones
SG85049A1 (en) * 1992-02-19 2001-12-19 Mitsubishi Electric Corp Data conversion method and recording/reproducing apparatus using the same
US5537112A (en) 1994-01-12 1996-07-16 Seagate Technology, Inc. Method and apparatus for implementing run length limited codes in partial response channels
US5757293A (en) * 1995-05-12 1998-05-26 Optex Corporation M=8 (1,2) runlength limited code for multi-level data
US5731768A (en) 1996-01-31 1998-03-24 Seagate Technology, Inc. Method and apparatus for implementing codes with maximum transition run length
US5781133A (en) * 1996-08-05 1998-07-14 Seagate Technology, Inc. Method and apparatus for implementing run length limited codes
US5784010A (en) * 1997-02-03 1998-07-21 International Business Machines Corporation Method and apparatus for implementing a set rate code for data channels with alternate 9-bit code words and 8-bit code words

Also Published As

Publication number Publication date
GB0106597D0 (en) 2001-05-09
JP3415121B2 (ja) 2003-06-09
WO2000016484A1 (en) 2000-03-23
CN1326617A (zh) 2001-12-12
GB2371955A (en) 2002-08-07
KR20010080881A (ko) 2001-08-25
CN1169302C (zh) 2004-09-29
US6288655B1 (en) 2001-09-11
JP2002525902A (ja) 2002-08-13
DE19983555T1 (de) 2001-07-26
GB2371955B (en) 2003-07-09

Similar Documents

Publication Publication Date Title
US6804805B2 (en) Method and apparatus for encoding with unequal protection in magnetic recording channels having concatenated error correction codes
US5537112A (en) Method and apparatus for implementing run length limited codes in partial response channels
KR100426656B1 (ko) 24 비트 시퀀스의 데이터에 대한 인코딩 및 디코딩 기술
US4707681A (en) Method and apparatus for implementing optimum PRML codes
KR100506070B1 (ko) 고밀도데이터의기록/재생을위한부호화/복호화방법
US5311521A (en) Method and apparatus for implementing post-modulation error correction coding scheme
JPH10322218A (ja) 高密度データの記録／再生のための符号化／復号化方法及びその装置
KR100406806B1 (ko) 짧게 인터리브된 제한 조건을 갖는 효과적인 런 길이 제한코드
US8276038B2 (en) Data storage systems
US7002492B2 (en) High rate running digital sum-restricted code
US7218256B2 (en) DC-free code having limited error propagation and limited complexity
US6557136B1 (en) Method and system for limiting the maximum number of consecutive zeroes in a block for communications or storage
Cai et al. On the design of spectrum shaping codes for high-density data storage
US6188335B1 (en) Method and apparatus having cascaded decoding for multiple runlength-limited channel codes
EP1695350B1 (en) Data storage system
US6839004B2 (en) High rate run length limited code
WO1998001954A2 (en) Transmission and reception of a digital information signal
US6317856B1 (en) Encoder and a method of encoding for partial response channels
KR100552944B1 (ko) 최대 전이 런 길이 코드
WO1998044633A2 (en) Maximum transition run length code
Bessios A Class of High-Rate Low-Complexity Error-Detecting RLL Codes
Bessios A class of high-rate N/(N+ 1) low-complexity error-detecting RLL codes
JP2002334443A (ja) 光ディスク装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100323

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee