KR100425859B1 - Repair method for badness of semiconductor layer patten in tft-lcd - Google Patents
Repair method for badness of semiconductor layer patten in tft-lcd Download PDFInfo
- Publication number
- KR100425859B1 KR100425859B1 KR10-2001-0030458A KR20010030458A KR100425859B1 KR 100425859 B1 KR100425859 B1 KR 100425859B1 KR 20010030458 A KR20010030458 A KR 20010030458A KR 100425859 B1 KR100425859 B1 KR 100425859B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- pattern
- forming
- active region
- drain
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 108
- 238000000034 method Methods 0.000 title claims abstract description 69
- 230000008439 repair process Effects 0.000 title claims description 10
- 230000002950 deficient Effects 0.000 claims abstract description 42
- 239000010408 film Substances 0.000 claims abstract description 38
- 239000010409 thin film Substances 0.000 claims abstract description 26
- 238000002161 passivation Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000007547 defect Effects 0.000 claims abstract description 18
- 238000000206 photolithography Methods 0.000 claims abstract description 17
- 238000001020 plasma etching Methods 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 20
- 238000009413 insulation Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 abstract description 31
- 229910052751 metal Inorganic materials 0.000 abstract description 31
- 239000011521 glass Substances 0.000 abstract description 15
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- 238000000059 patterning Methods 0.000 abstract description 15
- 230000000694 effects Effects 0.000 abstract 1
- 238000007689 inspection Methods 0.000 description 11
- 238000005520 cutting process Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Abstract
본 발명은 박막 트랜지스터 표시소자의 반도체층 패턴 불량 수리방법에 관한 것으로, 종래에는 레이저빔을 이용하여 불량인 반도체층 패턴을 다른 패턴과 전기적으로 분리시킴으로써, 하지층인 게이트전극에 손상을 주어 수율이 저하되고, 제조비용이 증가하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 유리기판의 상부에 게이트전극을 형성하고, 그 구조의 상부전면에 게이트절연막과 반도체층을 증착한 후, 사진식각공정을 통해 상기 반도체층을 패터닝하여 액티브영역을 형성하는 단계와; 상기 액티브영역의 형성시 잔류하는 불량 반도체층 패턴이 있는가를 검사하여, 불량 반도체층 패턴이 있으면 플라즈마 식각공정으로 하지막에 손상을 주지않고 제거하는 단계와; 상기 구조의 상부전면에 금속을 증착하고 패터닝하여 소스 및 드레인을 형성한 다음, 그 구조의 상부전면에 패시베이션막을 형성하는 단계와; 상기 패시베이션막에 콘택홀을 형성하여 드레인을 노출시킨 후, ITO를 증착하고 패터닝하여 상기 노출된 드레인에 접속되는 픽셀전극을 형성하는 단계로 이루어져, 게이트전극과 같은 하지층의 손상없이 반도체층 패턴 불량을 수리하여 박막 트랜지스터 표시소자의 전기적인 특성열화를 방지하고, 개구율의 축소를 방지함과 아울러 제조된 하판을 수리하여 재 사용함으로써, 제조비용을 절감하는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for repairing a semiconductor layer pattern defect of a thin film transistor display device. In the related art, a defective semiconductor layer pattern is electrically separated from other patterns by using a laser beam, thereby damaging the gate electrode, which is an underlying layer, so that yield is improved. There was a problem that the lowering, the manufacturing cost increases. In view of the above problems, the present invention forms a gate electrode on an upper portion of a glass substrate, deposits a gate insulating layer and a semiconductor layer on the upper surface of the structure, and then forms the active layer by patterning the semiconductor layer through a photolithography process. Making a step; Inspecting whether there is a defective semiconductor layer pattern remaining when the active region is formed, and removing the defective semiconductor layer pattern without damaging the underlying film by a plasma etching process; Depositing and patterning a metal on the upper surface of the structure to form a source and a drain, and then forming a passivation film on the upper surface of the structure; Forming a contact hole in the passivation film to expose a drain, and then depositing and patterning ITO to form a pixel electrode connected to the exposed drain, so that a semiconductor layer pattern is defective without damaging an underlying layer such as a gate electrode. By repairing and reducing the electrical characteristics of the thin film transistor display device, preventing the reduction of the aperture ratio, and repairing and using the manufactured lower plate, there is an effect to reduce the manufacturing cost.
Description
본 발명은 박막 트랜지스터 표시소자의 반도체층 패턴 불량 수리방법에 관한 것으로, 특히 반도체층 패턴이 오 형성된 경우, 오 형성된 부분을 용이하게 제거함으로써, 박막 트랜지스터 표시소자의 특성 열화를 방지하는데 적당하도록 한 박막 트랜지스터 표시소자의 반도체층 패턴 불량 수리방법에 관한 것이다.The present invention relates to a method for repairing a defect in a semiconductor layer pattern of a thin film transistor display device. In particular, when a semiconductor layer pattern is incorrectly formed, a thin film which is suitable for preventing the deterioration of characteristics of the thin film transistor display device is easily removed by easily removing the wrong part. The present invention relates to a method for repairing a defective semiconductor layer pattern of a transistor display device.
일반적으로 TFT-LCD 제조공정에서 반도체층은 픽셀전극에 비디오신호의 인가를 제어하는 박막 트랜지스터의 액티브영역으로 사용된다. 일반적인 반도체 제조공정과는 다르게 보통 유리기판 상에 형성된 게이트전극의 상부측에 액티브영역과 소스 및 드레인을 형성하며, 크기가 상대적으로 작은 실리콘 웨이퍼 상에서 사진식각공정을 수행하는 것에 비하여 TFT-LCD는 대면적에서 미세한 패턴을 형성해야 하기 때문에 그 공정이 용이하지 않고, 반도체 제조공정의 공정조건 등을 그대로 수용할 수 없다.In general, in a TFT-LCD manufacturing process, a semiconductor layer is used as an active region of a thin film transistor that controls the application of a video signal to a pixel electrode. Unlike the general semiconductor manufacturing process, the active area, the source and the drain are formed on the upper side of the gate electrode formed on the glass substrate, and the TFT-LCD is large compared to performing the photolithography process on the silicon wafer having a relatively small size. Since a fine pattern must be formed in the area, the process is not easy and the process conditions of the semiconductor manufacturing process cannot be accommodated as it is.
이와 같이 그 면적의 차이에 의한 공정의 난이성 때문에 반도체층을 증착하고 패터닝하는 과정에서 정확한 패턴이 형성되지 않고, 원하는 패턴 이외의 다른 패턴이 유리기판 상에 잔존 할 수 있으며, 이는 전기적인 특성의 열화 및 전체 면적과 광이 투과되는 면적의 비인 개구율의 저하를 발생시킬 여지가 있다.Thus, due to the difficulty of the process due to the difference of the area, an accurate pattern is not formed in the process of depositing and patterning the semiconductor layer, and other patterns other than the desired pattern may remain on the glass substrate, which causes deterioration of electrical characteristics. And a decrease in the aperture ratio, which is the ratio between the total area and the area through which light is transmitted.
종래에는 이와 같이 오형성된 패턴을 레이저빔을 사용하여 원하는 패턴으로 부터 전기적으로 분리시켜 반도체층 패턴의 불량을 수리하였으며, 이와 같은 종래박막 트랜지스터의 반도체층 패턴 불량 수리방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Conventionally, the defective pattern is electrically separated from the desired pattern by using a laser beam to repair the defect of the semiconductor layer pattern, and the semiconductor layer pattern defect repair method of the conventional thin film transistor is described in detail with reference to the accompanying drawings. The explanation is as follows.
도1a 내지 도1c는 TFT-LCD 제조공정에서 반도체층 패턴의 불량을 수리하는 공정의 수순 평면도이고, 도2a 내지 도2c는 각각 도1a 내지 도1c에서의 A-A'의 단면을 보인 제조공정 수순단면도로서, 이에 도시한 바와 같이 유리기판(1)의 상부전면에 금속을 증착하고, 그 금속을 패터닝하여 유리기판(1)의 상부일부에 위치하는 게이트전극(2)을 형성한 후, 그 구조의 상부전면에 게이트절연막(3)과 반도체층(4)을 증착하고, 사진식각공정을 통해 상기 반도체층(4)을 패터닝하여 액티브영역을 형성하는 단계(도1a, 도2a)와; 상기 구조의 상부전면에 금속을 증착하고, 그 금속을 패터닝하여 상기 액티브영역의 상부중앙에서 상호 소정거리 이격되며, 액티브영역의 측면부 까지 위치하는 소스(5)와 드레인(6)을 형성함과 아울러 상기 소스(5)에 연결되는 데이터라인(7)을 형성한 다음, 그 구조의 상부전면에 패시베이션막(8)을 형성하고, 그 패시베이션막(8)에 형성된 콘택홀을 통해 접속되는 픽셀전극(9)을 형성하여 박막 트랜지스터 표시소자를 제조하는 단계(도1b, 도2b)와; 상기 제조된 박막 트랜지스터 표시소자의 패턴 검사를 수행하여 반도체층(4)의 형성시 형성된 불량 반도체층 패턴(10)을 레이저를 사용하여 커팅 함으로써, 상기 반도체층(4)과 분리하는 단계(도1c, 도2c)로 구성된다.1A to 1C are process plan views of a process for repairing defects in a semiconductor layer pattern in a TFT-LCD manufacturing process, and FIGS. 2A to 2C are manufacturing processes showing a cross-section A-A 'in FIGS. 1A to 1C, respectively. As shown in this figure, a metal is deposited on the upper surface of the glass substrate 1 as shown therein, and the metal is patterned to form a gate electrode 2 positioned on an upper portion of the glass substrate 1, Depositing a gate insulating film 3 and a semiconductor layer 4 on the upper surface of the structure, and patterning the semiconductor layer 4 through a photolithography process to form an active region (FIGS. 1A and 2A); A metal is deposited on the upper surface of the structure, and the metal is patterned to form a source 5 and a drain 6 spaced apart from each other by a predetermined distance from an upper center of the active region and located up to a side of the active region. After forming the data line 7 connected to the source 5, the passivation film 8 is formed on the upper surface of the structure, and the pixel electrode connected through the contact hole formed in the passivation film 8 ( 9) forming a thin film transistor display device (FIGS. 1B and 2B); Pattern inspection of the manufactured thin film transistor display device to cut the defective semiconductor layer pattern 10 formed when the semiconductor layer 4 is formed by using a laser, thereby separating the semiconductor layer 4 from the semiconductor layer 4 (FIG. 1C). 2c).
이하, 상기와 같이 구성된 종래 TFT-LCD의 불량 패턴 수리방법을 좀더 상세히 설명한다.Hereinafter, the defect pattern repair method of the conventional TFT-LCD configured as described above will be described in more detail.
먼저, 도1a 및 도2a에 도시한 바와 같이 유리기판(1)의 상부전면에 금속을증착한 후, 그 금속의 상부에 포토레지스트를 도포하고, 노광 및 현상하여 상기 금속의 상부일부에 잔존하는 포토레지스트 패턴을 형성한다.First, as shown in FIGS. 1A and 2A, a metal is deposited on the upper surface of the glass substrate 1, and then a photoresist is applied on the upper portion of the metal, exposed and developed to remain on the upper portion of the metal. A photoresist pattern is formed.
그 다음, 상기 포토레지스트 패턴을 식각마스크로 사용하는 식각공정으로 노출된 금속을 식각하여, 게이트전극(2)을 형성한다.Next, the exposed metal is etched by an etching process using the photoresist pattern as an etching mask to form the gate electrode 2.
이때의 게이트전극(2)은 도1a에서와 같이 횡방향으로 긴 형태의 게이트라인과, 그 게이트라인으로 부터 수직방향으로 돌출되어 박막트랜지스터의 게이트전극으로 작용하는 게이트전극부분으로 구성된다.In this case, the gate electrode 2 includes a gate line having a long shape in the lateral direction as shown in FIG. 1A, and a gate electrode portion protruding from the gate line in a vertical direction to serve as a gate electrode of the thin film transistor.
그 다음, 상기 구조의 상부전면에 게이트절연막(3)과 반도체층(4)을 순차적으로 증착한다.Then, the gate insulating film 3 and the semiconductor layer 4 are sequentially deposited on the upper surface of the structure.
그 다음, 상기 반도체층(4)의 상부전면에 포토레지스트를 도포하고, 노광 및 현상하여 상기 반도체층(4)의 일부를 노출시키는 포토레지스트 패턴을 형성한다.Then, a photoresist is applied to the entire upper surface of the semiconductor layer 4, and exposed and developed to form a photoresist pattern exposing a part of the semiconductor layer 4.
그 다음, 상기 포토레지스트 패턴을 식각마스크로 사용하는 식각공정으로 상기 노출된 반도체층(4)을 식각하여 액티브영역을 형성한다.Next, the exposed semiconductor layer 4 is etched by an etching process using the photoresist pattern as an etching mask to form an active region.
이때의 액티브영역은 도1a에 도시한 바와 같이 수직으로 긴 형태의 액티브라인과 상기 게이트전극(2)의 전극부분과 수직으로 교차하는 액티브영역부분으로 구성된다.At this time, as shown in FIG. 1A, the active region includes a vertically long active line and an active region portion vertically intersecting with the electrode portion of the gate electrode 2.
이와 같이 반도체층(4)을 패터닝하여 액티브영역을 형성하는 과정에서 그 패턴의 불량이 발생하여 도1a에 도시된 A, B, C, D와 같이 반도체층(4)이 식각되지 않고 잔존하는 경우가 발생한다. 이와 같이 반도체층이 잔존하는 이유는 주로 파티클(PARTICLE)이 주원인이 된다.In the process of forming the active region by patterning the semiconductor layer 4 as described above, a defect occurs in the pattern, and thus the semiconductor layer 4 remains unetched, such as A, B, C, and D shown in FIG. 1A. Occurs. The reason why the semiconductor layer remains in this manner is mainly caused by particles.
상기 형상과 같이 반도체층(4)이 잔존하는 경우에는 픽셀전극과의 신호간섭이 일어나며, 픽셀전극간의 전기적인 연결이 유발되고, 액티브라인 또는 게이트라인 간의 전기적인 연결도 발생할 가능성이 있다.When the semiconductor layer 4 remains as described above, signal interference with the pixel electrode occurs, electrical connection between the pixel electrodes occurs, and electrical connection between the active line or the gate line may occur.
그 다음, 도1b와 도2b에 도시한 바와 같이 상기 구조의 상부전면에 금속을 증착하고, 사진식각공정을 통해 증착된 금속을 패터닝하여 상기 액티브영역의 상부중앙에서 상호 소정거리 이격되며, 액티브영역의 측면부 까지 위치하는 소스(5)와 드레인(6)을 형성한다.Next, as shown in FIGS. 1B and 2B, metal is deposited on the upper surface of the structure, and the metal deposited through the photolithography process is patterned to be spaced apart from each other by a predetermined distance from the top center of the active region. The source 5 and the drain 6 which are located up to the side of the side are formed.
이때, 도1b에 도시한 바와 같이 상기 소스(5)에는 비디오신호의 인가를 위한 데이터라인(7)이 함께 형성되며, 상기 데이터라인(7)은 액티브라인의 상부측에 대향하도록 위치한다.In this case, as shown in FIG. 1B, the data line 7 for application of the video signal is formed in the source 5, and the data line 7 is positioned to face the upper side of the active line.
그 다음, 상기 구조의 상부전면에 패시베이션막(8)을 증착하고, 사진식각공정을 통해 상기 증착된 패시베이션막(8)에 콘택홀을 형성하여 드레인(6)의 상부일부를 노출시킨다.Next, a passivation film 8 is deposited on the upper surface of the structure, and a contact hole is formed in the deposited passivation film 8 through a photolithography process to expose a portion of the upper part of the drain 6.
그 다음, 상기 구조의 상부전면에 ITO를 증착하고, 사진식각공정을 통해 패터닝하여 상기 게이트라인과 데이터라인(7)과는 소정거리 이격되는 영역에 픽셀전극(9)을 형성한다.Next, ITO is deposited on the upper surface of the structure and patterned by a photolithography process to form the pixel electrode 9 in a region spaced apart from the gate line and the data line 7 by a predetermined distance.
이와 같이 픽셀전극(9)을 형성하여, TFT-LCD의 하판을 제조한 후에, 패턴검사를 실시한다.The pixel electrode 9 is formed in this manner, and after fabricating the lower plate of the TFT-LCD, pattern inspection is performed.
이때, 패턴검사는 정상적인 표본 패턴의 형상을 인식하고 있는 검사장비를 사용하여, 현재 검사대상의 패턴과 비교하여 그 검사대상 패턴의 정상여부를 판별하는 것으로, 정상이 아닌 경우에는 그 불량인 패턴의 위치를 확인할 수 있다.At this time, the pattern inspection is to determine whether the inspection pattern is normal by comparing with the pattern of the current inspection object by using the inspection equipment that recognizes the shape of the normal sample pattern. You can check the location.
그 다음, 도1c 및 도2c에 도시한 바와 같이 상기의 패턴검사에서 반도체층(4)의 형성시 발생하는 불량 반도체층 패턴(10)이 발견되는 경우에는 레이저를 사용하여 패턴의 불량부분을 커팅한다.Next, as shown in FIGS. 1C and 2C, when the defective semiconductor layer pattern 10 that occurs when the semiconductor layer 4 is formed in the pattern inspection is found, the defective portion of the pattern is cut using a laser. do.
도1c에 도시한 바와 같이 그 커팅방법은 주변의 정상적인 반도체층(4)으로 부터 불량 반도체층 패턴(10)을 전기적으로 분리시키거나(A,B), 픽셀전극(9)과 다른 영역이 전기적으로 연결되지 않도록 분리하는(D) 것을 알 수 있다.As shown in Fig. 1C, the cutting method electrically separates the defective semiconductor layer pattern 10 from the surrounding normal semiconductor layer 4 (A, B), or the region different from the pixel electrode 9 is electrically connected. It can be seen that the separation (D) so as not to be connected.
그러나, 불량 반도체 패턴(10) 중 C는 일측이 반도체층(4)과 연결되며, 일측은 게이트라인의 상부측에 위치하며, 이를 커팅하기 위해서는 레이저빔을 조사하여 상기 게이트라인의 상부측에 위치하는 불량 반도체 패턴(10)을 커팅해야 하나, 하지층인 게이트라인에 손상을 주게 되어, 박막 트랜지스터 표시소자의 특성을 열화시킨다.However, one side of the defective semiconductor pattern 10 is connected to the semiconductor layer 4, and one side is positioned on the upper side of the gate line, and to cut it, the laser beam is disposed on the upper side of the gate line. Although the defective semiconductor pattern 10 must be cut, the gate line, which is the underlying layer, is damaged, thereby deteriorating the characteristics of the thin film transistor display device.
특히, 점 결함(POINT DEFECT)가 하나라도 있으면 제품화되지 못하는 현재의 박막 트랜지스터 표시소자 제조공정에서는 상기와 같이 게이트라인에 손상을 주게 되면, 제조된 하판 전체를 사용할 수 없게 된다.In particular, in the current thin film transistor display device manufacturing process that cannot produce a single point defect (POINT DEFECT) if the damage to the gate line as described above, the entire manufactured lower plate can not be used.
상기한 바와 같이 종래 박막 트랜지스터 표시소자의 반도체층 패턴 불량 수리방법은 하판을 제조한 후, 레이저빔을 이용하여 불량인 반도체층 패턴을 다른 패턴과 전기적으로 분리시킴으로써, 불량 반도체층 패턴이 게이트전극의 상부측에 위치하는 경우, 그 게이트전극 또한 레이저빔에 의해 손상되어 하판을 사용할 수 없어 수율이 저하되고, 제조비용이 증가하는 문제점이 있었다.As described above, in the conventional method for repairing a defective semiconductor layer pattern of a thin film transistor display device, after fabricating a lower plate, the defective semiconductor layer pattern is electrically separated from other patterns by using a laser beam, so that the defective semiconductor layer pattern is formed in the gate electrode. When located on the upper side, the gate electrode is also damaged by the laser beam, the lower plate can not be used, there is a problem that the yield is reduced, the manufacturing cost increases.
이와 같은 문제점을 감안한 본 발명은 하지층의 손상없이 불량 반도체층 패턴을 제거할 수 있는 박막 트랜지스터 표시소자의 반도체층 패턴 불량 수리방법을 제공함에 그 목적이 있다.It is an object of the present invention to provide a method for repairing a semiconductor layer pattern defect of a thin film transistor display device capable of removing a defective semiconductor layer pattern without damaging the underlying layer.
도1a 내지 도1c는 종래 반도체층 패턴 불량 수리방법이 적용되는 박막 트랜지스터 표시소자의 제조공정 수순평면도.1A to 1C are flowcharts illustrating a manufacturing process of a thin film transistor display device to which a conventional semiconductor layer pattern defect repair method is applied.
도2a 내지 도2c는 상기 도1a 내지 도1c 각각에 대한 A-A'방향의 단면도.2A-2C are cross-sectional views taken along the line AA ′ of the FIGS. 1A-1C.
도3a 내지 도3d는 본 발명 반도체층 패턴 불량 수리방법이 적용되는 박막 트랜지스터 표시소자의 제조공정 수순평면도.3A to 3D are plan views showing the manufacturing process of a thin film transistor display device to which the semiconductor layer pattern defect repairing method of the present invention is applied.
도4a 내지 도4d는 상기 도3a 내지 도3d 각각에 대한 A-A'방향의 단면도.4A-4D are cross-sectional views taken along the line A-A 'for each of FIGS. 3A-3D.
도5a 내지 도5d는 본 발명이 적용되는 박막 트랜지스터 표시소자 다른 실시 제조공정 수순평면도.5A to 5D are plan views showing another embodiment of a manufacturing process of a thin film transistor display device to which the present invention is applied.
도6a 내지 도6d는 상기 도5a 내지 도5d 각각의 A-A'방향의 단면도.6A to 6D are cross-sectional views taken along the line AA ′ of each of FIGS. 5A to 5D.
** 도면의 주요 부분에 대한 부호의 설명 **** Description of symbols for the main parts of the drawing **
1:유리기판 2:게이트전극1: glass substrate 2: gate electrode
3:게이트절연막 4:반도체층3: gate insulating film 4: semiconductor layer
5:소스 6:드레인5: source 6: drain
7:데이터라인 8:패시베이션막7: Data line 8: Passivation film
9:픽셀전극 10:불량 반도체층 패턴9: pixel electrode 10: defective semiconductor layer pattern
상기와 같은 목적은 유리기판의 상부에 게이트전극을 형성하고, 그 구조의 상부전면에 게이트절연막과 반도체층을 증착한 후, 사진식각공정을 통해 상기 반도체층을 패터닝하여 액티브영역을 형성하는 단계와; 상기 액티브영역의 형성시 잔류하는 불량 반도체층 패턴이 있는가를 검사하여, 불량 반도체층 패턴이 있으면 플라즈마 식각공정으로 하지막에 손상을 주지않고 제거하는 단계와; 상기 구조의 상부전면에 금속을 증착하고 패터닝하여 소스 및 드레인을 형성한 다음, 그 구조의 상부전면에 패시베이션막을 형성하는 단계와; 상기 패시베이션막에 콘택홀을 형성하여 드레인을 노출시킨 후, ITO를 증착하고 패터닝하여 상기 노출된 드레인에 접속되는 픽셀전극을 형성하는 단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is to form a gate electrode on the upper surface of the glass substrate, depositing a gate insulating film and a semiconductor layer on the upper surface of the structure, and then patterning the semiconductor layer through a photolithography process to form an active region; ; Inspecting whether there is a defective semiconductor layer pattern remaining when the active region is formed, and removing the defective semiconductor layer pattern without damaging the underlying film by a plasma etching process; Depositing and patterning a metal on the upper surface of the structure to form a source and a drain, and then forming a passivation film on the upper surface of the structure; Forming a contact hole in the passivation film to expose a drain, and then depositing and patterning ITO to form a pixel electrode connected to the exposed drain. Detailed description with reference to the following.
도3a 내지 도3d는 본 발명이 적용되는 박막 트랜지스터 표시소자 제조공정 수순평면도이고, 도4a 내지 도4d는 상기 도3a 내지 도3d 각각의 A-A'방향의 단면도로서, 이에 도시한 바와 같이 유리기판(1)의 상부전면에 금속을 증착하고, 그 금속을 패터닝하여 유리기판(1)의 상부일부에 위치하는 게이트전극(2)을 형성한 후, 그 구조의 상부전면에 게이트절연막(3)과 반도체층(4)을 증착하고, 사진식각공정을 통해 상기 반도체층(4)을 패터닝하여 액티브영역을 형성하는 단계(도3a, 도4a)와; 패턴검사를 실시하여 불량 패턴이 있는 경우, 상기 액티브영역을 형성하는 식각공정에 사용된 마스크를 사용하는 식각공정으로 상기 액티브영역 형성시 잔존하는 불량 반도체층 패턴(10, A, B, C, D)을 제거하는 단계(도3b, 도4b)와; 상기 구조의 상부전면에 금속을 증착하고, 그 금속을 패터닝하여 상기 액티브영역의 상부중앙에서 상호 소정거리 이격되며, 액티브영역의 측면부 까지 위치하는 소스(5)와 드레인(6)을 형성함과 아울러 상기 소스(5)에 연결되는 데이터라인(7)을 형성하는 단계(도3c, 도4c)와; 상기 구조의 상부전면에 패시베이션막(8)을 형성하고, 그 패시베이션막(8)에 콘택홀을 형성하여 드레인(6)을 노출시킨 후, ITO를 증착하고 패터닝하여 콘택홀을 통해 드레인(6)에 접속되는 픽셀전극(9)을 형성하는 단계(도3d, 도4d)로 구성된다.3A to 3D are plan views showing a process of manufacturing a thin film transistor display device to which the present invention is applied, and FIGS. 4A to 4D are cross-sectional views taken along the line AA ′ of each of FIGS. 3A to 3D, and as shown in FIG. After depositing a metal on the upper surface of the substrate 1, and patterning the metal to form a gate electrode 2 located on the upper portion of the glass substrate 1, the gate insulating film 3 on the upper surface of the structure And depositing a semiconductor layer 4 and patterning the semiconductor layer 4 through a photolithography process to form an active region (FIGS. 3A and 4A); If there is a defective pattern by performing a pattern inspection, an etching process using a mask used in the etching process of forming the active region, and the defective semiconductor layer pattern 10, A, B, C, and D remaining during the formation of the active region ) (Steps 3b and 4b); A metal is deposited on the upper surface of the structure, and the metal is patterned to form a source 5 and a drain 6 spaced apart from each other by a predetermined distance from an upper center of the active region and located up to a side of the active region. Forming a data line (7) connected to said source (5) (FIGS. 3C, 4C); A passivation film 8 is formed on the upper surface of the structure, a contact hole is formed in the passivation film 8 to expose the drain 6, and then ITO is deposited and patterned to drain 6 through the contact hole. Forming pixel electrodes 9 connected to the circuits (Figs. 3D and 4D).
이하, 상기와 같이 구성된 본 발명 박막 트랜지스터의 반도체층 패턴 불량 수리방법을 좀 더 상세히 설명한다.Hereinafter, the semiconductor layer pattern defect repair method of the thin film transistor of the present invention configured as described above will be described in more detail.
먼저, 도3a 및 도4a에 도시한 바와 같이 유리기판(1)의 상부전면에 금속을 증착하고, 그 금속의 상부전면에 포토레지스트를 도포하고, 노광 및 현상하여 상기 금속의 상부일부에 위치하는 포토레지스트 패턴을 형성한다.First, as illustrated in FIGS. 3A and 4A, a metal is deposited on the upper surface of the glass substrate 1, a photoresist is applied on the upper surface of the metal, and exposed and developed to locate the upper portion of the metal. A photoresist pattern is formed.
그 다음, 상기 포토레지스트 패턴을 식각마스크로 사용하는 식각공정으로 상기 노출된 금속을 식각하여 유리기판(1)의 상부일부에 위치하는 게이트전극(2)을 형성한다.Next, the exposed metal is etched by using the photoresist pattern as an etching mask to form a gate electrode 2 positioned on an upper portion of the glass substrate 1.
이때, 게이트전극(2)의 형상은 도3a에서 알 수 있듯이 횡방향으로 긴 형태의 게이트라인과, 수직방향으로 돌출되어 실질적인 게이트전극의 역할을 수행하는 영역으로 구성된다.At this time, the shape of the gate electrode 2 is composed of a gate line having a long shape in the transverse direction, as shown in Figure 3a and a region protruding in the vertical direction to serve as a substantially gate electrode.
그 다음, 상기 구조의 상부전면에 게이트절연막(3)과 반도체층(4)을 순차적으로 형성한다.Next, the gate insulating film 3 and the semiconductor layer 4 are sequentially formed on the upper surface of the structure.
그 다음, 상기 반도체층(4)의 상부전면에 포토레지스트를 도포하고, 노광 및 현상하여 소정의 패턴을 형성한 후, 그 포토레지스트 패턴을 식각마스크로 사용하는 식각공정으로 상기 반도체층(4)을 식각하여 종 방향으로 긴 액티브라인과 상기 게이트전극(2)과 수직으로 교차하는 돌출영역으로 구성되는 액티브영역을 형성한다.Then, a photoresist is applied to the upper surface of the semiconductor layer 4, exposed and developed to form a predetermined pattern, and then the semiconductor layer 4 is subjected to an etching process using the photoresist pattern as an etching mask. Is etched to form an active region consisting of an active line elongated in the longitudinal direction and a protruding region perpendicular to the gate electrode 2.
이때, 도3a에서 알 수 있듯이, A, B, C, D등과 같이 여러 형태의 불량 반도체층 패턴(10)이 형성될 수 있다.At this time, as can be seen in Figure 3a, various types of defective semiconductor layer pattern 10, such as A, B, C, D, etc. may be formed.
그 다음, 도3b 및 도4b에 도시한 바와 같이 패턴검사를 실시하여 원하는 패턴과 실제의 패턴 형상이 다른 경우, 상기 구조의 상부전면에 포토레지스트를 도포하고, 상기 도3a 및 도4a에서 반도체층(4)을 패터닝 할때 사용한 마스크를 사용하여 상기 포토레지스트를 노광 및 현상하여 상기 형성하고자 하는 반도체층(4)의 상부에만 위치하는 포토레지스트 패턴을 형성한다.Then, as shown in FIGS. 3B and 4B, pattern inspection is carried out, and when the desired pattern and the actual pattern shape are different, a photoresist is applied to the upper surface of the structure, and the semiconductor layer shown in FIGS. 3A and 4A. The photoresist is exposed and developed using a mask used for patterning (4) to form a photoresist pattern located only on the upper portion of the semiconductor layer 4 to be formed.
즉, 상기 불량 반도체층 패턴(10)은 노출된 상태가 된다.That is, the defective semiconductor layer pattern 10 is exposed.
그 다음, 불량 반도체층 패턴(10)과 게이트절연막(3)의 선택적 식각비가 우수한 기체를 이용하는 플라즈마 식각공정으로 상기 노출된 반도체층 패턴(10)을 제거한다. 이때 플라즈마 식각공정은 SF6가스에 HCl 또는 Cl2가스를 혼합한 혼합가스를 사용한다.Next, the exposed semiconductor layer pattern 10 is removed by a plasma etching process using a gas having a high selective etching ratio between the defective semiconductor layer pattern 10 and the gate insulating layer 3. At this time, the plasma etching process uses a mixed gas in which HCl or Cl 2 gas is mixed with SF 6 gas.
도면에서 C와 같이 게이트전극(2)의 상부측에 위치하는 불량 반도체층 패턴(10)을 레이저를 사용하여 제거하는 종래기술은 상기 설명한 바와 같이 레이저빔을 사용하여 불량 반도체층 패턴(10)을 커팅할때 게이트전극 또한 손상된다. 그러나 본 발명에서와 같이 노출된 불량 반도체층 패턴(10)을 선택비가 우수한 플라즈마를 사용하여 완전히 제거하는 경우에는 하지막에 손상을 주지 않고, 불량 반도체층 패턴(10)을 완전히 제거할 수 있게 된다.In the prior art of removing the defective semiconductor layer pattern 10 positioned on the upper side of the gate electrode 2 by using a laser as shown in the figure, the defective semiconductor layer pattern 10 is removed using a laser beam as described above. The gate electrode is also damaged when cutting. However, when the exposed defective semiconductor layer pattern 10 is completely removed using plasma having excellent selection ratio as in the present invention, the defective semiconductor layer pattern 10 may be completely removed without damaging the underlying film. .
또한, 종래의 커팅방법은 불량 반도체층 패턴(10)을 다른 패턴과 전기적으로 분리하는 역할 만을 수행하며, 이에 따라 그 잔류물의 픽셀전극의 하부측에 잔존하게 되어, TFT-LCD 제조 후, 후면광이 투과되는 영역의 면적을 줄이는 역할을 하게 되어 그 셀에서 개구율이 줄어들게 되나, 본 발명에서는 불량 반도체층 패턴을 모두 제거하여 개구율의 열화를 방지하게 된다.In addition, the conventional cutting method performs only a role of electrically separating the defective semiconductor layer pattern 10 from other patterns, and thus remains on the lower side of the pixel electrode of the residue. This serves to reduce the area of the transmissive region to reduce the aperture ratio in the cell. However, in the present invention, all defective semiconductor layer patterns are removed to prevent the aperture ratio from deteriorating.
이와 같은 과정에서 상기 플라즈마 식각공정의 선택비에 따라 상기 불량 반도체층 패턴(10)이 형성되어 있던 위치에 자국은 잔존할 수 있으나, 이는 표시소자의 특성에 영향을 주지 않는다.In this process, the marks may remain at the position where the defective semiconductor layer pattern 10 is formed depending on the selection ratio of the plasma etching process, but this does not affect the characteristics of the display device.
그 다음, 도3c 및 도4c에 도시한 바와 같이 상기 구조의 상부전면에 금속을 증착하고, 사진식각공정을 통해 상기 증착된 금속을 패터닝하여 상기 액티브영역의 상부중앙에서 상호 소정거리 이격되며, 액티브영역의 측면부 까지 위치하는 소스(5)와 드레인(6)을 형성한다.3C and 4C, the metal is deposited on the upper surface of the structure, and the metal is patterned by a photolithography process so as to be spaced apart from each other by a predetermined distance from the upper center of the active region. A source 5 and a drain 6 which are located up to the side of the region are formed.
또한, 상기 금속 패터닝 공정으로 상기 소스(5)에 연결되며, 상기 반도체층(4)의 종 방향으로 긴 영역의 상부측에 위치하는 데이터라인(7)을 형성한다.In addition, the data line 7 is connected to the source 5 by the metal patterning process and is positioned on the upper side of the long region in the longitudinal direction of the semiconductor layer 4.
그 다음, 도3d 및 도4d에 도시한 바와 같이 상기 구조의 상부전면에 패시베이션막(8)을 형성하고, 사진식각공정을 통해 그 패시베이션막(8)에 콘택홀을 형성하여 드레인(6)을 노출시킨다.Next, as shown in FIGS. 3D and 4D, a passivation film 8 is formed on the upper surface of the structure, and a contact hole is formed in the passivation film 8 through a photolithography process to form the drain 6. Expose
그 다음, 상기 구조의 상부전면에 ITO를 증착하고, 사진식각공정을 통해 패터닝하여 상기 패시베이션막(8)에 형성된 콘택홀을 통해 드레인(6)에 접속되는 픽셀전극(9)을 형성하여, 불량 반도체층 패턴이 제거된 박막 트랜지스터 표시소자를 제조하게 된다.Then, ITO is deposited on the upper surface of the structure, and patterned through a photolithography process to form a pixel electrode 9 connected to the drain 6 through a contact hole formed in the passivation film 8, thereby failing. A thin film transistor display device having a semiconductor layer pattern removed is manufactured.
도5a 내지 도5d는 본 발명이 적용되는 박막 트랜지스터 표시소자 다른 실시 제조공정 수순평면도이고, 도6a 내지 도6d는 상기 도5a 내지 도5d 각각의 A-A'방향의 단면도로서, 이에 도시한 바와 같이 유리기판(1)의 상부전면에 금속을 증착하고, 그 금속을 패터닝하여 유리기판(1)의 상부일부에 위치하는 게이트전극(2)을 형성한 후, 그 구조의 상부전면에 게이트절연막(3)과 반도체층(4)을 증착하고, 사진식각공정을 통해 상기 반도체층(4)을 패터닝하여 액티브영역을 형성하는 단계(도5a, 도6a)와; 상기 구조의 상부전면에 금속을 증착하고, 그 금속을 패터닝하여 상기 액티브영역의 상부중앙에서 상호 소정거리 이격되며, 액티브영역의 측면부 까지 위치하는 소스(5)와 드레인(6)을 형성함과 아울러 상기 소스(5)에 연결되는 데이터라인(7)을 형성하는 단계(도5b, 도6d)와; 패턴검사를 실시하여 불량 패턴이 있는 경우, 상기 액티브영역을 형성하는 식각공정에 사용된 마스크를 사용하는식각공정으로 상기 액티브영역 형성시 잔존하는 불량 반도체층 패턴(10, A, B, C, D)을 제거하는 단계(도5c, 도6c)와; 상기 구조의 상부전면에 패시베이션막(8)을 형성하고, 그 패시베이션막(8)에 콘택홀을 형성하여 드레인(6)을 노출시킨 후, ITO를 증착하고 패터닝하여 콘택홀을 통해 드레인(6)에 접속되는 픽셀전극(9)을 형성하는 단계(도5d, 도6d)로 구성된다.5A to 5D are plan views of another embodiment of a manufacturing process of a thin film transistor display device to which the present invention is applied, and FIGS. 6A to 6D are cross-sectional views taken along line AA ′ of each of FIGS. 5A to 5D. As described above, the metal is deposited on the upper surface of the glass substrate 1, and the metal is patterned to form the gate electrode 2 positioned on the upper portion of the glass substrate 1, and then the gate insulating film ( 3) depositing a semiconductor layer 4 and patterning the semiconductor layer 4 through a photolithography process to form an active region (FIGS. 5A and 6A); A metal is deposited on the upper surface of the structure, and the metal is patterned to form a source 5 and a drain 6 spaced apart from each other by a predetermined distance from an upper center of the active region and located up to a side of the active region. Forming a data line (7) connected to said source (5) (Figs. 5B and 6D); If there is a defective pattern by performing a pattern inspection, an etching process using a mask used in the etching process of forming the active region is performed. The defective semiconductor layer pattern 10, A, B, C, and D remaining when the active region is formed ) Is removed (Figs. 5c and 6c); A passivation film 8 is formed on the upper surface of the structure, a contact hole is formed in the passivation film 8 to expose the drain 6, and then ITO is deposited and patterned to drain 6 through the contact hole. Forming pixel electrodes 9 connected to the circuits (Figs. 5D and 6D).
이하, 상기와 같이 구성된 본 발명 박막 트랜지스터의 반도체층 패턴 불량 수리방법의 다른 실시 예를 좀 더 상세히 설명한다.Hereinafter, another embodiment of the semiconductor layer pattern defect repair method of the thin film transistor of the present invention configured as described above will be described in more detail.
먼저, 도5a 및 도6a에 도시한 바와 같이 유리기판(1)의 상부전면에 금속을 증착하고, 그 금속을 패터닝하여 유리기판(1)의 상부일부에 위치하는 게이트전극(2)을 형성한다.First, as shown in FIGS. 5A and 6A, a metal is deposited on the upper surface of the glass substrate 1, and the metal is patterned to form a gate electrode 2 positioned on an upper portion of the glass substrate 1. .
그 다음, 상기 구조의 상부전면에 게이트절연막(3)과 반도체층(4)을 순차적으로 형성한다.Next, the gate insulating film 3 and the semiconductor layer 4 are sequentially formed on the upper surface of the structure.
그 다음, 상기 반도체층(4)의 상부전면에 포토레지스트를 도포하고, 노광 및 현상하여 소정의 패턴을 형성한 후, 그 포토레지스트 패턴을 식각마스크로 사용하는 식각공정으로 액티브영역을 형성한다.Next, a photoresist is applied to the upper surface of the semiconductor layer 4, exposed and developed to form a predetermined pattern, and then an active region is formed by an etching process using the photoresist pattern as an etching mask.
이때, 도5a에서 알 수 있듯이, 파티클에 의해 A, B, C, D등과 같이 여러 형태의 불량 반도체층 패턴(10)이 형성될 수 있다.At this time, as can be seen in Figure 5a, the various types of defective semiconductor layer pattern 10, such as A, B, C, D, etc. may be formed by the particles.
그 다음, 도5b 및 도6b에 도시한 바와 같이 상기 구조의 상부전면에 금속을 증착하고, 사진식각공정을 통해 상기 증착된 금속을 패터닝하여 상기 액티브영역의 상부중앙에서 상호 소정거리 이격되며, 액티브영역의 측면부 까지 위치하는소스(5) 및 드레인(6)과 데이터라인(7)을 형성한다.Next, as shown in FIGS. 5B and 6B, metals are deposited on the upper surface of the structure, and the metals are patterned through a photolithography process to be spaced apart from each other by a predetermined distance from an upper center of the active region. Source 5 and drain 6 and data line 7 which are located up to the side of the region are formed.
그 다음, 도5c 및 도6c에 도시한 바와 같이 패턴검사를 실시하여 원하는 패턴과 실제의 패턴 형상이 다른 경우, 상기 구조의 상부전면에 포토레지스트를 도포하고, 상기 도5a 및 도6a에서 반도체층(4)을 패터닝 할때 사용한 마스크를 사용하여 상기 포토레지스트를 노광 및 현상하여 상기 소스(5) 및 드레인(6)과 데이터라인(7), 그리고 소스(5)와 드레인(6)의 사이에 노출된 반도체층(4)인 채널영역의 상부측에 위치하는 포토레지스트 패턴을 형성한다.Then, as shown in Figs. 5C and 6C, pattern inspection is carried out, and when the desired pattern and the actual pattern shape are different, a photoresist is applied to the upper surface of the structure, and the semiconductor layer is shown in Figs. 5A and 6A. The photoresist is exposed and developed using a mask used when patterning (4) to between the source 5 and the drain 6 and the data line 7 and between the source 5 and the drain 6. A photoresist pattern is formed on the upper side of the channel region, which is the exposed semiconductor layer 4.
상기 포토레지스트 패턴의 형성으로, 불량 반도체층 패턴(10)은 노출된 상태가 되며, 형성하고자 하는 반도체층(4)은 모두 가려지게 된다.By the formation of the photoresist pattern, the defective semiconductor layer pattern 10 is exposed, and the semiconductor layer 4 to be formed is completely covered.
그 다음, 불량 반도체층 패턴(10)과 게이트절연막(3)의 선택적 식각비가 우수한 기체를 이용하는 플라즈마 식각공정으로 상기 노출된 반도체층 패턴(10)을 제거한다. 이때 상기 플라즈마 식각공정은 상기 플라즈마 식각공정은 SF6가스에 HCl 또는 Cl2가스를 혼합한 혼합가스를 사용한다.Next, the exposed semiconductor layer pattern 10 is removed by a plasma etching process using a gas having a high selective etching ratio between the defective semiconductor layer pattern 10 and the gate insulating layer 3. In this case, the plasma etching process uses a mixed gas in which HCl or Cl 2 gas is mixed with SF 6 gas.
이와 같은 식각공정으로 하지막에 손상을 주지않고, 불량 반도체층 패턴(10)을 완전히 제거할 수 있어, 수율을 향상시키고 개구율의 감소를 방지하게 된다.This etching process can completely remove the defective semiconductor layer pattern 10 without damaging the underlying film, thereby improving the yield and preventing the opening ratio from being reduced.
그 다음, 도5d 및 도6d에 도시한 바와 같이 상기 구조의 상부전면에 패시베이션막(8)을 형성하고, 사진식각공정을 통해 그 패시베이션막(8)에 콘택홀을 형성하여 드레인(6)을 노출시킨다.Next, as shown in FIGS. 5D and 6D, a passivation film 8 is formed on the upper surface of the structure, and a contact hole is formed in the passivation film 8 through a photolithography process to form the drain 6. Expose
그 다음, 상기 구조의 상부전면에 ITO를 증착하고, 사진식각공정을 통해 패터닝하여 상기 패시베이션막(8)에 형성된 콘택홀을 통해 드레인(6)에 접속되는 픽셀전극(9)을 형성하여, 불량 반도체층 패턴이 제거된 박막 트랜지스터 표시소자를 제조하게 된다.Then, ITO is deposited on the upper surface of the structure, and patterned through a photolithography process to form a pixel electrode 9 connected to the drain 6 through a contact hole formed in the passivation film 8, thereby failing. A thin film transistor display device having a semiconductor layer pattern removed is manufactured.
상기한 바와 같이 본 발명은 반도체층 패턴을 형성한 후, 원하지 않는 반도체층이 잔류하는 것을 그 반도체층 패턴의 형성시 사용하는 마스크와 동일한 마스크를 사용하는 플라즈마 식각공정으로 제거함으로써, 게이트전극과 같은 하지층의 손상없이 반도체층 패턴 불량을 수리하여 박막 트랜지스터 표시소자의 전기적인 특성열화를 방지하고, 개구율의 축소를 방지함과 아울러 제조된 하판을 수리하여 재 사용함으로써, 제조비용을 절감하는 효과가 있다.As described above, according to the present invention, after the semiconductor layer pattern is formed, the unwanted semiconductor layer remains by plasma etching using the same mask as the mask used to form the semiconductor layer pattern. Repairing defects in the semiconductor layer pattern without damaging the underlying layer prevents deterioration of the electrical characteristics of the thin film transistor display device, prevents reduction of the aperture ratio, and repairs and reuses the manufactured lower plate, thereby reducing the manufacturing cost. have.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0030458A KR100425859B1 (en) | 2001-05-31 | 2001-05-31 | Repair method for badness of semiconductor layer patten in tft-lcd |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0030458A KR100425859B1 (en) | 2001-05-31 | 2001-05-31 | Repair method for badness of semiconductor layer patten in tft-lcd |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020091630A KR20020091630A (en) | 2002-12-06 |
| KR100425859B1 true KR100425859B1 (en) | 2004-04-03 |
Family
ID=27707330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0030458A KR100425859B1 (en) | 2001-05-31 | 2001-05-31 | Repair method for badness of semiconductor layer patten in tft-lcd |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100425859B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100936718B1 (en) | 2006-04-20 | 2010-01-13 | 엘지이노텍 주식회사 | A method for repairing photomask |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10339888A (en) * | 1997-06-09 | 1998-12-22 | Nec Corp | Thin film transistor array and its production |
| JPH11160732A (en) * | 1997-11-28 | 1999-06-18 | Mitsubishi Electric Corp | Tft array substrate and liquid crystal display device using the same and production of tft array substrate |
| KR20000019608A (en) * | 1998-09-14 | 2000-04-15 | 김영환 | Method for fabricating thin film transistor |
| KR20000021735A (en) * | 1998-09-30 | 2000-04-25 | 김영환 | Method of manufacturing thin film transistor |
| JP2000243743A (en) * | 1998-12-25 | 2000-09-08 | Internatl Business Mach Corp <Ibm> | Organic molecular film removal device using ultraviolet rays and removal thereof |
-
2001
- 2001-05-31 KR KR10-2001-0030458A patent/KR100425859B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10339888A (en) * | 1997-06-09 | 1998-12-22 | Nec Corp | Thin film transistor array and its production |
| JPH11160732A (en) * | 1997-11-28 | 1999-06-18 | Mitsubishi Electric Corp | Tft array substrate and liquid crystal display device using the same and production of tft array substrate |
| KR20000019608A (en) * | 1998-09-14 | 2000-04-15 | 김영환 | Method for fabricating thin film transistor |
| KR20000021735A (en) * | 1998-09-30 | 2000-04-25 | 김영환 | Method of manufacturing thin film transistor |
| JP2000243743A (en) * | 1998-12-25 | 2000-09-08 | Internatl Business Mach Corp <Ibm> | Organic molecular film removal device using ultraviolet rays and removal thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100936718B1 (en) | 2006-04-20 | 2010-01-13 | 엘지이노텍 주식회사 | A method for repairing photomask |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020091630A (en) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8869079B2 (en) | Semiconductor device and layout design method for the same | |
| US6204081B1 (en) | Method for manufacturing a substrate of a liquid crystal display device | |
| US5444020A (en) | Method for forming contact holes having different depths | |
| TWI435152B (en) | Method for forming contact hole | |
| US5466620A (en) | Method for fabricating a liquid crystal display device | |
| US6972825B2 (en) | Liquid crystal display having passivation layer partially exposing gate insulating layer | |
| KR19990033573A (en) | Manufacturing method of substrate of liquid crystal display device | |
| JPS62276552A (en) | Pattern forming mask and method for fabricating electronic device by using it | |
| KR100425859B1 (en) | Repair method for badness of semiconductor layer patten in tft-lcd | |
| US20040095518A1 (en) | Method for forming pattern on substrate and method for fabricating liquid crystal display using the same | |
| US7767476B2 (en) | Manufacturing method of array substrate and manufacturing method of liquid crystal display device using the same | |
| KR100474579B1 (en) | Method for manufacturing a standard wafer used in surface analysis system | |
| US20050170290A1 (en) | Method of manufacturing substrate for display and method of manufacturing display utilizing the same | |
| KR20110001804A (en) | Method for measuring step variation of underlying layers using overlay vernier pattern | |
| US7561222B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| KR100778860B1 (en) | Method for analyzing defects of semiconductor device | |
| KR100501316B1 (en) | repairable FPD and method for repairing the same | |
| CN111490054B (en) | Thin film transistor structure and manufacturing method thereof | |
| KR19990039282A (en) | Manufacturing method of substrate of liquid crystal display device | |
| KR100527079B1 (en) | Method of manufacturing thin film transistor array substrate | |
| KR100569260B1 (en) | Formation method of electrode wiring to prevent short | |
| KR100663293B1 (en) | Method for manufacturing thin film transistor liquid crystal display | |
| KR19990075166A (en) | Contact inspection method of semiconductor device | |
| KR100458833B1 (en) | Method for forming dual-layer line and thin-film transistor substrate including the said line | |
| WO2022166036A1 (en) | Array substrate and preparation method therefor, and short circuit repairing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180213 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |