KR100422271B1 - beam lead of micro BGA type semiconductor package - Google Patents
beam lead of micro BGA type semiconductor package Download PDFInfo
- Publication number
- KR100422271B1 KR100422271B1 KR10-2001-0023651A KR20010023651A KR100422271B1 KR 100422271 B1 KR100422271 B1 KR 100422271B1 KR 20010023651 A KR20010023651 A KR 20010023651A KR 100422271 B1 KR100422271 B1 KR 100422271B1
- Authority
- KR
- South Korea
- Prior art keywords
- plating layer
- metal
- semiconductor chip
- bonding
- beam lead
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
Abstract
본 발명은 마이크로 BGA(μ-ball grid array) 방식의 반도체 패키지에 있어서, 반도체 칩의 다이 패드부에 기계적 마찰에 의한 접합방법을 통하여 연결되는 다수의 빔 리드의 도금 적층구조에 관한 것으로, 상기 빔 리드의 최 상층에 적층되는, Au를 포함하는 금속으로 이루어지는 초 박막 형태의 제 1 도금층과; 상기 제 1 도금층의 하부에, Ag 금속을 포함하는 금속재질로 이루어지는 제 2 도금층을 가지는 빔 리드를 제공하여, 상기 빔 리드와, 상기 반도체 칩의 신뢰성 있는 접합과 더불어 저가의 소자를 구현 가능하게 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plating stack structure of a plurality of beam leads connected to a die pad portion of a semiconductor chip by a mechanical friction method in a semiconductor package having a micro-ball grid array (BGA) method. A first plating layer in the form of an ultra thin film made of a metal containing Au, stacked on the top layer of the lead; A beam lead having a second plating layer made of a metal material including Ag metal is provided under the first plating layer, thereby enabling the low cost device to be implemented together with reliable bonding of the beam lead and the semiconductor chip. .
Description
본 발명은 마이크로 BGA(ball grid array)방식의 반도체 패키지에 관한 것으로, 좀 더 자세하게는 마이크로 BGA 방식의 반도체 패키지에 있어서, 반도체 실장기판에 설치되어 반도체 칩과 본딩되는 빔 리드의 도금 적층구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package of a micro ball grid array (BGA) method, and more particularly, to a plating stack structure of a beam lead installed on a semiconductor mounting substrate and bonded to a semiconductor chip in a micro BGA type semiconductor package. will be.
일반적으로 반도체 칩이란 웨이퍼 상에 다양한 물질의 적층 및 이의 패터닝 작업을 통하여 구현되는 반도체 소자의 단위 셀(cell)로서, 이는 통상 반도체 패키지(semiconductor package)등의 상용화된 부품소자의 형태로 가공되어 사용된다.In general, a semiconductor chip is a unit cell of a semiconductor device that is realized by stacking and patterning various materials on a wafer, which is usually processed and used in the form of a commercially available component device such as a semiconductor package. do.
이러한 반도체 패키지는 전술한 반도체 칩과, 이를 지지하면서 외부회로와 연결되어, 상기 반도체 칩을 외부회로에 전기적으로 레이아웃(lay-out)하는 반도체 실장 기판을 포함하여 구성되는 데, 즉, 상기 반도체 칩에는 외부회로와의 연결부분인 본딩 패드부를 가지고 있고, 이러한 본딩 패드부와 전기적으로 연결되는 반도체 실장기판을 매개로 반도체 칩과 외부회로는 전기적으로 연결된다. 이때 반도체 칩의 본딩패드와 반도체 실장기판을 전기적으로 연결하는 방법으로는, 통상 Au 등의 전도성 높은 금속물질을 와이어 형태로 가공하여, 이를 반도체 칩의 본딩패드와 반도체 실장기판의 소정영역에 각각 접합하여 연결하는 와이어 본딩(wire bonding) 방법이 사용되어 왔다.The semiconductor package includes the semiconductor chip described above and a semiconductor mounting substrate connected to an external circuit while supporting the semiconductor chip, and electrically laying out the semiconductor chip to an external circuit, that is, the semiconductor chip. Has a bonding pad portion, which is a connection portion with an external circuit, and the semiconductor chip and the external circuit are electrically connected through a semiconductor mounting substrate electrically connected to the bonding pad portion. In this case, a method of electrically connecting the bonding pad of the semiconductor chip and the semiconductor mounting substrate is generally performed by processing a highly conductive metal material such as Au into a wire shape, and bonding the bonding pads of the semiconductor chip to a predetermined region of the semiconductor mounting substrate, respectively. Wire bonding method has been used.
한편, 근래에 들어 각종 전기기기와 정보기기의 메모리 용량의 대용량화 및 경량화 추세에 따라, DRAM과 SRAM과 같은 반도체 메모리 칩의 고집적화가 가속화되었고, 이에 반도체 패키지의 하이핀(high pin)화와, 경박 단소화 및 고 신뢰성이 요구되고 있는 바, 전술한 일반적인 와이어 본딩(wire bonding)방법을 통한 QFP(quad flat package)로서는 이러한 요구를 더 이상 충족할 수 없는 한계에 직면하였다.On the other hand, in recent years, as the memory capacity of various electric devices and information devices has been increased in size and weight, high integration of semiconductor memory chips such as DRAM and SRAM has been accelerated, resulting in high pins and light weight of semiconductor packages. Due to the demand for shortening and high reliability, a quad flat package (QFP) through the general wire bonding method described above has faced a limitation in which such a requirement can no longer be met.
이에, BGA(ball grid array) 방식 또는 PGA(pin grid array) 방식의 새로운 형태의 반도체 패키지가 개발되었는데, 이는 하이 핀의 요구를 충족시킬 수 있고, 또한 제조원가를 낮출 수 있어 ASIC(applicationspecific IC) 및 MPU(또는 CPU)에 적용하는데 각광받고 있다.Therefore, a new type of semiconductor package, a ball grid array (BGA) method or a pin grid array (PGA) method, has been developed, which can meet high pin requirements and lower manufacturing costs, thereby reducing application specific IC (ASIC) and It is attracting much attention in application to MPU (or CPU).
이러한 가운데 BGA패키지의 소형화가 지속적으로 진행되어 왔고, 최근에는 반도체 칩 크기에 근접하는 CSP(chip sizepackage)의 일종인 마이크로 BGA(μBGA)가 개발되었다.Among these, miniaturization of BGA packages has continued, and recently, micro BGA (μBGA), which is a kind of CSP (chip size package) approaching the size of a semiconductor chip, has been developed.
이 마이크로 BGA 방식의 반도체 패키지를 개략적으로 도시한 도 1을 통하여 보다 상세히 설명한다.The micro BGA type semiconductor package will be described in more detail with reference to FIG. 1.
도면에 도시된 바와 같이 마이크로 BGA 방식의 반도체 패키지(1)는, 반도체 칩(10)과 반도체 실장기판(15)인 기판 스트립으로 구성되는 바, 상기 반도체 칩(10)은 그 표면에 외부와의 전기적 연결부분인 패드 본딩부(10a)를 가지고 있다. 이러한 반도체 칩(10)은, 그 중앙에, 상기 반도체 칩(10)이 안착될 수 있는 우묵부인 다이 패드부가 형성된 반도체 실장기판(15)에 안착되는데, 상기 반도체 실장기판(15)에는 이러한 다이 패드부를 향하여 분기된 다수의 빔 리드(20)를 가지고 있다.As shown in the drawing, the semiconductor package 1 of the micro BGA type is composed of a semiconductor strip 10 and a substrate strip which is a semiconductor mounting substrate 15. The semiconductor chip 10 is formed on the surface thereof with the outside. It has a pad bonding part 10a which is an electrical connection part. The semiconductor chip 10 is mounted on a semiconductor mounting substrate 15 having a die pad portion, which is a recessed portion on which the semiconductor chip 10 is seated, at the center thereof, and the die pad is mounted on the semiconductor mounting substrate 15. It has a plurality of beam leads 20 branched toward the negative.
이러한 다수의 빔 리드(20)는 각각 반도체 칩(10)의 표면에 형성된 패드 본딩부(10a)에 본딩되는데, 이러한 패드본딩부(10a)와 빔 리드(20)는 통상 기계적 마찰에 의한 접합방법을 통하여 접합된다.Each of the plurality of beam leads 20 is bonded to a pad bonding part 10a formed on the surface of the semiconductor chip 10. The pad bonding part 10a and the beam lead 20 are usually bonded by mechanical friction. Are joined through.
기계적 마찰에 의한 접합방법이란 열압착법 또는 열압착법과 초음파법을 혼용한 방식에 의해 접합하는 방법으로서, 주로 열압착법과 초음파법을 혼용한 방법이 많이 사용된다. 열압착법이나 초음파법은 이미 와이어본딩이나 플립칩본딩시에 많이 사용되는 방법이다. 와이어본딩은 통상 100℃ 내지 250℃의 온도에서 와이어본더를 이용해 Au와이어를 Ag도금된 리드프레임에 압착하는 한편 초음파를 가해주어, Au와이어와 Ag도금된 리드프레임의 경계에서 금속물질간의 미세한 마찰에 의해 상호확산을 유도하고, 그 결과로서 접합이 이루어지게 하는 방법이다. 플립칩본딩은 Au 스터드범핑(stud bumping)된 칩을 Ag도금된 PCB기판에 붙일 때 사용하는 방법으로서, 약 180℃ 정도의 온도에서 이루어지는 것을 제외하고는 와이어본딩과 같은 메카니즘으로 접합된다. 즉 와이어본딩이나 플립칩본딩의 접합구동력은 온도 뿐만아니라, 초음파에 의한 미세한 마찰 때문에 유도되는 금속물질의 상호확산이 이용된다.따라서 마이크로 BGA 방식의 반도체 패키지의 경우에도, 다수의 빔 리드(20)를 절곡시켜 반도체 칩(10)의 패드 본딩부(10a)에 접촉시킨 상태에서, 통상 약 180℃정도의 고온 환경에서 강한 힘으로 빔 리드(20)를 압착하는 한편 초음파를 인가함으로써, 빔 리드(20)를 접합하게 된다. 이를 위해 빔 리드(20)의 소정의 영역에는 통상 접합성이 뛰어난 금속층을 도금하게 된다.The joining method by mechanical friction is a method of joining by a thermocompression method or a method in which a thermocompression method and an ultrasonic method are mixed, and a method which mainly uses a thermocompression method and an ultrasonic method is often used. Thermocompression and ultrasonic methods are already widely used in wire bonding and flip chip bonding. Wire bonding is usually used to compress Au wire to Ag-plated leadframe using wire bonder at a temperature of 100 ℃ to 250 ℃ and to apply ultrasonic wave to prevent fine friction between metal material at the boundary between Au wire and Ag-plated leadframe. By inducing mutual diffusion, and consequently, by conjugation. Flip chip bonding is a method used to attach Au stud bumped chips to Ag-plated PCB substrates, and is bonded by a mechanism such as wire bonding except that the chip is formed at a temperature of about 180 ° C. In other words, the bonding driving force of the wire bonding or the flip chip bonding is not only the temperature but also the mutual diffusion of the metal material induced by the micro friction by the ultrasonic wave. Therefore, even in the case of the micro BGA type semiconductor package, the plurality of beam leads 20 Is bent to contact the pad bonding portion 10a of the semiconductor chip 10, the beam lead 20 is pressed with a strong force in a high temperature environment of about 180 ° C, and ultrasonic waves are applied to the beam lead ( 20) to be bonded. To this end, a predetermined layer of the beam lead 20 is usually plated with a metal layer having excellent bonding properties.
즉, 전술한 빔 리드를 이루는 물질은 통상 Cu의 재질이 사용되는 바, 이러한 금속은 녹는점이 높고 표면 산화가 쉬워 접합성이 떨어지는 관계로 다수의 빔 리드의 소정의 영역에는 이보다 접합성이 뛰어난, 통상 Au 등의 금속을 도금 적층하게 되는 바, 이러한 일반적인 빔 리드의 도금 적층구조에 대하여 도 1의 A-A 선을 따라 절단한 단면 중, 하나의 빔 리드의 단면을 도시한 도 2를 통하여 상세히 설명한다.That is, since the material of the beam lead described above is usually made of Cu, since the metal has a high melting point and easy surface oxidation, the bonding property is poor, and therefore, Au is usually superior in bonding to a predetermined region of a plurality of beam leads. The plating lamination of a metal such as a bar is described in detail with reference to FIG. 2, which shows a cross section of one beam lead among cross sections taken along line AA of FIG. 1.
일반적인 빔 리드(20)는 베어 메탈인 Cu의 금속으로 이루어짐은 전술한 바 있는데, 이는 확산성이 낮고 딱딱하여 부서지기 쉬운(brittle) 특성을 가지고 있어 전술한 기계적 마찰에 의한 접합방법과 같이 압착공정이 병행되는 경우에 사용되기에는 부적합하다. 따라서 이러한 빔 리드(20)를 구성하는 베어 메탈의 특성을 보완하여, 보다 용이하고, 신뢰성 있는 접합을 가능하게 하기 위하여, 다수의 빔 리드(20) 상에는 접합성이 뛰어난 금속 도금층이 적층된다.In general, the beam lead 20 is made of a metal of Cu, which is a bare metal, which has a low diffusivity, is hard, and has a brittle characteristic. It is not suitable to be used in this case. Therefore, in order to supplement the characteristics of the bare metal constituting the beam lead 20 to enable easier and more reliable bonding, a metal plating layer having excellent bonding property is laminated on the plurality of beam leads 20.
이때 이러한 도금층을 이루는 금속으로는 전성과 연성이 크고, 확산 속도가 빠른, 통상 Au 금속이 사용되고, 이러한 Au 금속 도금층(20a)이 적층된 빔 리드(20)를 반도체 칩과 접촉시킨 상태에서, 높은 온도 분위기에서 강한 압력을 가하고, 초음파를 이용해 경계면의 금속물질들을 미세하게 마찰시키면, 표면의 Au도금층(20a)이 확산되어 반도체 칩과 접합하게된다.At this time, as the metal forming the plating layer, Au metal is generally used, which has high malleability and ductility, and has a high diffusion rate, and in a state where the beam lead 20 in which the Au metal plating layer 20a is laminated is brought into contact with a semiconductor chip, When a strong pressure is applied in a temperature atmosphere and the metal materials at the interface are finely rubbed using ultrasonic waves, the Au plating layer 20a on the surface is diffused and bonded to the semiconductor chip.
그러나 전술한 기계적 마찰에 의한 접합방법을 사용하여 빔 리드와 반도체 칩의 본딩 패드를 접합할 경우에, 압착공정 등으로 인해 각 빔 리드에는 상당한 물리적 충격이 가해지므로 빔 리드의 베어 메탈이 파손되는 현상이 빈번한 바, 이를 효과적으로 방지하고, 또한 Au 금속이 가지는 고유 특성인 다공성(porosity)에 기인하여, 하지금속인 Cu가 표면으로 확산되는 현상을 방지하기 위해서는 통상 도금 적층되는 Au 금속은 0.5 마이크로 미터 이상의 두께로 도금 적층되어야 할 필요가 있다.However, when the beam lead and the bonding pads of the semiconductor chip are bonded using the above-described mechanical friction bonding method, the bare metal of the beam lead is damaged because a considerable physical impact is applied to each beam lead due to a crimping process or the like. In order to prevent this effectively, and also to prevent the diffusion of Cu, which is a base metal, to the surface due to the porosity, which is inherent in Au metals, the Au metals commonly plated and stacked are 0.5 micrometer or more. It needs to be plated and laminated to thickness.
즉, Au 금속 도금층이 0.5 마이크로 미터 이하로 도금 적층될 경우에는, 빔 리드를 절곡하거나 또는 이를 접합시키기 위하여 압착하는 과정에서, 빔 리드를 이루는 Cu 금속의 부스러지기 쉬운 특성때문에 표면에 크랙이 발생하기 쉽고, 이는 접합성을 떨어뜨리는 원인이 된다.That is, when the Au metal plating layer is plated and laminated to 0.5 micrometer or less, cracks are generated on the surface due to the brittle nature of the Cu metal constituting the beam lead during bending or pressing to bond the beam lead. It is easy, and this causes a decrease in bonding.
또한 Au 금속 도금층은 전술한 다공성에 기인하여, 그 내부에 다수의 세공(micro pore)을 가지고 있으므로, 그 두께가 얇을 경우에 반도체 패키지의 제조공정에 포함되는 고온공정에서, 그 하지 금속의 표면확산 현상이 나타날 수 있고, 이는 접합성을 크게 저하시키는 단점을 가지고 있다. 특히 이러한 문제를 해결하기 위하여, 도 3과 같이 빔 리드(20)와 Au 도금층(20a) 사이에 Ni 등의 금속으로 이루어지는 장벽층(20b)을 도금하는 방법이 사용되기도 하나, Ni역시 크랙 특성이 나빠 사용할 수가 없어, Au 도금층(20a)은 0.5 마이크로 미터 이상의 두께로 적층 될 수 밖에 없다.In addition, since the Au metal plating layer has a large number of micropores therein due to the above-mentioned porosity, the surface diffusion of the underlying metal in the high temperature step included in the manufacturing process of the semiconductor package when its thickness is thin The phenomenon may appear, which has the disadvantage of greatly reducing the adhesion. In particular, in order to solve this problem, a method of plating a barrier layer 20b made of a metal such as Ni is used between the beam lead 20 and the Au plating layer 20a as shown in FIG. 3, but Ni also has crack characteristics. It cannot be used badly, and Au plating layer 20a must be laminated | stacked to thickness more than 0.5 micrometer.
그러나 이러한 Au 금속은 주지된 바와 같이 고가의 금속이므로, 그 두께가 크게 적층될 경우에 소자의 가격을 상승시키게 되고, 이는 반도체 패키지의 활용에 제약을 가져오는 단점을 가지고 있다.However, since the Au metal is an expensive metal as is well known, when the thickness of the Au metal is large, the cost of the device is increased, which has a disadvantage of limiting the utilization of the semiconductor package.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로, 저가의 소재를 사용하면서도 보다 신뢰성 있는 접합을 가능하게 하는, 개선된 빔 리드의 도금 적층 구조를 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and an object thereof is to provide a plated laminated structure of an improved beam lead, which enables a more reliable bonding while using a low-cost material.
도 1은 일반적인 마이크로 BGA 방식의 반도체 패키지를 개략적으로 도시한 개략 분해 사시도.1 is a schematic exploded perspective view schematically showing a conventional micro BGA type semiconductor package.
도 2는 일반적인 빔 리드의 단면을 도시한 단면도2 is a cross-sectional view showing a cross section of a general beam lead;
도 3은 일반적인 빔 리드의 단면의 다른 예를 도시한 단면도3 is a cross-sectional view showing another example of a cross section of a general beam lead;
도 4는 본 발명에 따른 다수의 빔 리드 중 하나의 빔 리드의 단면을 도시한 단면도.4 is a cross-sectional view showing a cross section of one beam lead of a plurality of beam leads according to the present invention;
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
20 : 빔 리드 21 : 제 1 도금층20 beam lead 21 first plating layer
22 : 제 2 도금층22: second plating layer
이러한 목적을 달성하기 위하여 본 발명은 표면에 외부회로와의 연결부분인 본딩 패드를 가지는 반도체 칩과, 상기 반도체 칩이 안착되는 우묵부인 다이 패드부와, 상기 다이 패드부를 향한 다수의 빔 리드를 가지는 반도체 실장기판을 포함하는 마이크로 비지에이 방식의 반도체 패키지에 있어서, 상기 빔 리드는 최상층에 도금 척층되는 Au를 포함하는 제 1 도금층과; 상기 제 1 도금층의 하부에 Ag를 포함하는 금속으로 이루어지는 제 2 도금층을 포함하여, 상기 다이 패드부에 상기 반도체 칩이 안착된 상태에서, 상기 반도체 칩의 본딩 패드에 기계적 마찰에 의한 접합방법을 통하여 상기 다수의 빔 리드가 연결되는 마이크로 비지에이 방식의 반도체 패키지를 제공한다.In order to achieve the above object, the present invention has a semiconductor chip having a bonding pad, which is a connection portion with an external circuit, a die pad portion, which is a recess on which the semiconductor chip is seated, and a plurality of beam leads toward the die pad portion. A micro-visi- type semiconductor package comprising a semiconductor mounting substrate, the beam lead comprising: a first plating layer including Au, which is chucked on the uppermost layer; Including a second plating layer made of a metal containing Ag in the lower portion of the first plating layer, in the state that the semiconductor chip is seated in the die pad portion, through a bonding method by mechanical friction to the bonding pad of the semiconductor chip Provided is a semiconductor package of a micro-visi method in which the plurality of beam leads are connected.
이때 상기 빔 리드의 제 1 도금층은, 0.5 마이크로 미터 이하의 두께를 가지는 Au 금속으로 이루어지고, 상기 제 2 도금층은 0.2마이크로 미터 이상 2.0 마이크로 미터 이하의 두께를 가지는 Ag 금속으로 이루어지는 것을 특징으로 한다.In this case, the first plating layer of the beam lead is made of Au metal having a thickness of 0.5 micrometer or less, and the second plating layer is made of Ag metal having a thickness of 0.2 micrometer or more and 2.0 micrometers or less.
이하 본 발명에 따른 올바른 실시예를 첨부된 도면을 통하여 상세히 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명에 따른 도금 적층구조를 가지는 빔 리드를 포함하는 마이크로 BGA 반도체 패키지는 도 1에 도시한 일반적인 반도체 패키지와 유사한 구조를 갖는 바, 이를 동일 도면으로 설명하면, 그 내부 중앙에 반도체 칩(10)에 대응하는 우묵부인 다이 패드부를 가지고, 이러한 다이 패드부를 향하여 돌출된 다수의 빔 리드(20)를 포함하는 반도체 실장기판(15)인 기판스트립과, 상기 다이 패드부에 안착되어, 그 표면에 상기 다수의 빔 리드(20)가 각각 결합되는 패드 본딩부(10a)를 가지는 반도체 칩(10)을 포함하여 이루어진다.The micro BGA semiconductor package including a beam lead having a plating laminate structure according to the present invention has a structure similar to that of the general semiconductor package shown in FIG. 1, which will be described with the same drawing. A substrate strip which is a semiconductor mounting substrate 15 having a die pad portion which is a recessed portion corresponding to the die pad portion, and includes a plurality of beam leads 20 protruding toward the die pad portion, and is mounted on the surface of the die pad portion. The semiconductor chip 10 includes a pad bonding part 10a to which a plurality of beam leads 20 are coupled.
이때 전술한 다수의 빔 리드(20)는 그 표면에 접합성을 향상하기 위한 도금층을 가지고 있으며, 이러한 빔 리드(20)는 각각 반도체 칩(10) 상면의 패드 본딩부를 향하여 절곡된 상태에서 열압착법과 초음파법을 병용한 기계적 마찰에 의한 접합방법을 통하여 접합된다. 이 방법은 상기 다수의 빔 리드를 각각 반도체 칩의 패드 본딩부에 접촉시킨 상태에서, 고온의 환경에서 강한 힘으로 압착한 후, 초음파를 인가하여 경계면의 금속물질들을 미세하게 마찰시킴으로써 표면의 도금 금속층을 확산접합 시키는 방법임은 전술한 바 있다.At this time, the above-described plurality of beam leads 20 has a plating layer on the surface to improve the bonding, and each of the beam leads 20 is thermally compressed in a state of being bent toward the pad bonding portion of the upper surface of the semiconductor chip 10. It joins through the joining method by the mechanical friction which used the ultrasonic method together. In this method, the plurality of beam leads are pressed against the pad bonding portion of the semiconductor chip, respectively, in a high temperature environment, and then pressed with a strong force, and then ultrasonically applied to finely rub the metal materials on the interface, thereby forming a plated metal layer on the surface. It has been described above that the method is diffusion bonding.
이때 이러한 빔 리드 상에 적층된 도금층의 구조를, 도면의 A-A 선을 따라 절단한 단면 중 하나의 빔 리드의 단면을 도시한 도 4를 통하여 설명한다.In this case, the structure of the plating layer laminated on the beam lead will be described with reference to FIG. 4, which shows a cross section of one beam lead of a cross section taken along line A-A of the drawing.
도면에 도시한 바와 같이 본 발명에 따른 빔 리드(20)는, 상기 반도체 칩의 본딩 패드부와 접합되는 최 상층에 Au 금속을 포함하는 제 1 도금층(21)이 도금 적층되고, 이러한 제 1 도금층(21)의 하부에 Ag 금속을 포함하는 제 2 도금층(22)이 도금적층된 구성을 가지고 있다. 여기서 Au 금속을 포함하는 제 1 도금층(21) 및 Ag 금속을 포함하는 제 2 도금층(22)이라고 표현한 것은, 도금물질에 금이나 은이 포함되기만 하면 본 발명의 적용이 가능하기 때문이며, 접합효율을 높이기 위해서는 도금물질의 순도를 높이는 것이 바람직함은 물론이다.본 발명의 다른 바람직한 실시예는, 최 상층에 적층된 제 1 도금층(21)은 0.5 마이크로 미터 이하의 두께를 가지는 Au를 포함하는 재질로 이루어지며, 제 2 도금층(22)은 0.2 마이크로 미터에서 2 마이크로 미터정도의 두께를 가지는 Ag를 포함하는 재질로 이루어진다.As shown in the drawing, in the beam lead 20 according to the present invention, a first plating layer 21 containing Au metal is plated and laminated on the top layer bonded to the bonding pad portion of the semiconductor chip. The second plating layer 22 containing Ag metal is plated and laminated at the lower part of 21. Herein, the first plating layer 21 containing Au metal and the second plating layer 22 containing Ag metal are used because the present invention can be applied as long as gold or silver is included in the plating material, thereby increasing the bonding efficiency. Of course, it is preferable to increase the purity of the plating material. In another preferred embodiment of the present invention, the first plating layer 21 laminated on the uppermost layer is made of a material containing Au having a thickness of 0.5 micrometer or less. The second plating layer 22 is made of a material containing Ag having a thickness of about 0.2 micrometers to about 2 micrometers.
이러한 구성을 가지는 본 발명에 따른 빔 리드는, 빔 리드의 표면에 전성 및 연성이 큰 Ag 및 Au 금속이 적층되어 있으므로, 기계적 마찰에 의한 접합방법을 통하여 통하여 반도체 칩의 패드 본딩부에 접합할 경우에 하지 금속인 Cu 의 크랙을 방지할 수 있어, 이의 노출을 막음으로써 보다 신뢰성 있는 결합을 가능하게 한다.In the beam lead according to the present invention having such a configuration, since Ag and Au metals having high malleability and ductility are laminated on the surface of the beam lead, when the beam lead is bonded to the pad bonding portion of the semiconductor chip through a joining method by mechanical friction The crack of Cu, which is a base metal, can be prevented, thereby preventing more exposure, thereby enabling more reliable bonding.
또한 안정한 금속인 Ag 금속이 제 2 도금층(22)으로 적층되어 구성되므로, 하지 금속의 표면 확산을 효과적으로 방지하는 것이 가능하다.In addition, since Ag metal, which is a stable metal, is laminated with the second plating layer 22, it is possible to effectively prevent surface diffusion of the underlying metal.
상술한 바와 같이 본 발명에 따른 도금 적층구조를 가지는 빔 리드를 포함하는 마이크로 BGA 반도체 패키지를 구성할 경우에, 저가의 소자인 Ag 금속으로 이루어진 제 1 도금층과, 이의 상부에 박막 형태의 Au 금속으로 이루어진 제 2 도금층을 적층하여 구성함으로써, 보다 안정적이고 신뢰성 있는 접합을 가능하게 하고, 제조를 위한 비용을 절감할 수 있는 장점을 가지고 있다.As described above, when constructing a micro BGA semiconductor package including a beam lead having a plating lamination structure according to the present invention, a first plating layer made of Ag metal, which is a low-cost device, and Au metal in a thin film form thereon By stacking the formed second plating layer, it is possible to make more stable and reliable bonding and to reduce the cost for manufacturing.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0023651A KR100422271B1 (en) | 2001-05-02 | 2001-05-02 | beam lead of micro BGA type semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0023651A KR100422271B1 (en) | 2001-05-02 | 2001-05-02 | beam lead of micro BGA type semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020084708A KR20020084708A (en) | 2002-11-11 |
| KR100422271B1 true KR100422271B1 (en) | 2004-03-10 |
Family
ID=27703261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0023651A KR100422271B1 (en) | 2001-05-02 | 2001-05-02 | beam lead of micro BGA type semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100422271B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090109289A (en) * | 2008-04-15 | 2009-10-20 | 이규한 | Semiconductor installed board for csp(chip scale package) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06302740A (en) * | 1993-04-16 | 1994-10-28 | Mitsui High Tec Inc | Lead frame for semiconductor device |
| JPH09275182A (en) * | 1996-04-02 | 1997-10-21 | Seiichi Serizawa | Lead frame for semiconductor device |
| KR19980060697A (en) * | 1996-12-31 | 1998-10-07 | 이대원 | Multilayer Plating Leadframe |
| US5985692A (en) * | 1995-06-07 | 1999-11-16 | Microunit Systems Engineering, Inc. | Process for flip-chip bonding a semiconductor die having gold bump electrodes |
| KR20000007726A (en) * | 1998-07-07 | 2000-02-07 | 김무 | LEAD FRAME MOTHER MATERIAL HAVING Ni-Fe ALLOY BASE |
| KR20010088882A (en) * | 2000-08-23 | 2001-09-29 | 권혁원 | Substrate for mannfacturing the environmentally favorable semiconductor device using three element alloy |
-
2001
- 2001-05-02 KR KR10-2001-0023651A patent/KR100422271B1/en active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06302740A (en) * | 1993-04-16 | 1994-10-28 | Mitsui High Tec Inc | Lead frame for semiconductor device |
| US5985692A (en) * | 1995-06-07 | 1999-11-16 | Microunit Systems Engineering, Inc. | Process for flip-chip bonding a semiconductor die having gold bump electrodes |
| JPH09275182A (en) * | 1996-04-02 | 1997-10-21 | Seiichi Serizawa | Lead frame for semiconductor device |
| KR19980060697A (en) * | 1996-12-31 | 1998-10-07 | 이대원 | Multilayer Plating Leadframe |
| KR20000007726A (en) * | 1998-07-07 | 2000-02-07 | 김무 | LEAD FRAME MOTHER MATERIAL HAVING Ni-Fe ALLOY BASE |
| KR20010088882A (en) * | 2000-08-23 | 2001-09-29 | 권혁원 | Substrate for mannfacturing the environmentally favorable semiconductor device using three element alloy |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090109289A (en) * | 2008-04-15 | 2009-10-20 | 이규한 | Semiconductor installed board for csp(chip scale package) |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020084708A (en) | 2002-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7332820B2 (en) | Stacked die in die BGA package | |
| JP3507059B2 (en) | Stacked multi-chip package | |
| US6621152B2 (en) | Thin, small-sized power semiconductor package | |
| US7176570B2 (en) | Method for forming bump, semiconductor element having bumps and method of manufacturing the same, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment | |
| US7314818B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment | |
| US7863723B2 (en) | Adhesive on wire stacked semiconductor package | |
| JP3865055B2 (en) | Manufacturing method of semiconductor device | |
| US6921016B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment | |
| US20100044861A1 (en) | Semiconductor die support in an offset die stack | |
| US6664138B2 (en) | Method for fabricating a circuit device | |
| US7232747B2 (en) | Method of wafer bumping for enabling a stitch wire bond in the absence of discrete bump formation | |
| JP3497775B2 (en) | Semiconductor device | |
| US8110931B2 (en) | Wafer and semiconductor package | |
| KR100422271B1 (en) | beam lead of micro BGA type semiconductor package | |
| US20080136027A1 (en) | Method of bonding wire of semiconductor package | |
| US8018075B2 (en) | Semiconductor package, method for enhancing the bond of a bonding wire, and method for manufacturing a semiconductor package | |
| KR100437821B1 (en) | semiconductor package and metod for fabricating the same | |
| KR100340862B1 (en) | Stack package and its manufacturing method | |
| JP2008112829A (en) | Semiconductor device, and its manufacturing method | |
| JP2004119699A (en) | Semiconductor device, its manufacturing method, circuit board and electronic apparatus | |
| JP2004172162A (en) | Semiconductor device and method of manufacturing the same | |
| JPH11238845A (en) | Semiconductor device | |
| KR20040067625A (en) | Flip chip semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130103 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20131206 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20151208 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20161206 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20171204 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20181211 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20191210 Year of fee payment: 17 |