KR100422011B1 - Input buffer for generating output signal having DC voltage component to be controlled as a predetermined voltage and AC voltage component to be quickly responded to that of input signal - Google Patents

Input buffer for generating output signal having DC voltage component to be controlled as a predetermined voltage and AC voltage component to be quickly responded to that of input signal Download PDF

Info

Publication number
KR100422011B1
KR100422011B1 KR10-2001-0068491A KR20010068491A KR100422011B1 KR 100422011 B1 KR100422011 B1 KR 100422011B1 KR 20010068491 A KR20010068491 A KR 20010068491A KR 100422011 B1 KR100422011 B1 KR 100422011B1
Authority
KR
South Korea
Prior art keywords
voltage
signal
buffer
input
current source
Prior art date
Application number
KR10-2001-0068491A
Other languages
Korean (ko)
Other versions
KR20030037456A (en
Inventor
이정우
Original Assignee
주식회사 티엘아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티엘아이 filed Critical 주식회사 티엘아이
Priority to KR10-2001-0068491A priority Critical patent/KR100422011B1/en
Publication of KR20030037456A publication Critical patent/KR20030037456A/en
Application granted granted Critical
Publication of KR100422011B1 publication Critical patent/KR100422011B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Abstract

출력 신호의 직류 전압 성분이 설정 전압으로 제어되며, 입력 신호의 교류 전압 성분에 신속히 응답하는 입력 버퍼가 개시된다. 본 발명의 입력 버퍼는 소정의 버퍼 입력 신호의 교류 전압 성분을 증폭하여, 버퍼 출력 신호로서 발생하는 교류 전압 응답 회로; 버퍼 출력 신호와 동일한 직류 전압을 가지는 직류 전압 반영 신호를 제공하기 위하여, 교류 전압 응답 회로에서의 직류 전압 발생 요소를 투영하는 직류 전압 반영 회로를 구비한다. 그리고, 교류 전압 응답 회로에 포함되는 제1 전류원 또는 제2 전류원은 버퍼 출력 신호를 소정의 설정 전압으로 하기 위하여, 소정의 제어 신호에 의하여 전류량이 가변되는 가변 전류원으로서, 제어 신호는 직류 전압 반영 신호를 설정 전압과 비교하여, 네거티브 피드백되는 가변 전류원이다. 본 발명의 입력 버퍼에 의하면, 버퍼 입력 신호의 교류 전압 성분의 변화를 신속하게 반영하면서도, 공정 조건의 변화에 대한 직류 전압 레벨의 변화를 최소화하는 버퍼 출력 신호를 제공할 수 있다.An input buffer is disclosed in which the direct voltage component of the output signal is controlled to the set voltage and responds quickly to the alternating voltage component of the input signal. The input buffer of the present invention comprises an AC voltage response circuit for amplifying an AC voltage component of a predetermined buffer input signal and generating it as a buffer output signal; In order to provide a DC voltage reflecting signal having the same DC voltage as the buffer output signal, a DC voltage reflecting circuit for projecting a DC voltage generating element in the AC voltage response circuit is provided. The first current source or the second current source included in the AC voltage response circuit is a variable current source whose current amount is varied by a predetermined control signal in order to make the buffer output signal a predetermined set voltage, and the control signal is a DC voltage reflecting signal. Is a variable current source that is negatively fed back in comparison with the set voltage. According to the input buffer of the present invention, it is possible to provide a buffer output signal that minimizes the change in the DC voltage level with respect to the change in process conditions while quickly reflecting the change in the AC voltage component of the buffer input signal.

Description

출력 신호의 직류 전압 성분이 설정 전압으로 제어되며, 입력 신호의 교류 전압 성분에 신속히 응답하는 입력 버퍼{Input buffer for generating output signal having DC voltage component to be controlled as a predetermined voltage and AC voltage component to be quickly responded to that of input signal}Input buffer for generating output signal having DC voltage component to be controlled as a predetermined voltage and AC voltage component to be quickly responded to that of input signal}

본 발명은 전자 회로에 관한 것으로서, 특히 입력 신호의 스윙폭을 증폭하는 입력 버퍼에 관한 것이다.TECHNICAL FIELD The present invention relates to electronic circuits, and more particularly, to an input buffer that amplifies the swing width of an input signal.

입력 버퍼는 외부로부터 수신되는 입력 신호를 내부 회로에서의 동작에 적절한 내부 신호로 변환해 주는 인터페이스 회로이다. 예를 들어, 메모리 장치로 입력되는 외부의 신호가 티티엘(TTL) 레벨의 신호이면, 이를 메모리 장치 내부에서 사용되는 씨모스(CMOS) 레벨의 신호로 변환하는 인터페이스 회로가 요구되는데, 이러한 인터페이스 회로 중의 하나가 입력 버퍼이다.The input buffer is an interface circuit that converts an input signal received from the outside into an internal signal suitable for operation in the internal circuit. For example, if an external signal input to the memory device is a TTL level signal, an interface circuit for converting the signal to a CMOS level signal used inside the memory device is required. One is the input buffer.

도 1은 종래 기술에 의한 입력 버퍼를 나타내는 도면이다. 도 1에 도시된 입력 버퍼 회로는 본 출원인이 특허 출원한 발명으로서, 출원번호 10-1999-0042219호에 개시된 발명이다. 그리고, 상기 출원번호 10-1999-0042219호는 본 명세서의 일부로서 통합된다. 도 1을 참조하면, 종래 기술에 의한 입력 버퍼는 제1, 제2 직류 전압 제어부(11, 12) 및 제1, 제2 구동부(13, 14)를 구비한다. 제1 및 제2 직류 전압 제어부(11, 12)는 각각 제1 및 제2 캐패시터들(C1, C2)와 함께 버퍼 입력 신호(IN)의 교류 전압 성분을 반영하여, 제1 및 제2 교류 신호(AC1, AC2)를 각각 생성한다. 제1 구동부(13)는 제1 교류 신호(AC1)에 응답하여, 버퍼 출력 신호(OUT)의 전압 레벨을 전원 전압(VDD) 레벨쪽으로 구동한다. 제2 구동부(14)는 제2 교류 신호(AC2)에 응답하여, 버퍼 출력 신호(OUT)의 전압 레벨을 접지 전압(VSS) 레벨쪽으로 구동한다.1 is a view showing an input buffer according to the prior art. The input buffer circuit shown in FIG. 1 is an invention filed by the present applicant and disclosed in the application number 10-1999-0042219. And the application number 10-1999-0042219 is incorporated as part of this specification. Referring to FIG. 1, the conventional input buffer includes first and second DC voltage controllers 11 and 12 and first and second drivers 13 and 14. The first and second DC voltage controllers 11 and 12 reflect the AC voltage component of the buffer input signal IN together with the first and second capacitors C1 and C2, respectively, so that the first and second AC signals Generate (AC1, AC2) respectively. In response to the first AC signal AC1, the first driver 13 drives the voltage level of the buffer output signal OUT toward the power supply voltage VDD level. In response to the second AC signal AC2, the second driver 14 drives the voltage level of the buffer output signal OUT to the ground voltage VSS level.

종래의 입력 버퍼에서, 제1 직류 전압 제어부(11)의 제1 전류원(IS1)은 제1 전류원(IS1)은 제1 제어 트랜지스터(P1)에 흐르는 전류량을 조절하여 제1 제어 트랜지스터(P1)와 함께 제1 노드(N1)의 직류 전압을 결정한다. 그리고, 제2 직류 전압 제어부(12)의 제2 전류원(IS2)은 제2 제어 트랜지스터(N1)에 흐르는 전류량을 조절하여 제2 제어 트랜지스터(N1)와 함께 제2 노드(N2)의 직류 전압을 결정한다. 그리고, 제1 및 제2 노드(N1, N2)의 직류전압은 버퍼 출력 신호(OUT)의 직류 전압을 결정하는데 중요한 역할을 한다. 따라서, 설계시에 설정되는 정확한 레벨의 직류 전압을 가지는 버퍼 출력 신호(OUT)를 얻기 위해서는, 제1 및 제2 교류 신호(AC1, AC2)의 직류 전압이 정확히 설계시에 설정되는 레벨을 가지도록 설계하는 것이 중요하다.In the conventional input buffer, the first current source IS1 of the first DC voltage controller 11 adjusts the amount of current flowing through the first control transistor P1 to the first current source IS1 and the first control transistor P1. Together, the DC voltage of the first node N1 is determined. The second current source IS2 of the second DC voltage control unit 12 adjusts the amount of current flowing through the second control transistor N1 to adjust the DC voltage of the second node N2 together with the second control transistor N1. Decide The DC voltages of the first and second nodes N1 and N2 play an important role in determining the DC voltage of the buffer output signal OUT. Therefore, in order to obtain the buffer output signal OUT having the correct level of DC voltage set at the time of design, the DC voltages of the first and second AC signals AC1 and AC2 should have the level set correctly at the time of design. It is important to design.

그러나, 종래의 입력 버퍼에서의 제1 및 제2 전류원(IS1, IS2)에 흐르는 전류량은 공정상의 여러 변수들로 인하여, 설계시 기대되는 특성에서 벗어날 수 있다. 이로 인하여, 제1 및 제2 교류 신호(AC1, AC2)의 직류 전압, 나아가 입력 버퍼 회로의 버퍼 출력 신호(OUT)의 직류 전압의 레벨도 설계시 기대하던 전압 레벨과 달라질 수 있다. 따라서, 도 1에 도시된 종래의 입력 버퍼 회로는, 실제 제작 과정에서 발생하는 공정 변수로 인하여 버퍼 출력 신호(OUT)의 직류 전압 레벨이 설정된 레벨에서 벗어나는 단점을 기닌다.However, the amount of current flowing through the first and second current sources IS1 and IS2 in the conventional input buffer may deviate from characteristics expected in the design due to various processes. As a result, the levels of the DC voltages of the first and second AC signals AC1 and AC2 and the DC voltages of the buffer output signal OUT of the input buffer circuit may also be different from those expected in the design. Thus, the conventional input buffer circuit shown in FIG. 1 suffers from a disadvantage in that the DC voltage level of the buffer output signal OUT deviates from the set level due to process variables occurring in the actual manufacturing process.

따라서, 본 발명이 이루고자 하는 기술적 과제는 버퍼 입력 신호의 교류 전압 성분의 변화를 신속하게 반영하면서도, 공정 조건의 변화에 대한 직류 전압 레벨의 변화를 최소화하는 입력 버퍼를 제공하는 데 있다.Accordingly, an object of the present invention is to provide an input buffer which rapidly reflects a change in an AC voltage component of a buffer input signal and minimizes a change in a DC voltage level with a change in process conditions.

본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.In order to more fully understand the drawings used in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 종래 기술에 의한 입력 버퍼를 나타내는 도면이다.1 is a view showing an input buffer according to the prior art.

도 2는 본 발명의 일 실시예에 따른 입력 버퍼를 개념적으로 나타내는 블록도이다.2 is a block diagram conceptually illustrating an input buffer according to an embodiment of the present invention.

도 3은 도 2의 교류 전압 응답 회로를 구체적으로 나타내는 회로도이다.FIG. 3 is a circuit diagram illustrating the AC voltage response circuit of FIG. 2 in detail.

도 3은 도 2의 직류 전압 반영 회로를 구체적으로 나타내는 회로도이다.FIG. 3 is a circuit diagram illustrating the DC voltage reflecting circuit of FIG. 2 in detail.

상기 기술적 과제를 이루기 위한 본 발명의 일면은 소정의 버퍼 입력 신호의 교류 전압 성분을 증폭하여, 버퍼 출력 신호로서 발생하는 교류 전압 응답 회로를 포함하는 입력 버퍼에 관한 것이다. 상기 교류 전압 응답 회로는 상기 버퍼 입력 신호의 교류 전압 성분을 반영하되, 상기 버퍼 입력 신호의 직류 전압 성분의 반영은 배제하는 제1 교류 신호를 생성하는 제1 직류 전압 제어부로서, 상기 제1 직류 전압 제어부의 전류량을 제어하는 제1 전류원을 포함하는 상기 제1 직류 전압 제어부; 상기 버퍼 입력 신호의 교류 전압 성분을 반영하되, 상기 버퍼 입력 신호의 직류 전압 성분의 반영은 배제하는 제2 교류 신호를 생성하는 제2 직류 전압 제어부로서, 상기 제2 직류 전압 제어부의 전류량을 제어하는 제2 전류원을 포함하는 상기 제2 직류 전압 제어부; 상기 제1 교류 신호에 응답하여, 전압 레벨이 제1 전압 레벨쪽으로 구동되는 상기 버퍼 출력 신호를 발생하는 제1 구동부; 및 상기 제2 교류 신호에 응답하여, 전압 레벨이 제2 전압 레벨쪽으로 구동되는 상기 버퍼 출력 신호를 발생하는 제2 구동부를 구비한다. 그리고, 상기 입력 버퍼는 상기 버퍼 출력 신호와 동일한 직류 전압을 가지는 상기 직류 전압 반영 신호를 제공하기 위하여, 상기 교류 전압 응답 회로에서의 직류 전압 발생 요소를 투영하는 직류 전압 반영 회로를 더 구비한다. 또한, 상기 제1 전류원 및 상기 제2 전류원 중 적어도 어느 하나는 상기 버퍼 출력 신호를 소정의 설정 전압으로 하기 위하여, 소정의 제어 신호에 의하여 전류량이 가변되는 가변 전류원으로서, 상기 제어 신호는 상기직류 전압 반영 신호를 상기 설정 전압과 비교하여, 네거티브 피드백되는 상기 가변 전류원이다.One aspect of the present invention for achieving the above technical problem relates to an input buffer including an AC voltage response circuit that amplifies an AC voltage component of a predetermined buffer input signal and is generated as a buffer output signal. The AC voltage response circuit is a first DC voltage controller configured to generate a first AC signal that reflects an AC voltage component of the buffer input signal but excludes reflection of the DC voltage component of the buffer input signal. The first DC voltage controller including a first current source controlling an amount of current of the controller; A second DC voltage controller configured to reflect an AC voltage component of the buffer input signal but exclude a reflection of the DC voltage component of the buffer input signal, wherein the second DC voltage controller is configured to control the amount of current of the second DC voltage controller; The second DC voltage control unit including a second current source; A first driver for generating the buffer output signal in response to the first AC signal, the voltage level being driven toward the first voltage level; And a second driver for generating the buffer output signal in response to the second alternating signal, the voltage level being driven toward the second voltage level. The input buffer further includes a direct current voltage reflecting circuit projecting a direct current voltage generating element in the alternating voltage response circuit to provide the direct current voltage reflecting signal having the same direct current voltage as the buffer output signal. Further, at least one of the first current source and the second current source is a variable current source whose current amount is varied by a predetermined control signal in order to set the buffer output signal to a predetermined set voltage, wherein the control signal is the DC voltage. The variable current source is negatively fed back by comparing a reflected signal with the set voltage.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 본 명세서에서는, 설명의 편의상, 각 도면을 통하여 동일한 역할을 수행하는 신호와 구성 요소는 동일한 참조 부호 및 참조 번호로 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the present specification, for convenience of description, signals and components that perform the same roles throughout the drawings are denoted by the same reference numerals and reference numerals.

도 2는 본 발명의 일 실시예에 따른 입력 버퍼를 개략적으로 나타내는 블록도이다. 도 2를 참조하면, 본 발명의 일 실시예에 따른 입력 버퍼는 교류 전압 응답 회로(100), 직류 전압 반영 회로(200)를 포함하며, 바람직하기로는 비교기(300) 및 기준 전압 발생기(400)를 더 구비한다. 상기 교류 전압 응답 회로(100)는 버퍼 입력 신호(VIN)의 교류 전압 성분을 증폭하여 버퍼 출력 신호(VOUT)를 발생한다. 상기 직류 전압 반영 회로(200)는 상기 버퍼 출력 신호(VOUT)와 동일한 레벨의 직류 전압을 가지는 직류 전압 반영 신호(DCF)를 제공하기 위한 회로이다. 바람직하기로는, 상기 직류 전압 반영 회로(200)는 상기 교류 전압 응답 회로(100)에서의 직류 전압을 발생하기 위한 회로 요소들을 모두 투영하여 포함한다.2 is a block diagram schematically illustrating an input buffer according to an embodiment of the present invention. Referring to FIG. 2, the input buffer according to an embodiment of the present invention includes an AC voltage response circuit 100 and a DC voltage reflecting circuit 200, preferably, a comparator 300 and a reference voltage generator 400. It is further provided. The AC voltage response circuit 100 amplifies an AC voltage component of the buffer input signal VIN to generate a buffer output signal VOUT. The DC voltage reflecting circuit 200 is a circuit for providing a DC voltage reflecting signal DCF having a DC voltage having the same level as the buffer output signal VOUT. Preferably, the DC voltage reflecting circuit 200 includes all of the circuit elements for generating the DC voltage in the AC voltage response circuit 100 by projecting.

상기 기준 전압 발생부(400)는 기준 전압(DCR)을 생성한다. 상기 기준 전압(DCR)은 설계시에 설정되는 상기 버퍼 출력 신호(VOUT)의 직류 전압 레벨을 가지는 설정 전압과 동일한 레벨의 전압이다. 상기 기준 전압(DCR)은, 도 2에 도시된 바와 같은 구성으로, 공정 조건의 변화에 관계없이 비교적 일정 레벨의 직류 전압을 가지도록 설계할 수 있다. 상기 비교기(300)는 상기 직류 전압 반영 신호(DCF)를 상기 기준 전압(DCR)과 비교하여 제어 신호(REFP)를 발생한다. 상기 제어 신호(REFP)는 상기 교류 전압 응답 회로(100)와 직류 전압 반영 회로(200)에 제공된다. 상기 제어 신호(REFP)는 직류 전압 반영 신호(DCF)에 대하여 네거티브(negative) 피드백되는 신호이다. 즉, 상기 직류 전압 반영 신호(DCF)의 전압 레벨이 상기 기준 전압(DCR)보다 높은 경우에는, 상기 제어 신호(REFP)의 전압 레벨은 하강한다. 한편, 상기 직류 전압 반영 신호(DCF)의 전압 레벨이 상기 기준 전압(DCR)보다 낮은 경우에는, 상기 제어 신호(REFP)의 전압 레벨은 상승한다.The reference voltage generator 400 generates a reference voltage DCR. The reference voltage DCR is a voltage having the same level as the set voltage having the DC voltage level of the buffer output signal VOUT set at design time. The reference voltage DCR is configured as shown in FIG. 2, and may be designed to have a relatively constant level of DC voltage regardless of changes in process conditions. The comparator 300 generates a control signal REFP by comparing the DC voltage reflecting signal DCF with the reference voltage DCR. The control signal REFP is provided to the AC voltage response circuit 100 and the DC voltage reflecting circuit 200. The control signal REFP is a negative feedback signal with respect to the DC voltage reflecting signal DCF. That is, when the voltage level of the DC voltage reflecting signal DCF is higher than the reference voltage DCR, the voltage level of the control signal REFP decreases. On the other hand, when the voltage level of the DC voltage reflecting signal DCF is lower than the reference voltage DCR, the voltage level of the control signal REFP increases.

도 3은 도 2의 교류 전압 응답 회로(100)를 구체적으로 나타내는 회로도이다. 도 3을 참조하면, 상기 교류 전압 응답 회로(100)는 제1, 제2 직류 전압 제어부(110, 120) 및 제1, 제2 구동 회로(130, 140)를 구비한다. 제1 및 제2 직류 전압 제어부(210, 220)는 제1 및 제2 캐패시터(CP1, CP2, 도 2 참조)와 더불어, 제1 및 제2 교류 신호(AC1, AC2)를 각각 생성한다. 상기 제1 및 제2 교류 신호(AC1, AC2)에는, 버퍼 입력 신호(IN)의 교류 전압 성분은 반영되지만, 직류 전압 성분의 영향은 배제되는 신호이다.FIG. 3 is a circuit diagram illustrating the AC voltage response circuit 100 of FIG. 2 in detail. Referring to FIG. 3, the AC voltage response circuit 100 includes first and second DC voltage controllers 110 and 120 and first and second driving circuits 130 and 140. The first and second DC voltage controllers 210 and 220 generate the first and second AC signals AC1 and AC2 in addition to the first and second capacitors CP1 and CP2 (see FIG. 2). The first and second AC signals AC1 and AC2 reflect the AC voltage component of the buffer input signal IN but exclude the influence of the DC voltage component.

제1 구동 회로(130)는 제1 교류 신호(AC1)에 응답하여, 버퍼 출력 신호(VOUT)의 전압 레벨을 전원 전압(VDD)인 제1 전압 레벨쪽으로 구동한다. 제2 구동 회로(140)는 제2 교류 신호(AC2)에 응답하여, 버퍼 출력 신호(VOUT)의 전압 레벨을 접지 전압(VSS)인 제2 전압 레벨쪽으로 구동한다.In response to the first AC signal AC1, the first driving circuit 130 drives the voltage level of the buffer output signal VOUT toward the first voltage level, which is the power supply voltage VDD. In response to the second AC signal AC2, the second driving circuit 140 drives the voltage level of the buffer output signal VOUT toward the second voltage level, which is the ground voltage VSS.

바람직하기로는, 제1 직류 전압 제어부(110)는 제1 교류 신호(AC1)와 전원 전압(VDD) 사이에 형성되는 제1 로드(PM1) 및 제1 교류 신호(AC1)와 접지전압(VSS) 사이에 형성되어 제1 로드(PM1)의 전류량을 제어하는 제1 전류원(NM1)을 구비한다. 그리고, 제2 직류 전압 제어부(120)는 제2 교류 신호(AC2)와 접지 전압(VSS) 사이에 형성되는 제2 로드(NM3) 및 제2 교류 신호(AC2)와 전원 전압(VDD) 사이에 형성되어 제2 로드(NM3)의 전류량을 제어하는 제2 전류원(PM3)을 구비한다.Preferably, the first DC voltage controller 110 may include the first load PM1 and the first AC signal AC1 and the ground voltage VSS formed between the first AC signal AC1 and the power supply voltage VDD. It is provided between the first current source NM1 to control the amount of current of the first rod (PM1). In addition, the second DC voltage controller 120 is disposed between the second load NM3 and the second AC signal AC2 and the power voltage VDD formed between the second AC signal AC2 and the ground voltage VSS. The second current source PM3 is formed to control the amount of current of the second rod NM3.

그리고, 제1 전류원(NM1) 또는 제2 전류원(PM3)은 버퍼 출력 신호(VOUT)를 소정의 설정 전압(VHALF)으로 제어하기 위하여 전류량이 가변되는 가변 전류원이다. 본 명세서에서 기술되는 실시예에서는, 제1 전류원(NM1)은 전류량이 가변되지 않는 전류원이고, 제2 전류원(PM3)은 가변 전류원이다.The first current source NM1 or the second current source PM3 is a variable current source whose current amount is varied to control the buffer output signal VOUT to a predetermined set voltage VHALF. In the embodiment described herein, the first current source NM1 is a current source whose current amount is not variable, and the second current source PM3 is a variable current source.

계속하여, 제1 및 제2 직류 전압 제어부(110, 120)에 대하여 상세히 기술된다. 먼저, 제1 직류 전압 제어부(110)의 구성을 좀 더 구체적으로 살펴보면, 제1 로드(PM1)는 피모스(PMOS) 트랜지스터인 것이 바람직하다. 제1 로드(PM1)의 소스 단자는 전원 전압(VDD)에 접속되고, 게이트 단자와 드레인 단자는 제1 교류 신호(AC1)에 공통 접속된다.Subsequently, the first and second DC voltage controllers 110 and 120 are described in detail. First, referring to the configuration of the first DC voltage controller 110 in more detail, it is preferable that the first load PM1 is a PMOS transistor. The source terminal of the first load PM1 is connected to the power supply voltage VDD, and the gate terminal and the drain terminal are commonly connected to the first AC signal AC1.

제1 전류원(NM1)은 엔모스(NMOS) 트랜지스터인 것이 바람직하다. 제1 전류원(NM1)은 바이어스 신호(VBIS)에 의하여 전류량이 결정된다. 바이어스 신호(VBIS)는 소정의 전압 레벨을 가지는 신호로서, 다른 요소들과 함께 제1 전류원(NM1)에 흐르는 전류량을 결정하는 역할을 한다. 제1 로드(PM1)와 제1 전류원(NM1)은 제1 교류 신호(AC1)의 직류 전압을 일정하게 유지하도록 제어한다.Preferably, the first current source NM1 is an NMOS transistor. The current amount of the first current source NM1 is determined by the bias signal VBIS. The bias signal VBIS is a signal having a predetermined voltage level, and serves to determine the amount of current flowing through the first current source NM1 together with other elements. The first load PM1 and the first current source NM1 control the DC voltage of the first AC signal AC1 to be kept constant.

제2 직류 전압 제어부(120)의 구성도 제1 직류 전압 제어부(110)의 구성과유사하다. 다만, 제2 로드(NM3)는 엔모스 트랜지스터인 것이 바람직하다. 그리고, 제2 로드(NM3)의 소스 단자는 접지 전압(VSS)에 접속되고, 게이트 단자와 드레인 단자는 제2 교류 신호(AC2)에 공통 접속된다. 제2 전류원(PM3)은 가변 전류원으로서, 바람직하기로는, 제어 신호(REFP)에 의하여 게이팅되는 피모스 트랜지스터로 구현된다.The configuration of the second DC voltage controller 120 is also similar to the configuration of the first DC voltage controller 110. However, it is preferable that the second rod NM3 is an NMOS transistor. The source terminal of the second load NM3 is connected to the ground voltage VSS, and the gate terminal and the drain terminal are commonly connected to the second AC signal AC2. The second current source PM3 is a variable current source, and is preferably implemented as a PMOS transistor gated by the control signal REFP.

제2 로드(NM3)와 제2 전류원(PM3)에 의하여 제2 교류 신호(AC2)의 직류 전압이 결정된다. 보다 궁극적으로는, 제어 신호(REFP)의 전압 레벨의 변화에 의하여, 제2 교류 신호(AC2)의 직류 전압이 결정된다.The DC voltage of the second AC signal AC2 is determined by the second load NM3 and the second current source PM3. More ultimately, the DC voltage of the second AC signal AC2 is determined by the change in the voltage level of the control signal REFP.

제1 구동 회로(130)는 피모스 트랜지스터의 제1 구동 트랜지스터(PM2)를 구비하고, 제2 구동 회로(140)는 엔모스 트랜지스터의 제2 구동 트랜지스터(NM2)를 구비하는 것이 바람직하다.The first driving circuit 130 may include the first driving transistor PM2 of the PMOS transistor, and the second driving circuit 140 may include the second driving transistor NM2 of the NMOS transistor.

계속하여, 도 3에 도시된 교류 전압 응답 회로(100)의 작용이 기술된다.Subsequently, the operation of the AC voltage response circuit 100 shown in FIG. 3 is described.

버퍼 입력 신호(VIN)가 입력되는 경우에 버퍼 입력 신호(VIN)의 전압 레벨의 변화량은 제1 캐패시터(CP1)를 통하여 제1 교류 신호(AC1)에 반영된다. 그러므로, 제1 교류 신호(AC1)는 제1 로드(PM1) 및 제1 전류원(NM1)에 의해 결정되는 직류 전압에 버퍼 입력 신호(VIN)의 전압 레벨의 변화량 즉, 교류 전압 성분이 더해진 신호로 된다. 마찬가지로, 제2 교류 신호(AC2)는 제2 로드(NM3) 및 제2 전류원(222)에 의해 결정되는 직류 전압에 버퍼 입력 신호(VIN)의 더해진 신호로 된다.When the buffer input signal VIN is input, the amount of change in the voltage level of the buffer input signal VIN is reflected in the first AC signal AC1 through the first capacitor CP1. Therefore, the first AC signal AC1 is a signal obtained by adding a change amount of the voltage level of the buffer input signal VIN to the DC voltage determined by the first load PM1 and the first current source NM1, that is, an AC voltage component. do. Similarly, the second AC signal AC2 becomes a signal of the buffer input signal VIN added to the DC voltage determined by the second load NM3 and the second current source 222.

제1 및 제2 교류 신호(AC1, AC2)가 각각 제1 및 제2 구동 트랜지스터(PM2, NM2)를 게이팅하여, 버퍼 출력 신호(VOUT)를 생성한다. 따라서, 버퍼 출력신호(VOUT)의 전압 변화 특성은 제1 및 제2 교류 신호(AC1, AC2)의 교류 전압 성분에 의해 결정된다. 따라서, 제1 및 제2 교류 신호(AC1, AC2)의 직류 전압을 제1 및 제2 구동 트랜지스터(PM2, NM2)의 문턱 전압 부근으로 설계함으로써, 버퍼 출력 신호(VOUT)는 버퍼 입력 신호(VIN)의 교류 전압 성분을 신속히 반영할 수 있다.The first and second AC signals AC1 and AC2 gate the first and second driving transistors PM2 and NM2, respectively, to generate a buffer output signal VOUT. Therefore, the voltage change characteristic of the buffer output signal VOUT is determined by the AC voltage components of the first and second AC signals AC1 and AC2. Therefore, by designing the DC voltages of the first and second AC signals AC1 and AC2 near the threshold voltages of the first and second driving transistors PM2 and NM2, the buffer output signal VOUT is the buffer input signal VIN. The AC voltage component of) can be quickly reflected.

한편, 버퍼 출력 신호(VOUT)의 직류 전압 레벨 또는 스윙 중심값은 제1 및 제2 교류 신호(AC1, AC2)의 직류 전압에 의해 결정된다. 그러므로, 버퍼 출력 신호(VOUT)의 일정한 직류 전압 레벨을 얻기 위해서는, 제1 및 제2 교류 신호(AC1, AC2)의 직류 전압이 일정한 전압 레벨이 되도록 설계하는 것이 중요하다. 그런데, 전술한 바와 같이, 도 1에 도시된 종래의 입력 버퍼에서의 제1 및 제2 교류 신호(AC1, AC2)의 직류 전압은 공정 조건의 변화 등에 의하여, 설계시의 전압 레벨과 달라질 수 있다. 그러므로, 본 발명의 일 실시예에 따른 입력 버퍼 회로(100)에서는, 직류 전압 반영 신호(DCF)를 기준 전압(DCR)과 비교되어, 네거티브 피드백되는 제어 신호(REFP)에 의하여 제2 전류원(PM3)이 제어되도록 설계된다.The DC voltage level or the swing center value of the buffer output signal VOUT is determined by the DC voltages of the first and second AC signals AC1 and AC2. Therefore, in order to obtain a constant DC voltage level of the buffer output signal VOUT, it is important to design the DC voltages of the first and second AC signals AC1 and AC2 to have a constant voltage level. However, as described above, the DC voltages of the first and second AC signals AC1 and AC2 in the conventional input buffer shown in FIG. 1 may be different from the voltage level at the time of design due to a change in process conditions. . Therefore, in the input buffer circuit 100 according to an embodiment of the present invention, the DC current reflecting signal DCF is compared with the reference voltage DCR, and the second current source PM3 is generated by the control signal REFP that is negatively fed back. Is designed to be controlled.

상기 직류 전압 반영 신호(DCF)를 제공하는 직류 전압 반영 회로(200)의 상세한 구성은 도 4에 도시된다. 도 4를 참조하면, 상기 직류 전압 반영 회로(200)는 도 3에 도시된 교류 전압 발생 회로(100)의 직류 전압 발생 요소들을 투영하여 구현된다. 도 4의 상기 직류 전압 반영 회로(200)의 각 구성 요소의 참조번호 및 참조부호에 대해서는, 대응하는 상기 교류 전압 발생 회로(100)의 각 구성 요소의 참조번호 및 참조부호에 프라임(')을 더하였다. 따라서, 상기 교류 전압 발생 회로(100)의 각 구성 요소의 동작 및 작용효과는, 도 3에 도시된 교류 전압 발생회로(100)의 각 구성 요소의 동작 및 작용효과를 참조하여, 당업자에게 쉽게 이해될 수 있을 것이다. 다만, 제1 및 제2 대응 교류 신호(AC1', AC2')는 버퍼 입력 신호(VIN)에 영향을 받지 않도록 설계됨으로 인하여, 버퍼 출력 신호(VOUT)를 투영하는 직류 전압 반영 신호(DCF)는 버퍼 출력 신호(VOUT)의 직류 전압 성분만을 나타낸다.A detailed configuration of the DC voltage reflecting circuit 200 that provides the DC voltage reflecting signal DCF is shown in FIG. 4. Referring to FIG. 4, the DC voltage reflecting circuit 200 is implemented by projecting DC voltage generating elements of the AC voltage generating circuit 100 shown in FIG. 3. For reference numerals and reference numerals of the respective components of the DC voltage reflecting circuit 200 of FIG. 4, prime (') is denoted by the reference numerals and the reference numerals of the respective components of the corresponding AC voltage generating circuit 100. FIG. Added. Therefore, the operation and the effect of each component of the AC voltage generator circuit 100 is easily understood by those skilled in the art with reference to the operation and effect of each component of the AC voltage generator circuit 100 shown in FIG. Could be. However, since the first and second corresponding AC signals AC1 'and AC2' are designed to not be affected by the buffer input signal VIN, the DC voltage reflecting signal DCF projecting the buffer output signal VOUT is not included. Only the DC voltage component of the buffer output signal VOUT is shown.

한편, 제1 및 제2 대응 교류 신호(AC1', AC2')와 전원 전압(VDD) 및 접지 전압(VSS) 사이에 형성되는 캐패시터들(CP3, CP4)로 인하여, 제1 및 제2 대응 교류 신호(AC1', AC2')는 보다 안정된 직류 전압을 가질 수 있다.Meanwhile, due to the capacitors CP3 and CP4 formed between the first and second corresponding AC signals AC1 'and AC2' and the power supply voltage VDD and the ground voltage VSS, the first and second corresponding AC signals are formed. The signals AC1 'and AC2' may have a more stable DC voltage.

결론적으로 정리하면, 상기 직류 전압 반영 신호(DCF)는 상기 기준 전압 (DCR)과 전압 레벨이 비교되고, 네거티브 피드백되는 제어 신호(REFP)가 발생된다. 그리고, 네거티브 피드백되는 상기 제어 신호(REFP)에 의하여 제2 전류원(PM3)의 전류량이 제어됨으로써, 버퍼 출력 신호(VOUT)의 직류 전압 레벨은 설계시에 설정된 직류 전압으로 제어된다.In conclusion, the DC voltage reflecting signal DCF is compared with the reference voltage DCR and a voltage level, and a control signal REFP that is negatively fed back is generated. The current amount of the second current source PM3 is controlled by the control signal REFP that is negatively fed back, so that the DC voltage level of the buffer output signal VOUT is controlled to the DC voltage set at the time of design.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 예를 들면, 본 명세서에서는 제2 전류원(PM3)이 가변 전류원이지만, 제1 전류원 또는 양쪽 모두를 가변 전류원으로 할 수 있다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. For example, in this specification, although the second current source PM3 is a variable current source, the first current source or both can be used as the variable current source. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

상기와 같은 본 발명의 입력 버퍼에 의하면, 버퍼 입력 신호의 교류 전압 성분의 변화를 신속하게 반영하면서도, 공정 조건의 변화에 대한 직류 전압 레벨의 변화를 최소화하는 버퍼 출력 신호를 제공할 수 있다.According to the input buffer of the present invention as described above, it is possible to provide a buffer output signal that minimizes the change in the DC voltage level to the change in the process conditions while quickly reflecting the change in the AC voltage component of the buffer input signal.

Claims (6)

소정의 버퍼 입력 신호의 교류 전압 성분을 증폭하여, 버퍼 출력 신호로서 발생하는 교류 전압 응답 회로를 포함하는 입력 버퍼에 있어서,An input buffer comprising an AC voltage response circuit which amplifies an AC voltage component of a predetermined buffer input signal and is generated as a buffer output signal. 상기 교류 전압 응답 회로는The AC voltage response circuit 상기 버퍼 입력 신호의 교류 전압 성분을 반영하되, 상기 버퍼 입력 신호의 직류 전압 성분의 반영은 배제하는 제1 교류 신호를 생성하는 제1 직류 전압 제어부로서, 상기 제1 직류 전압 제어부의 전류량을 제어하는 제1 전류원을 포함하는 상기 제1 직류 전압 제어부; 상기 버퍼 입력 신호의 교류 전압 성분을 반영하되, 상기 버퍼 입력 신호의 직류 전압 성분의 반영은 배제하는 제2 교류 신호를 생성하는 제2 직류 전압 제어부로서, 상기 제2 직류 전압 제어부의 전류량을 제어하는 제2 전류원을 포함하는 상기 제2 직류 전압 제어부; 상기 제1 교류 신호에 응답하여, 전압 레벨이 제1 전압 레벨쪽으로 구동되는 상기 버퍼 출력 신호를 발생하는 제1 구동부; 및 상기 제2 교류 신호에 응답하여, 전압 레벨이 제2 전압 레벨쪽으로 구동되는 상기 버퍼 출력 신호를 발생하는 제2 구동부를 구비하고,A first DC voltage controller for generating a first AC signal that reflects the AC voltage component of the buffer input signal, but excludes the reflection of the DC voltage component of the buffer input signal, and controls the amount of current of the first DC voltage controller. The first DC voltage controller including a first current source; A second DC voltage controller configured to reflect an AC voltage component of the buffer input signal but exclude a reflection of the DC voltage component of the buffer input signal, wherein the second DC voltage controller is configured to control the amount of current of the second DC voltage controller; The second DC voltage control unit including a second current source; A first driver for generating the buffer output signal in response to the first AC signal, the voltage level being driven toward the first voltage level; And a second driver for generating the buffer output signal in response to the second alternating signal, the voltage level being driven toward the second voltage level, 상기 입력 버퍼는The input buffer is 상기 버퍼 출력 신호와 동일한 직류 전압을 가지는 상기 직류 전압 반영 신호를 제공하기 위하여, 상기 교류 전압 응답 회로에서의 직류 전압 발생 요소를 투영하는 직류 전압 반영 회로를 더 구비하며,And providing a DC voltage reflecting signal having the same DC voltage as the buffer output signal, the DC voltage reflecting circuit projecting a DC voltage generating element in the AC voltage response circuit, 상기 제1 전류원 및 상기 제2 전류원 중 적어도 어느 하나는At least one of the first current source and the second current source 상기 버퍼 출력 신호를 소정의 설정 전압으로 하기 위하여, 소정의 제어 신호에 의하여 전류량이 가변되는 가변 전류원으로서, 상기 제어 신호는 상기 직류 전압 반영 신호를 상기 설정 전압과 비교하여, 네거티브 피드백되는 상기 가변 전류원인 것을 특징으로 하는 입력 버퍼.A variable current source whose current amount is varied by a predetermined control signal to make the buffer output signal a predetermined set voltage, wherein the control signal is negatively feedbacked by comparing the DC voltage reflecting signal with the set voltage. Input buffer, characterized in that the cause. 제1 항에 있어서,According to claim 1, 상기 제1 직류 전압 제어부는The first DC voltage control unit 상기 제1 교류 신호와 전원 전압 사이에 형성되는 제1 로드; 및A first rod formed between the first AC signal and a power supply voltage; And 상기 제1 교류 신호와 접지 전압 사이에 형성되어, 상기 제1 로드의 전류량을 제어하는 상기 제1 전류원을 구비하며,A first current source formed between the first AC signal and a ground voltage to control an amount of current of the first rod, 상기 제2 직류 전압 제어부는The second DC voltage control unit 상기 제2 교류 신호와 상기 접지 전압 사이에 형성되는 제2 로드; 및A second rod formed between the second AC signal and the ground voltage; And 상기 제2 교류 신호와 상기 전원 전압 사이에 형성되어, 상기 제2 로드의 전류량을 제어하는 상기 제2 전류원을 구비하는 것을 특징으로 하는 입력 버퍼.And the second current source formed between the second AC signal and the power supply voltage to control the amount of current in the second load. 제2 항에 있어서, 상기 입력 버퍼는The method of claim 2, wherein the input buffer is 상기 직류 전압 반영 신호를 상기 설정 전압을 반영하는 기준 전압과 비교하여 상기 제어 신호를 발생하는 비교기를 더 포함하는 것을 특징으로 하는 입력 버퍼.And a comparator for generating the control signal by comparing the DC voltage reflecting signal with a reference voltage reflecting the set voltage. 제1 항에 있어서, 상기 입력 버퍼는The method of claim 1, wherein the input buffer is 상기 직류 전압 반영 신호를 상기 설정 전압을 반영하는 기준 전압과 비교하여 상기 제어 신호를 발생하는 비교기를 더 포함하는 것을 특징으로 하는 입력 버퍼.And a comparator for generating the control signal by comparing the DC voltage reflecting signal with a reference voltage reflecting the set voltage. 제1 항 내지 제4 항 중의 어느 하나의 항에 있어서,The method according to any one of claims 1 to 4, 상기 직류 전압 반영 회로는The DC voltage reflecting circuit 상기 제1 교류 신호를 반영하는 신호의 전하를 축적하는 제1 캐패시터를 포함하는 것을 특징으로 하는 입력 버퍼.And a first capacitor that accumulates charge of a signal that reflects the first alternating signal. 제1 항 내지 제4 항 중의 어느 하나의 항에 있어서,The method according to any one of claims 1 to 4, 상기 직류 전압 반영 회로는The DC voltage reflecting circuit 상기 제2 교류 신호를 반영하는 신호의 전하를 축적하는 제2 캐패시터를 포함하는 것을 특징으로 하는 입력 버퍼.And a second capacitor that accumulates charge of a signal that reflects the second alternating signal.
KR10-2001-0068491A 2001-11-05 2001-11-05 Input buffer for generating output signal having DC voltage component to be controlled as a predetermined voltage and AC voltage component to be quickly responded to that of input signal KR100422011B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0068491A KR100422011B1 (en) 2001-11-05 2001-11-05 Input buffer for generating output signal having DC voltage component to be controlled as a predetermined voltage and AC voltage component to be quickly responded to that of input signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0068491A KR100422011B1 (en) 2001-11-05 2001-11-05 Input buffer for generating output signal having DC voltage component to be controlled as a predetermined voltage and AC voltage component to be quickly responded to that of input signal

Publications (2)

Publication Number Publication Date
KR20030037456A KR20030037456A (en) 2003-05-14
KR100422011B1 true KR100422011B1 (en) 2004-03-11

Family

ID=29567940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0068491A KR100422011B1 (en) 2001-11-05 2001-11-05 Input buffer for generating output signal having DC voltage component to be controlled as a predetermined voltage and AC voltage component to be quickly responded to that of input signal

Country Status (1)

Country Link
KR (1) KR100422011B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100427493B1 (en) * 2001-11-27 2004-04-28 주식회사 티엘아이 Input buffer capable of controlling the out voltage as a predetermined voltage
KR100670683B1 (en) 2005-03-31 2007-01-17 주식회사 하이닉스반도체 Data input buffer in semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01188018A (en) * 1988-01-21 1989-07-27 Nec Corp Dc clamping circuit
KR950015753A (en) * 1993-11-30 1995-06-17 김광호 Input buffer circuit of semiconductor integrated circuit and signal input stabilization method of input buffer
KR950020698A (en) * 1993-12-18 1995-07-24 김광호 Input buffer circuit of semiconductor integrated circuit capable of responding to changes in operating voltage
JPH1174777A (en) * 1997-06-16 1999-03-16 Mitsubishi Electric Corp Input buffer for semiconductor device
KR19990031575A (en) * 1997-10-13 1999-05-06 윤종용 Input buffer of semiconductor memory device
KR19990076162A (en) * 1998-03-28 1999-10-15 김영환 Input buffer circuit
KR20010035581A (en) * 1999-10-01 2001-05-07 김달수 Input buffer capable of quick response
KR20030043255A (en) * 2001-11-27 2003-06-02 주식회사 티엘아이 Input buffer capable of controlling the out voltage as a predetermined voltage

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01188018A (en) * 1988-01-21 1989-07-27 Nec Corp Dc clamping circuit
KR950015753A (en) * 1993-11-30 1995-06-17 김광호 Input buffer circuit of semiconductor integrated circuit and signal input stabilization method of input buffer
KR950020698A (en) * 1993-12-18 1995-07-24 김광호 Input buffer circuit of semiconductor integrated circuit capable of responding to changes in operating voltage
JPH1174777A (en) * 1997-06-16 1999-03-16 Mitsubishi Electric Corp Input buffer for semiconductor device
KR19990031575A (en) * 1997-10-13 1999-05-06 윤종용 Input buffer of semiconductor memory device
KR19990076162A (en) * 1998-03-28 1999-10-15 김영환 Input buffer circuit
KR20010035581A (en) * 1999-10-01 2001-05-07 김달수 Input buffer capable of quick response
KR20030043255A (en) * 2001-11-27 2003-06-02 주식회사 티엘아이 Input buffer capable of controlling the out voltage as a predetermined voltage

Also Published As

Publication number Publication date
KR20030037456A (en) 2003-05-14

Similar Documents

Publication Publication Date Title
US11061422B2 (en) Low dropout linear regulator and voltage stabilizing method therefor
US7570091B2 (en) Power-on reset circuit
KR100595868B1 (en) Dc/dc converter
JP2806324B2 (en) Internal step-down circuit
US6683445B2 (en) Internal power voltage generator
US7683600B2 (en) Output circuit
JP2003005847A (en) Regulator circuit
TWI774467B (en) Amplifier circuit and method for reducing output voltage overshoot in amplifier circuit
JPWO2008099878A1 (en) Semiconductor integrated circuit device
USRE40053E1 (en) Delay circuit having delay time adjustable by current
US7212046B2 (en) Power-up signal generating apparatus
US8994410B2 (en) Semiconductor device with power supply circuit
US8081011B2 (en) Method and apparatus for regulating a power supply of an integrated circuit
US5180938A (en) Signal delay circuit having specified transistor threshold levels
US7863969B2 (en) Power supply voltage dropping circuit using an N-channel transistor output stage
KR100422011B1 (en) Input buffer for generating output signal having DC voltage component to be controlled as a predetermined voltage and AC voltage component to be quickly responded to that of input signal
US6201380B1 (en) Constant current/constant voltage generation circuit with reduced noise upon switching of operation mode
US6771115B2 (en) Internal voltage generating circuit with variable reference voltage
TW202238305A (en) Shunt regulator
US6586986B2 (en) Circuit for generating internal power voltage in a semiconductor device
KR100427493B1 (en) Input buffer capable of controlling the out voltage as a predetermined voltage
KR20150080102A (en) Semiconductor apparatus
JP5198971B2 (en) Oscillator circuit
KR100332209B1 (en) Input buffer capable of quick response
KR101184805B1 (en) Voltage down converter

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090213

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee