KR100421417B1 - Wide band amplifier with high gain - Google Patents
Wide band amplifier with high gain Download PDFInfo
- Publication number
- KR100421417B1 KR100421417B1 KR10-2001-0065150A KR20010065150A KR100421417B1 KR 100421417 B1 KR100421417 B1 KR 100421417B1 KR 20010065150 A KR20010065150 A KR 20010065150A KR 100421417 B1 KR100421417 B1 KR 100421417B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- inductor
- input
- gate
- amplifier circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
- H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
- H03F1/483—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers with field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3215—To increase the output power or efficiency
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 전자 회로 기술에 관한 것으로, 특히 증폭회로에 관한 것이며, 더 자세히는 광대역 고이득 증폭회로에 관한 것이다. 본 발명은 넓은 대역폭과 함께 높은 이득을 구현할 수 있는 증폭회로를 제공하는데 그 목적이 있다. 본 발명의 일 측면에 따르면, 입력 신호를 인가 받으며 접지단과 출력단 사이에 접속된 제1 트랜지스터; 그 일측이 전원전압단에 접속된 인덕터; 소정의 바이어스 전압을 인가 받으며 상기 인덕터의 타측과 상기 출력단 사이에 접속된 제2 트랜지스터; 및 상기 인덕터의 타측과 상기 출력단 사이에 접속된 부하 저항을 구비하는 증폭회로가 구비된다.TECHNICAL FIELD The present invention relates to electronic circuit technology, and more particularly, to an amplifier circuit, and more particularly, to a broadband high gain amplifier circuit. It is an object of the present invention to provide an amplifier circuit capable of realizing a high gain with a wide bandwidth. According to an aspect of the invention, the first transistor receives an input signal and is connected between the ground terminal and the output terminal; An inductor whose one end is connected to a power supply voltage terminal; A second transistor receiving a predetermined bias voltage and connected between the other side of the inductor and the output terminal; And an amplifying circuit having a load resistor connected between the other side of the inductor and the output terminal.
Description
본 발명은 전자 회로 기술에 관한 것으로, 특히 증폭회로에 관한 것이며, 더 자세히는 광대역 고이득 증폭회로에 관한 것이다.TECHNICAL FIELD The present invention relates to electronic circuit technology, and more particularly, to an amplifier circuit, and more particularly, to a broadband high gain amplifier circuit.
증폭회로에 요구되는 기본적인 특성으로 넓은 대역폭, 높은 이득 등이 있다. 그러나, 대역폭 특성과 이득 특성은 서로 양립하기 어려워 광대역 및 고이득 특성을 모두 갖춘 증폭회로를 구현하는데 어려움이 있다.Basic characteristics required for the amplifier circuit include wide bandwidth and high gain. However, the bandwidth characteristics and the gain characteristics are difficult to be compatible with each other, which makes it difficult to implement an amplifier circuit having both broadband and high gain characteristics.
이하, 도 1 내지 도 3을 참조하여 종래기술에 따른 광대역 증폭회로를 살펴보도록 한다.Hereinafter, a broadband amplification circuit according to the prior art will be described with reference to FIGS. 1 to 3.
도 1은 제1 종래기술에 따른 공통-소스 광대역 증폭회로의 구성을 나타낸 도면이다.1 is a diagram showing the configuration of a common-source wideband amplification circuit according to the first prior art.
도 1을 참조하면, 도시된 공통-소스(또는 공통-에미터) 광대역 증폭회로는, 접지단과 출력단(Vo) 사이에 접속되며 그 게이트로 입력 신호(Vi)를 인가받는 NMOS 트랜지스터(10a)와, 출력단(Vo)과 전원전압단(VDD) 사이에 접속된 부하 저항(20a)을 구비하고 있다.Referring to FIG. 1, the illustrated common-source (or common-emitter) wideband amplification circuit includes an NMOS transistor 10a connected between a ground terminal and an output terminal Vo and receiving an input signal Vi through a gate thereof. And a load resistor 20a connected between the output terminal Vo and the power supply voltage terminal VDD.
상기한 구성의 광대역 증폭회로는 광대역 증폭기로 활용하고자 할 때 입력 신호(Vi)의 주파수가 증가함에 따라 입출력단간에 존재하는 기생 커패시터의 영향으로 인하여 고주파에서의 이득이 쉽게 감소하여 대역폭이 좁다. 그리고 상기 NMOS 트랜지스터(10a)의 드레인과 전원전압 사이에 연결되는 저항값을 크게 할 경우, 부하 전류를 감소시키게 되므로 증폭회로의 이득은 감소하게 된다. 일반적인 증폭회로는 입력 신호의 주파수가 증가함에 따라 입출력간에 존재하는 캐패시턴스의 영향으로 인하여 고주파에서의 이득이 감소하여 대역폭이 좁다. 또한, 대역 특성을 고려하여 사용된 부하 저항(20a)의 저항값을 증가시키는 경우, 이 부하 저항(20a)을 통해 흐르는 DC 전류로 인하여 고이득 특성을 구현하기 어렵다.In the broadband amplification circuit having the above-described configuration, as the frequency of the input signal Vi increases, the gain at the high frequency is easily reduced due to the influence of the parasitic capacitor existing between the input and output terminals, thereby narrowing the bandwidth. In addition, when the resistance value connected between the drain of the NMOS transistor 10a and the power supply voltage is increased, the load current is reduced, so that the gain of the amplifier circuit is reduced. In general, amplification circuits have a narrow bandwidth due to a decrease in gain at high frequencies due to the influence of capacitance between input and output as the frequency of the input signal increases. In addition, when the resistance value of the load resistor 20a used in consideration of the band characteristic is increased, it is difficult to realize a high gain characteristic due to the DC current flowing through the load resistor 20a.
도 2는 제2 종래기술에 따른 공통-소스 광대역 증폭회로의 구성을 나타낸 도면이다.2 is a diagram showing the configuration of a common-source wideband amplification circuit according to the second prior art.
도 2를 참조하면, 도시된 광대역 증폭회로는, 접지단과 출력단(Vo) 사이에 접속되며 그 게이트로 입력 신호(Vi)를 인가받는 NMOS 트랜지스터(10b)와, 출력단(Vo)에 접속된 부하 저항(20b)과, 전원전압단(VDD)과 부하 저항(20b) 사이에 접속된 인덕터(30b)를 구비하고 있다. 즉, 도 2의 증폭회로는 상기 도 1의 증폭회로에 DC 전류를 거의 감소시키지 않는 인덕터(30b)를 추가함으로써 대역폭을 확장한다[Thomas H. Lee, CMOS Radio-Frequency Integrated Circuit, pp. 179, Cambridge, 1998 참조].Referring to FIG. 2, the illustrated wideband amplification circuit includes an NMOS transistor 10b connected between a ground terminal and an output terminal Vo and receiving an input signal Vi through a gate thereof, and a load resistor connected to the output terminal Vo. 20b and an inductor 30b connected between the power supply voltage terminal VDD and the load resistor 20b. That is, the amplifying circuit of FIG. 2 expands the bandwidth by adding an inductor 30b which hardly reduces the DC current to the amplifying circuit of FIG. 1 [Thomas H. Lee, CMOS Radio-Frequency Integrated Circuit, pp. 179, Cambridge, 1998].
그러나, 상기와 같은 광대역 증폭회로 역시 부하 저항(20b)의 작용에 의해 높은 이득을 얻는데 제한이 있으며, 기가 헤르즈(Ghz) 주파수 대역에서는 인덕터(30b)에 의한 이득 피킹(gain peaking) 효과가 미미한 경향이 있다.However, the broadband amplification circuit as described above is also limited in obtaining a high gain by the action of the load resistor 20b, and the gain peaking effect of the inductor 30b in the gigahertz frequency band is insignificant. There is a tendency.
도 3은 제3 종래기술에 따른 광대역 증폭회로의 구성을 나타낸 도면이다.3 is a diagram illustrating a configuration of a wideband amplifying circuit according to a third conventional technology.
도 3을 참조하면, 도시된 광대역 증폭회로는, 접지단과 출력단(Vo) 사이에 접속되며 그 게이트로 입력 신호(Vi)를 인가받는 NMOS 트랜지스터(10c)와, 출력단(Vo)과 전원전압단(VDD) 사이에 접속된 부하 저항(20c)과, 출력단(Vo)과 전원전압단(VDD) 사이에 부하 저항(20c)과 병렬로 접속되며 그 게이트로 소정의 바이어스 전압(Vb1)을 인가받는 PMOS 트랜지스터(30c)를 구비하고 있다.Referring to FIG. 3, the illustrated wideband amplifying circuit includes an NMOS transistor 10c connected between a ground terminal and an output terminal Vo and receiving an input signal Vi through its gate, an output terminal Vo, and a power supply voltage terminal ( The load resistor 20c connected between the VDD and the output terminal Vo and the power supply voltage terminal VDD are connected in parallel with the load resistor 20c and receive a predetermined bias voltage Vb 1 through the gate thereof. A PMOS transistor 30c is provided.
즉, 상기 도 3의 광대역 증폭회로는 상기 도 1의 증폭회로에 부하 저항(20c)과 병렬로 연결된 전류 소스를 추가함으로써 부하 저항(20c)의 저항값을 증가시키더라도 이득이 줄어드는 것을 방지하고 있다.That is, the broadband amplification circuit of FIG. 3 prevents gain from decreasing even if the resistance value of the load resistor 20c is increased by adding a current source connected in parallel with the load resistor 20c to the amplifier circuit of FIG. .
그러나, 상기와 같은 광대역 증폭회로는 부하 저항(20c)의 저항값을 증가시킬 수 있어 증폭회로의 이득을 높이는 효과가 있으나, 입력 신호(Vi)의 주파수가 증가함에 따라 PMOS 트랜지스터(30c)의 소스와 게이트 사이에 존재하는 기생 캐패시턴스의 영향이 커져 증폭회로의 이득이 감소하게 되므로, 역시 광대역 특성을 얻기가 어려운 문제점이 있다[Behzad Abidi, Design of Analog CMOS Integrated Circuits, p. 91, McGraw-Hill. 2000. 참조].However, such a wideband amplification circuit can increase the resistance value of the load resistor 20c, thereby increasing the gain of the amplification circuit. However, as the frequency of the input signal Vi increases, the source of the PMOS transistor 30c is increased. Since the influence of the parasitic capacitance existing between the gate and the gate increases, the gain of the amplification circuit is reduced, so that it is also difficult to obtain broadband characteristics [Behzad Abidi, Design of Analog CMOS Integrated Circuits, p. 91, McGraw-Hill. 2000.].
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 넓은 대역폭과 함께 높은 이득을 구현할 수 있는 증폭회로를 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide an amplifier circuit capable of realizing a high gain with a wide bandwidth.
도 1은 제1 종래기술에 따른 공통-소스 광대역 증폭회로의 구성을 나타낸 도면.1 is a diagram showing the configuration of a common-source wideband amplification circuit according to the first prior art.
도 2는 제2 종래기술에 따른 공통-소스 광대역 증폭회로의 구성을 나타낸 도면.2 is a diagram showing the configuration of a common-source wideband amplification circuit according to the second prior art.
도 3은 제3 종래기술에 따른 광대역 증폭회로의 구성을 나타낸 도면.3 is a diagram showing the configuration of a wideband amplifying circuit according to a third prior art.
도 4는 본 발명의 일 실시예에 따른 광대역 고이득 증폭회로의 구성을 나타낸 도면.4 is a diagram illustrating a configuration of a wideband high gain amplifier circuit according to an embodiment of the present invention.
도 5는 본 발명에 따른 광대역 증폭회로를 구비한 광신호 증폭용 트랜스임피던스 증폭기를 예시한 도면.5 illustrates an optical signal amplifying transimpedance amplifier having a wideband amplifying circuit according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명.* Explanation of symbols for the main parts of the drawings.
L : 인덕터 R : 부하 저항M1 : NMOS 트랜지스터 M2 : PMOS 트랜지스터L: Inductor R: Load Resistance M1: NMOS Transistor M2: PMOS Transistor
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 입력 신호를 인가 받으며 접지단과 출력단 사이에 접속된 제1 트랜지스터; 그 일측이 전원전압단에 접속된 인덕터; 소정의 바이어스 전압을 인가 받으며 상기 인덕터의 타측과 상기 출력단 사이에 접속된 제2 트랜지스터; 및 상기 인덕터의 타측과 상기 출력단 사이에 접속된 부하 저항을 구비하는 증폭회로가 구비된다.또한, 본 발명의 다른 측면에 따르면, 상기의 증폭회로를 구비하는 광신호 증폭용 트랜스임피던스 증폭기에 있어서, 외부에서 인가되는 광신호를 전류신호로 변환하기 위한 입력 변환부; 상기 입력 변환부의 출력을 증폭하기 위한 상기 증폭회로; 상기 증폭회로의 출력을 증폭하기 위한 2차 증폭회로; 및 상기 2차 증폭회로의 바이어스를 제어하기 위한 바이어스 제어부를 구비하는 광신호 증폭용 트랜스임피던스 증폭기가 제공된다.According to an aspect of the present invention for achieving the above technical problem, a first transistor receiving an input signal and connected between the ground terminal and the output terminal; An inductor whose one end is connected to a power supply voltage terminal; A second transistor receiving a predetermined bias voltage and connected between the other side of the inductor and the output terminal; And an amplifying circuit having a load resistor connected between the other side of the inductor and the output terminal. Further, according to another aspect of the present invention, in an optical impedance amplifying transimpedance amplifier comprising the amplifying circuit, An input converter for converting an optical signal applied from the outside into a current signal; The amplifier circuit for amplifying the output of the input converter; A secondary amplifier circuit for amplifying the output of the amplifier circuit; And a bias control unit for controlling the bias of the secondary amplifying circuit.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
도 4는 본 발명의 일 실시예에 따른 광대역 고이득 증폭회로의 구성을 나타낸 도면이다.4 is a diagram illustrating a configuration of a wideband high gain amplifier circuit according to an embodiment of the present invention.
도 4를 참조하면, 본 발명에 따른 증폭회로는, 입력 신호(Vi)를 게이트 입력으로 하며 접지단과 출력단(Vo) 사이에 접속된 NMOS 트랜지스터(M1)와, 그 일측이 전원전압단(VDD)에 접속된 인덕터(L)와, 소정의 바이어스 전압(Vb2)을 게이트 입력으로 하며 인덕터(L)의 타측과 출력단(Vo) 사이에 접속된 PMOS 트랜지스터(M2)와, 인덕터(L)의 타측과 출력단(Vo) 사이에 상기 PMOS 트랜지스터(M2)와 병렬로 접속된 부하 저항(R)을 구비한다.한편, MOS 트랜지스터(M1, M2)는 서로 다른 극성의 MOS 트랜지스터로 구현할 수 있으며, 증폭용으로 사용되는 NMOS 트랜지스터(M1)는 바이폴라(Bipolar) 트랜지스터로도 구현할 수 있다.Referring to FIG. 4, the amplifying circuit according to the present invention includes an NMOS transistor M1 connected between a ground terminal and an output terminal Vo with an input signal Vi as a gate input, and one side thereof with a power supply voltage terminal VDD. PMOS transistor M2 and the other side of inductor L connected to the inductor L and the predetermined bias voltage Vb 2 connected to the gate input and connected between the other side of the inductor L and the output terminal Vo. And a load resistor R connected in parallel with the PMOS transistor M2 between the output terminal Vo and the output terminal Vo. Meanwhile, the MOS transistors M1 and M2 may be implemented as MOS transistors having different polarities and are used for amplification. The NMOS transistor M1 used as may be implemented as a bipolar transistor.
이하, 상기와 같이 구성된 본 실시예의 증폭회로의 동작을 살펴본다.Hereinafter, the operation of the amplifier circuit of the present embodiment configured as described above will be described.
인덕터(L)가 없는 경우를 가정하면, NMOS 트랜지스터(M1)의 게이트에 입력 신호(Vi)가 인가된 후 입력 신호(Vi)의 주파수가 증가하게 되면 NMOS 트랜지스터(M1) 및 PMOS 트랜지스터(M2)의 소스와 게이트 단자간에 존재하는 기생 캐패시터에 의해 폴(pole)이 형성되고, 이 폴이 형성된 주파수 대역 근처에서 증폭회로의 이득이 급격히 감소하기 시작하여 궁극적으로 증폭회로의 대역폭의 감소를 유발하게 된다.Assuming that there is no inductor L, if the frequency of the input signal Vi is increased after the input signal Vi is applied to the gate of the NMOS transistor M1, the NMOS transistor M1 and the PMOS transistor M2 are increased. A pole is formed by a parasitic capacitor between the source and the gate terminal of, and the gain of the amplification circuit begins to decrease rapidly near the frequency band where the pole is formed, ultimately causing a decrease in the bandwidth of the amplification circuit. .
그런데, 인덕터(L)를 추가하여 이득이 감소되기 시작하는 주파수(dominant pole) 근처에서 PMOS 트랜지스터(M2)의 소스단과 게이트단 사이에 존재하는 기생 캐패시터와 공진을 일으키도록 인덕터(L)의 인덕턴스가 조정된다면, LC 공진회로가 추가로 제공하는 임피던스로 인하여 이득이 증가하게 되고, 따라서 도미넌트 폴 이상의 주파수에서 이득이 감소하는 것을 방지할 수 있다.However, the inductance of the inductor L is caused to resonate with the parasitic capacitor existing between the source terminal and the gate terminal of the PMOS transistor M2 near the frequency at which the gain begins to decrease by adding the inductor L. If adjusted, the gain increases due to the impedance that the LC resonant circuit additionally provides, thus preventing the gain from decreasing at frequencies above the dominant pole.
따라서, 전체적으로 증폭회로의 대역폭은 확대 되며, 본 발명에 따른 증폭회로는 높은 이득과 함께 넓은 대역폭을 구현할 수 있다.Therefore, the bandwidth of the amplification circuit as a whole is expanded, the amplifier circuit according to the present invention can realize a wide bandwidth with a high gain.
도 5는 본 발명에 따른 광대역 증폭회로를 구비한 광신호 증폭용 트랜스임피던스 증폭기를 예시한 도면이다.5 is a diagram illustrating a transimpedance amplifier for amplifying an optical signal having a wideband amplification circuit according to the present invention.
도 5를 참조하면, 도시된 광신호 증폭용 트랜스 임피던스 증폭기는, 외부에서 인가되는 광신호를 전류신호로 바꾸어 출력하는 입력 변환부(100)와, 상기 입력 변환부(100)의 출력을 증폭하기 위한 제1 증폭부(200)와, 상기 제1 증폭부(200)의 출력을 증폭하기 위한 제2 증폭부(300)와, 상기 제1 및 제2 증폭부(200, 300)의 바이어스를 제어하기 위한 바이어스 제어부(400)로 이루어진다.Referring to FIG. 5, the illustrated transimpedance amplifier for amplifying an optical signal includes an input converter 100 for converting an externally applied optical signal into a current signal and amplifying the output of the input converter 100. Controls the bias of the first amplifier 200 for, the second amplifier 300 for amplifying the output of the first amplifier 200, and the first and second amplifiers (200, 300) It consists of a bias control unit 400 for.
구체적으로, 상기 입력 변환부(100)는 외부에서 인가되는 전원전압(VDD)에 응답하여 일정한 전류를 출력하는 제1 전류원(101)과, 전원전압(VDD)과 접지전원 사이에 다이오드 접속된 PMOS 트랜지스터(102)와, 상기 PMOS 트랜지스터(102)의 드레인 단자와 접지전원 사이에 연결되는 제2 전류원(103)과, 상기 PMOS 트랜지스터(102)의 게이트와 전원전압(VDD) 사이에 연결되는 캐패시터(104)와, 일측은 접지전원에 연결되고 타측은 피드백 저항(107)의 일측에 연결되는 광 다이오드(105)와, 게이트는 상기 광 다이오드(105)의 타측에 연결되고 일측은 상기 전원전압(VDD)에 연결되는 NMOS 트랜지스터(106)로 구성된다.Specifically, the input converter 100 may include a first current source 101 for outputting a constant current in response to a power supply voltage VDD applied from the outside, and a PMOS diode connected between the power supply voltage VDD and a ground power supply. A second current source 103 connected between the transistor 102, a drain terminal of the PMOS transistor 102, and a ground power supply; and a capacitor connected between a gate of the PMOS transistor 102 and a power supply voltage VDD. 104, a photodiode 105 having one side connected to a ground power supply and the other side connected to one side of a feedback resistor 107, a gate connected to the other side of the photodiode 105, and one side having the power supply voltage VDD. NMOS transistor 106 is connected to
상기 제1 증폭부(200)는, 일측이 전원전압(VDD)에 연결되는 인덕터(201)와, 게이트는 상기 PMOS 트랜지스터(102)의 게이트에 연결되고 소스 단자는 상기 인턱터(201)의 타측에 연결되는 PMOS 트랜지스터(202)와, 상기 PMOS 트랜지스터(202)의 일측과 타측에 병렬 연결되는 저항(203)과, 일측은 상기 PMOS 트랜지스터(202)의 타측과 연결되고, 타측은 접지되고 게이트는 상기 NMOS 트랜지스터(106)의 타측에 연결되는 NMOS 트랜지스터(204)와, 일측은 전원전압(VDD)에 연결되고 게이트는 상기 NMOS 트랜지스터(204)의 일측과 상기 피드백 저항(107)의 타측에 공통으로 연결되는 NMOS 트랜지스터(205)로 구성된다.The first amplifier 200 includes an inductor 201 having one side connected to a power supply voltage VDD, a gate connected to a gate of the PMOS transistor 102, and a source terminal connected to the other side of the inductor 201. A PMOS transistor 202 connected thereto, a resistor 203 connected in parallel to one side and the other side of the PMOS transistor 202, and one side thereof connected to the other side of the PMOS transistor 202, the other side of which is grounded, and a gate thereof An NMOS transistor 204 connected to the other side of the NMOS transistor 106, one side thereof is connected to a power supply voltage VDD, and a gate thereof is commonly connected to one side of the NMOS transistor 204 and the other side of the feedback resistor 107. Consisting of an NMOS transistor 205.
상기 제2 증폭부(300)는, 일측이 전원전압(VDD)에 연결되는 인덕터(301)와, 게이트는 상기 PMOS 트랜지스터(202)의 게이트에 공동으로 연결되고 일측은 상기 인턱터(301)의 타측에 연결되는 PMOS 트랜지스터(302)와, 상기 PMOS 트랜지스터(302)의 일측과 타측에 병렬 연결되는 저항(303)과, 일측은 상기 PMOS 트랜지스터(302)의 타측과 연결되고 타측은 접지되고 게이트는 상기 NMOS 트랜지스터(205)의 타측에 연결되는 NMOS 트랜지스터(304)와, 일측은 전원전압(VDD)에 연결되고 게이트는 상기 NMOS 트랜지스터(304)의 일측에 연결되는 NMOS 트랜지스터(305)로 구성된다.The second amplifier 300 includes an inductor 301 having one side connected to a power supply voltage VDD, a gate connected to a gate of the PMOS transistor 202, and one side of the second amplifier 300 being the other side of the inductor 301. A PMOS transistor 302 connected to the PMOS transistor 302, a resistor 303 connected in parallel to one side and the other side of the PMOS transistor 302, and one side connected to the other side of the PMOS transistor 302, the other side of which is grounded, and the gate An NMOS transistor 304 connected to the other side of the NMOS transistor 205 and an NMOS transistor 305 connected to one side of the NMOS transistor 304 and one gate connected to a power supply voltage VDD.
상기 바이어스 제어부(400)는, 상기 제1 전류원(101)의 타측과 접지전원 사이에 다이오드 접속되는 NMOS 트랜지스터(401)와, 상기 NMOS 트랜지스터(401)의 게이트와 접지전원 사이에 연결되는 캐패시터(405)와, 일측은 상기 NMOS 트랜지스터(106)의 타측과 연결되고 타측은 접지되며, 게이트는 상기 NMOS 트랜지스터(401)의 게이트와 연결되는 NMOS 트랜지스터(402)와, 일측은 상기 NMOS 트랜지스터(205)의 타측과 연결되고 타측은 접지되며, 게이트는 상기 NMOS 트랜지스터(402)의 게이트와 연결되는 NMOS 트랜지스터(403)와, 일측은 상기 NMOS 트랜지스터(305)의 타측과 연결되고 타측은 접지전원과 연결되고 게이트는 상기 NMOS 트랜지스터(403)의 게이트와 연결되는 NMOS 트랜지스터(404)로 구성된다.The bias control unit 400 includes an NMOS transistor 401 diode-connected between the other side of the first current source 101 and a ground power supply, and a capacitor 405 connected between a gate of the NMOS transistor 401 and a ground power supply. ), One side is connected to the other side of the NMOS transistor 106 and the other side is grounded, and the gate is connected to the gate of the NMOS transistor 401, the NMOS transistor 402, and the one side of the NMOS transistor 205. NMOS transistor 403 connected to the other side and the other side is grounded, the gate is connected to the gate of the NMOS transistor 402, one side is connected to the other side of the NMOS transistor 305 and the other side is connected to the ground power source and the gate NMOS transistor 404 is connected to the gate of the NMOS transistor 403.
이하, 도 5를 참조하여 설명하면 다음과 같다.Hereinafter, a description will be given with reference to FIG. 5.
먼저, 도 5에 도시된 바와 같이, 전원전압에 따라 일정한 전류를 출력하는 제1 전류원(101)의 전류 출력에 의하여 바이어스 제어부(400)의 NMOS 트랜지스터(401)는 NMOS 트랜지스터(402 ∼ 404)에 일정한 게이트 전압을 공급하게 되고, 상기 NMOS 트랜지스터(402 ∼ 404)는 상기 NMOS 트랜지스터(401)에 의한 게이트 전압에 응답하여 상기 입력 변환부(100), 제1 증폭부(200), 및 제2 증폭부(300)의 출력 NMOS 트랜지스터(106, 205, 305)에 바이어싱(biasing)한다.First, as shown in FIG. 5, the NMOS transistor 401 of the bias control unit 400 is connected to the NMOS transistors 402 to 404 by the current output of the first current source 101 that outputs a constant current according to the power supply voltage. The NMOS transistors 402 to 404 supply a constant gate voltage, and the NMOS transistors 402 to 404 respond to the gate voltages of the NMOS transistors 401 by the input converter 100, the first amplifier 200, and the second amplifiers. The output NMOS transistors 106, 205, and 305 of the unit 300 are biased.
즉, 상기 바이어스 제어부(400)는 입력 변환부(100) 및 제2 증폭부(300)의 출력단에 저항과 같이 연결되어 출력 전류를 제어하게 된다.That is, the bias control unit 400 is connected to the output terminals of the input converter 100 and the second amplifier 300 together with a resistor to control the output current.
마찬가지로, 입력 변환부(100)의 PMOS 트랜지스터(102) 또한 제2 전류원(103)과 결합하여 일정한 전압을 PMOS 트랜지스터(202, 302)에 공급하여 PMOS 트랜지스터(202, 302)의 출력 전류를 제어하게 된다.Similarly, the PMOS transistor 102 of the input converter 100 is also coupled with the second current source 103 to supply a constant voltage to the PMOS transistors 202 and 302 to control the output current of the PMOS transistors 202 and 302. do.
이어서, 광신호가 인가될시, 상기 광다이오드(105)에서 출력된 전류에 응답하여 NMOS 트랜지스터(106)가 턴온되고 NMOS 트랜지스터(204)에서 상기 NMOS 트랜지스터(106)의 출력을 증폭하여 출력하게 된다.Subsequently, when an optical signal is applied, the NMOS transistor 106 is turned on in response to the current output from the photodiode 105 and the NMOS transistor 204 amplifies and outputs the output of the NMOS transistor 106.
여기서, 상기 NMOS 트랜지스터(204)는 상기 NMOS 트랜지스터(204)의 일측에 연결된 PMOS 트랜지스터(202), 저항(203), 인덕터(201)로 구성된 임피던스 제어블럭에 의하여 상기 광다이오드(105)에서 출력되는 신호의 주파수가 PMOS 트랜지스터(202)의 증폭도를 감소시키는 반적력 주파수 영역일때, 커런트 미러로 구성된 PMOS 트랜지스터(202)와 저항(203)에 의하여 저항값을 높이면서 인덕터(201)로 피킹(peaking)하게 되므로 광다이오드(105)의 출력이 반전력 주파수에 도달하더라도 광대역 특성을 유지할 수 있게된다.Here, the NMOS transistor 204 is output from the photodiode 105 by an impedance control block composed of a PMOS transistor 202, a resistor 203, and an inductor 201 connected to one side of the NMOS transistor 204. When the frequency of the signal is in the anti-load frequency region to reduce the amplification degree of the PMOS transistor 202, it is peaked by the inductor 201 while raising the resistance value by the PMOS transistor 202 composed of the current mirror and the resistor 203. Therefore, even if the output of the photodiode 105 reaches the half-power frequency it is possible to maintain the broadband characteristics.
상기 제2 증폭부(300)는 상기 제1 증폭부(200)와 동일한 구조 및 기능을 수행하여 상기 제1 증폭부(200)의 출력을 재차 증폭하는 역할을 한다.The second amplifier 300 performs the same structure and function as the first amplifier 200 to amplify the output of the first amplifier 200 again.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in the art.
전술한 본 발명은 증폭회로의 이득 특성과 대역 특성을 개선하는 효과가 있으며, 이로 인하여 광신호 증폭용 트랜스임피던스 증폭기 등의 증폭기의 성능을 개선하는 효과를 기대할 수 있다.The present invention described above has the effect of improving the gain characteristics and the band characteristics of the amplifier circuit, and thus can be expected to improve the performance of the amplifier, such as a transimpedance amplifier for optical signal amplification.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0065150A KR100421417B1 (en) | 2001-10-22 | 2001-10-22 | Wide band amplifier with high gain |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0065150A KR100421417B1 (en) | 2001-10-22 | 2001-10-22 | Wide band amplifier with high gain |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030033395A KR20030033395A (en) | 2003-05-01 |
| KR100421417B1 true KR100421417B1 (en) | 2004-03-09 |
Family
ID=29565802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0065150A KR100421417B1 (en) | 2001-10-22 | 2001-10-22 | Wide band amplifier with high gain |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100421417B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100789375B1 (en) * | 2005-12-09 | 2007-12-28 | 한국전자통신연구원 | Ultra-Wideband Low Noise Amplifier |
| KR101715477B1 (en) | 2014-06-19 | 2017-03-27 | 이화여자대학교 산학협력단 | Trans-impedance Amplifier |
| WO2015194817A1 (en) * | 2014-06-19 | 2015-12-23 | 이화여자대학교 산학협력단 | Transfer impedance amplifier |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05315865A (en) * | 1992-05-13 | 1993-11-26 | Hitachi Ltd | Broadband amplifier |
| KR950022042A (en) * | 1993-12-14 | 1995-07-26 | 양승택 | Low power consumption broadband amplifier |
| KR960039599A (en) * | 1995-04-14 | 1996-11-25 | 이데이 노부유키 | Broadband amplifying circuit |
| JPH1022746A (en) * | 1996-06-28 | 1998-01-23 | Nec Corp | Wide band amplifier |
| JPH11177356A (en) * | 1997-12-16 | 1999-07-02 | Asahi Chem Ind Co Ltd | Broadband amplifier |
| JP2000004127A (en) * | 1998-06-15 | 2000-01-07 | Hitachi Ltd | Wideband circuit |
| US6300836B1 (en) * | 1996-08-17 | 2001-10-09 | Wolf Technologies Limited | High gain, wide band amplifier |
-
2001
- 2001-10-22 KR KR10-2001-0065150A patent/KR100421417B1/en active IP Right Grant
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05315865A (en) * | 1992-05-13 | 1993-11-26 | Hitachi Ltd | Broadband amplifier |
| KR950022042A (en) * | 1993-12-14 | 1995-07-26 | 양승택 | Low power consumption broadband amplifier |
| KR960039599A (en) * | 1995-04-14 | 1996-11-25 | 이데이 노부유키 | Broadband amplifying circuit |
| JPH1022746A (en) * | 1996-06-28 | 1998-01-23 | Nec Corp | Wide band amplifier |
| US6300836B1 (en) * | 1996-08-17 | 2001-10-09 | Wolf Technologies Limited | High gain, wide band amplifier |
| JPH11177356A (en) * | 1997-12-16 | 1999-07-02 | Asahi Chem Ind Co Ltd | Broadband amplifier |
| JP2000004127A (en) * | 1998-06-15 | 2000-01-07 | Hitachi Ltd | Wideband circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030033395A (en) | 2003-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100704568B1 (en) | Variable Gain Low Noise Amplifier | |
| KR100830361B1 (en) | Active bias circuit | |
| US6400227B1 (en) | Stepped gain controlled RF driver amplifier in CMOS | |
| US7420423B2 (en) | Active balun device | |
| EP0945977B1 (en) | Power amplifier | |
| KR101089876B1 (en) | Adaptive bias circuit for a differential power amplifier | |
| US6778016B2 (en) | Simple self-biased cascode amplifier circuit | |
| JP2004515937A (en) | Cascode bootstrap analog power amplifier circuit | |
| JP4220694B2 (en) | High frequency variable gain amplifier | |
| KR101300324B1 (en) | Power amplfier | |
| US6127892A (en) | Amplification circuit | |
| US5844443A (en) | Linear high-frequency amplifier with high input impedance and high power efficiency | |
| KR100830812B1 (en) | High-frequency amplifier circuit with negative impedance cancellation | |
| US7282993B2 (en) | Frequency characteristics-variable amplifying circuit and semiconductor integrated circuit device | |
| US6509798B2 (en) | Variable gain amplifier | |
| KR100421417B1 (en) | Wide band amplifier with high gain | |
| US6288596B1 (en) | Gate biasing arrangement to temperature compensate a quiescent current of a power transistor | |
| US6130580A (en) | Microwave amplifier optimized for stable operation | |
| CN111541428A (en) | High-frequency amplifier circuit and semiconductor device | |
| US8115552B2 (en) | Amplifier circuit with step gain | |
| US7193468B2 (en) | Active load circuit for low-voltage CMOS voltage gain amplifier with wide bandwidth and high gain characteristic | |
| JP3515725B2 (en) | Low current amplifier circuit | |
| US7876161B2 (en) | Amplifier circuit having first amplifying section and second amplifying section | |
| CN110661494A (en) | High-frequency amplifier circuit and semiconductor device | |
| US20220294399A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130205 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140123 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150126 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20160127 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20170124 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20180129 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20190125 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20200224 Year of fee payment: 17 |