KR100419097B1 - Apparatus for connection of interrupt acknowledge in the Multi Circuit Board system - Google Patents
Apparatus for connection of interrupt acknowledge in the Multi Circuit Board system Download PDFInfo
- Publication number
- KR100419097B1 KR100419097B1 KR10-1999-0042909A KR19990042909A KR100419097B1 KR 100419097 B1 KR100419097 B1 KR 100419097B1 KR 19990042909 A KR19990042909 A KR 19990042909A KR 100419097 B1 KR100419097 B1 KR 100419097B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- slave
- detach
- board
- mount
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/20—Automatic or semi-automatic exchanges with means for interrupting existing connections; with means for breaking-in on conversations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
- H04M2201/36—Memories
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
본 발명은 마스터 보드에 다수개의 슬레이브 보드들이 실장되어 병렬 통신하는 다수 회로보드 시스템에 관한 것으로, 특히, 마스터(master) 보드가 슬레이브 보드의 탈/실장 신호를 정확히 체크하여, 해당 슬레이브 보드에서 발생된 인터럽트(interrupt) 신호에 대한 인터럽트 응답(acknowledge)신호를 다른 슬레이브보드들에게 정확히 전달할 수 있도록 한 다수 회로보드 시스템의 인터럽트 응답 연결장치에 관한 것이다.The present invention relates to a multiple circuit board system in which a plurality of slave boards are mounted on the master board to communicate in parallel. In particular, the master board accurately checks the detach / mount signal of the slave board, The present invention relates to an interrupt response connector of a multiple circuit board system capable of accurately transmitting an interrupt acknowledgment signal for an interrupt signal to other slave boards.
종래의 교환 시스템에서는 운용자가 슬레이브 보드를 탈/실장시에 실수로 점퍼 스틱을 온/오프 하지 않을 경우 시스템 전체에 중대한 에러를 발생시켜 시스템이 동작 중단되는 현상이 발생하는 문제점이 있다.In the conventional exchange system, when the operator unintentionally turns on / off the jumper stick when the slave board is removed / mounted, a serious error occurs in the entire system, causing the system to stop working.
본 발명은 각각의 슬레이브 보드에서 발생된 인터럽트(interrupt)에 대한 인터럽트 응답(acknowledge) 신호를 마스터(master) 보드에서 관리하여 슬레이브 보드의 탈/실장 정보를 정확히 체크하고, 그 체크된 슬레이브 보드의 탈/실장 정보를 이용하여 다른 슬레이브 보드로 인터럽트 응답 신호를 정확하게 전달함으로써 다수 회로보드 시스템의 신뢰성을 향상시키는 효과가 있다.The present invention manages an interrupt acknowledgment signal for an interrupt generated in each slave board in a master board to accurately check the removal / mounting information of the slave board and remove the checked slave board. It is effective to improve the reliability of many circuit board systems by accurately transmitting interrupt response signals to other slave boards using the / mounting information.
Description
본 발명은 마스터 보드에 다수개의 슬레이브 보드들이 실장되어 병렬 통신하는 다수 회로보드 시스템에 관한 것으로, 특히, 마스터(master) 보드가 슬레이브 보드의 탈/실장 신호를 정확히 체크하여, 그 체크된 슬레이브 보드에서 발생된 인터럽트(interrupt) 신호에 대한 인터럽트 응답(acknowledge)신호를 다른 슬레이브보드로 정확히 전달할 수 있도록 한 다수 회로보드 시스템의 인터럽트 응답 연결장치에 관한 것이다.The present invention relates to a multi-circuit board system in which a plurality of slave boards are mounted on the master board to communicate in parallel. In particular, the master board accurately checks the detach / mount signal of the slave board, and in the checked slave board, The present invention relates to an interrupt response connector of a multi-circuit board system capable of accurately transmitting an interrupt acknowledgment signal for an interrupt signal generated to another slave board.
일반적으로, 교환 시스템에 있어서 메인 프로세서(Main Processor)라고 부르는 상위 프로세서는 호접속 및 해제, 번호 번역 및 루우팅, 통화로 연결 등 호처리 업무 등을 수행하며, 주변 프로세서(Peripheral Processor)라고 부르는 하위 프로세서는 가입자 회선, 중계선, 신호장치, 스위치 등과 같은 통화로계의 감시 및 분석 그리고, 각종 신호의 처리등 비교적 실시간 처리를 요하는 업무를 수행한다.In general, a higher processor called a main processor in a switching system performs call processing tasks such as call connection and disconnection, number translation and routing, and call routing, and a lower processor called a peripheral processor. Processors perform tasks that require relatively real-time processing such as monitoring and analyzing call path systems such as subscriber lines, trunk lines, signaling devices, switches, and processing of various signals.
이와 같은 기존의 교환 시스템에서는 슬레이브(slave) 보드에서 발생된 인터럽트 신호를 다른 슬레이브 보드들에게 연결하는 경우, 회로보드의 백 플레인에서 점퍼 스틱(Jumper Stick)으로 처리하여 연결한다.In the existing exchange system, when the interrupt signal generated from the slave board is connected to the other slave boards, it is processed by a jumper stick on the backplane of the circuit board.
그런데, 종래의 교환 시스템에서는 운용자가 슬레이브 보드를 탈/실장시에실수로 점퍼 스틱을 온/오프 하지 않을 경우 시스템 전체에 중대한 에러를 발생시켜 시스템이 동작 중단되는 현상이 발생하는 문제점이 있다.However, in the conventional exchange system, when the operator does not accidentally turn on / off the jumper stick when the slave board is detached / mounted, a serious error occurs in the entire system, causing the system to stop working.
본 발명은 전술한 바와 같은 문제점을 해결하기 위해 안출한 것으로, 각각의 슬레이브 보드에서 발생된 인터럽트(interrupt) 신호에 대한 인터럽트 응답(acknowledge) 신호를 다른 슬레이브 보드로 정확하게 전달함으로써 다수 회로보드 시스템의 신뢰성을 향상시키는데 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and the reliability of a multi-circuit board system is achieved by accurately transmitting an interrupt acknowledgment signal for an interrupt signal generated from each slave board to another slave board. The purpose is to improve.
도 1은 본 발명에 따른 다수 회로보드 시스템에서의 인터럽트 응답 신호를 연결하는 계통을 도시한 도.1 is a diagram illustrating a system for connecting interrupt response signals in a multiple circuit board system according to the present invention.
도 2는 본 발명에 따른 다수 회로보드 시스템의 인터럽트 응답 연결장치의 블록도이다.2 is a block diagram of an interrupt response connection device of a multiple circuit board system according to the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10 : 마스터 보드 11 : 내부 인터럽트 응답신호 발생부10: master board 11: internal interrupt response signal generator
12 : 탈/실장 신호 검출확인부 13 : 외부 인터럽트 응답신호 발생부12: Detach / mount signal detecting unit 13: External interrupt response signal generating unit
14 : 제1 레지스터부 15 : 제2 레지스터부14: first register section 15: second register section
20 : 슬레이브 보드20: slave board
이와 같은 목적을 달성하기 위한 본 발명의 특징은, 마스터 보드에 다수개의 슬레이브 보드들을 접속하여 병렬 통신하는 다수 회로보드 시스템에 있어서, 상기 시스템에서 탈/실장되는 소정의 슬레이브 보드로부터 발생된 슬레이브 탈/실장 신호를 자체에 저장하는 제1 레지스터부와; 상기 슬레이브 탈/실장 신호와 자체에 구비된 래치회로를 거친 슬레이브 탈/실장 신호를 비교하여 검출부 확인 탈/실장 신호 및 내부 인터럽트 신호를 출력하는 탈/실장 신호 검출 확인부와; 상기 탈/실장 신호 검출 확인부에서 발생된 검출부 확인 탈/실장 신호를 자체에 저장하는 제2 레지스터부와; 상기 탈/실장 신호 검출 확인부로부터 출력되는 내부 인터럽트 신호에 의해 상기 제1 레지스터부와 제2 레지스터부를 판독하고, 상기 슬레이브 탈/실장 신호가 발생된 슬레이브 보드의 인터럽트 요구신호에 대응하는 내부 인터럽트 응답신호를 출력하는 마스터 내부 인터럽트 응답신호 발생부와; 상기 슬레이브 탈/실장 신호와 상기 검출부 확인 탈/실장 신호 및 내부 인터럽트 응답 신호를 조합하여 상기 슬레이브 탈/실장 신호가 발생된 슬레이브 보드로 외부 인터럽트 응답신호를 전송하는 외부 인터럽트 응답신호 발생부를 포함하는 다수 회로보드 시스템의 인터럽트 응답 연결장치를 제공하는데 있다.In order to achieve the above object, a feature of the present invention is a multiple circuit board system in which a plurality of slave boards are connected to a master board in parallel communication, and a slave detach / generated from a predetermined slave board detached / mounted in the system. A first register unit which stores the mounting signal in itself; A detach / mount signal detection confirming unit configured to compare the slave detach / mount signal and a slave detach / mount signal passed through a latch circuit provided therein to output a detector / detach / mount signal and an internal interrupt signal; A second register unit which stores a detection unit acknowledgment detach / mount signal generated in the detach / mount signal detection confirmation unit in itself; An internal interrupt response corresponding to an interrupt request signal of a slave board in which the first register unit and the second register unit are read by an internal interrupt signal output from the detach / mount signal detection confirmation unit, and the slave detach / mount signal is generated; A master internal interrupt response signal generator for outputting a signal; A plurality of external interrupt response signal generation unit for transmitting the external interrupt response signal to the slave board that the slave detach / mount signal is generated by combining the slave detach / mount signal, the detection unit confirmation detach / mount signal and the internal interrupt response signal An interrupt response connector for a circuit board system is provided.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명에 따른 다수 회로보드 시스템에서는 마스터(master) 보드와 다수개의 슬레이브(slave) 보드들이 실장되어 운용되고, 마스터 보드와 슬레이브 보드들간의 통신은 병렬 통신 방식을 사용한다.In the multiple circuit board system according to the present invention, a master board and a plurality of slave boards are mounted and operated, and the communication between the master board and the slave boards uses a parallel communication method.
본 발명에 따른 다수 회로보드 시스템의 인터럽트 응답신호 연결계통의 구성도는 도 1에 도시되어 있다. 즉, 마스터 보드(MB)와 다수개의 슬레이브 보드(SB0~SBn) 병렬 버스를 통해 통신하고, 각 슬레이브 보드(SB0~SBn)의 외부 인터럽트 요구에 대한 인터럽트 응답 신호는 데이지 체인 연결을 통해서 다른 슬레이브 보드(SB0~SBn)들에게 전달된다.The configuration of the interrupt response signal connection system of the multiple circuit board system according to the present invention is shown in FIG. In other words, the master board (MB) communicates with the multiple slave boards (SB0 to SBn) parallel buses, and the interrupt response signal for the external interrupt request of each slave board (SB0 to SBn) is daisy-chained to another slave board. It is delivered to (SB0 ~ SBn).
즉, 본 발명에 따른 다수 회로보드 시스템에서는 첨부한 도면 도 2에 도시한 바와 같이 마스터 보드(10) 내부에 인터럽트 응답 연결장치를 구비하게 되는데, 해당 인터럽트 응답 연결장치는 내부 인터럽트 응답신호 발생부(11), 탈/실장 신호 검출 확인부(12), 외부 인터럽트 응답신호 발생부(13), 제1 레지스터부(14) 및 제2 레지스터부(15)를 구비하고 있다.그리고, 도 2에서, IRQ* 신호는 슬레이브 보드(20)에 의한 외부 인터럽트 요구신호를, INT* 신호는 마스터 보드(10)의 내부 인터럽트 신호를, IACK* 신호는 내부 인터럽트 응답신호를, VIACK* 신호는 마스터 보드(10)에 의한 외부 인터럽트 응답신호를 각각 나타낸다.That is, in the multiple circuit board system according to the present invention, as shown in FIG. 2, an interrupt response connection device is provided in the master board 10. The interrupt response connection device includes an internal interrupt response signal generator ( 11), the removal / mounting signal detection confirming section 12, the external interrupt response signal generating section 13, the first register section 14, and the second register section 15 are provided. IRQ * signal is the external interrupt request signal by the slave board 20, INT * signal is the internal interrupt signal of the master board 10, IACK * signal is the internal interrupt response signal, VIACK * signal is the master board (10) Indicates an external interrupt response signal.
이와 같이 구성된 다수 회로보드 시스템에서 시스템 운용자가 소정의 슬레이브 보드(20)를 탈/실장하게 되면, 마스터 보드(10)의 탈/실장 신호 검출 확인부(12)에 슬레이브 탈/실장 신호가 인가되고, 이와 동시에 해당 슬레이브 보드(20)로부터 인터럽트 요구가 발생하여 마스터 보드(10)의 내부 인터럽트 응답신호 발생부(11)에 슬레이브 IRQ* 신호가 인가된다.When a system operator removes / mounts a predetermined slave board 20 in the multiple circuit board system configured as described above, a slave detach / mount signal is applied to the detach / mount signal detection check unit 12 of the master board 10. At the same time, an interrupt request is generated from the slave board 20, and a slave IRQ * signal is applied to the internal interrupt response signal generator 11 of the master board 10.
이때, 슬레이브 보드(20)로부터 슬레이브 탈/실장 신호를 수신한 탈/실장 신호 검출확인부(12)에서는 슬레이브 보드(20)의 탈/실장시에 나타나는 신호의 잡음(noise)을 제거하는데, 탈/실장 신호 검출 확인부(12)는 자체에 구비된 래치(latch) 회로를 이용하여 해당 신호의 잡음을 제거한다. 또한, 탈/실장 신호 검출 확인부(12)에서는 슬레이브 모드(20)로부터 슬레이브 탈/실장 신호가 발생하면 슬레이브 탈/실장 신호에 의해 내부에 구비된 래치회로를 거친 신호와 슬레이브의 탈/실장 신호를 비교하여 최종적으로 검출부 확인 탈/실장 신호를 발생시켜 외부 인터럽트 응답신호 발생부(13)에 인가하고, INT* 신호를 내부 인터럽트 응답신호 발생부(11)에 인가한다.At this time, the detach / mount signal detecting confirmation unit 12 receiving the slave detach / mount signal from the slave board 20 removes noise of a signal appearing when detach / mount the slave board 20. The mounting signal detection check unit 12 removes noise of the corresponding signal by using a latch circuit provided therein. In addition, when the detach / mount signal is generated from the slave mode 20 in the detach / mount signal detection check unit 12, a signal passing through the latch circuit provided in the slave and detach / mount signal of the slave is generated by the slave detach / mount signal. Finally, the detection unit check detach / mount signal is generated and applied to the external interrupt response signal generator 13, and the INT * signal is applied to the internal interrupt response signal generator 11.
이에, 내부 인터럽트 응답신호 발생부(11)에서는 제1 레지스터부(14)와 탈/실장 신호의 잡음이 제거된 신호를 저장한 제2 레지스터부(15)를 판독한 후 클리어(clear) 신호를 발생시켜 탈/실장 신호 검출확인부(12)의 내부 래치 회로를 초기화 시키고, 슬레이브 보드(20)들의 정확한 탈/실장 정보를 인지한다. 또한, 내부 인터럽트 응답신호 발생부(11)는 슬레이브 보드(20)로부터 인가되는 슬레이브 IRQ* 신호를 수신받아 해당 슬레이브 IRQ* 신호에 대한 내부 응답으로 내부 IACK* 신호를 발생시켜 외부 인터럽트 응답신호 발생부(13)에 인가한다.Accordingly, the internal interrupt response signal generator 11 reads the first register 14 and the second register 15 storing the signal from which the noise of the detach / mount signal is removed, and then clears the clear signal. To initialize the internal latch circuit of the removal / mounting signal detection check unit 12 and recognize the correct removal / mounting information of the slave boards 20. In addition, the internal interrupt response signal generator 11 receives a slave IRQ * signal from the slave board 20 and generates an internal IACK * signal as an internal response to the corresponding slave IRQ * signal, thereby generating an external interrupt response signal generator. Applied to (13).
그러면, 해당 외부 인터럽트 응답신호 발생부(13)는 기존의 슬레이브 탈/실장 신호와 탈/실장 신호 검출 확인부(12)를 거친 검출부 확인 탈/실장 신호 및 내부 IACK* 신호를 조합하여 슬레이브 보드(20)에게 슬레이브 VIACK* 신호를 내보내 줌으로서, 해당 슬레이브 보드(20)에서 발생된 인터럽트에 대한 인터럽트 응답 신호를 데이지 체인으로 각각의 슬레이브 보드들에게 정확하게 전달할 수 있게 된다.Then, the corresponding external interrupt response signal generation unit 13 combines the existing slave detach / mount signal and the detection unit check detach / mount signal and the internal IACK * signal through the detach / mount signal detection check unit 12 and the slave board ( By sending the slave VIACK * signal to the 20), it is possible to accurately transmit the interrupt response signal for the interrupt generated in the corresponding slave board 20 to each slave board in a daisy chain.
여기서, 제1 레지스터부(14)는 슬레이브 보드(20)가 발생한 슬레이브 탈/실장 신호를 자체에 저장한다. 제2 레지스터부(15)는 탈/실장 신호 검출 확인부(12)가 발생한 검출부 확인 탈/실장 신호를 자체에 저장한다.Here, the first register unit 14 stores the slave detach / mount signal generated by the slave board 20 in itself. The second register unit 15 stores therein the detection unit acknowledgment removal / mounting signal generated by the removal / mounting signal detection confirmation unit 12.
한편, 상술한 본 발명의 동작을 정리하여 설명하면 다음과 같다.On the other hand, the operation of the present invention described above are summarized as follows.
먼저, 슬레이브 보드(20)가 슬레이브 탈/실장 신호와 슬레이브 IRQ* 신호를 발생하면, 마스터 보드(10)의 탈/실장 신호 검출 확인부(12)에서는 슬레이브 보드(20)에서 발생한 슬레이브 탈/실장 신호를 수신하여 탈/실장시에 나타나는 신호의 잡음(noise)을 제거하고, 슬레이브의 탈/실장 신호에 의해 내부에 구비된 래치회로를 거친 신호와 슬레이브 탈/실장 신호를 비교하여 최종적으로 검출부 확인 탈/실장 신호를 발생하고, INT* 신호를 마스터 내부 응답신호 발생부(11)에 인가한다.First, when the slave board 20 generates a slave detach / mount signal and a slave IRQ * signal, the detach / mount signal detection check unit 12 of the master board 10 performs a slave detach / mount on the slave board 20. Receives the signal, removes the noise of the signal appearing during the removal / mounting, and finally detects the detection unit by comparing the signal passed through the latch circuit provided inside with the slave removal / mounting signal by the slave removal / mounting signal. A detach / mount signal is generated, and an INT * signal is applied to the master internal response signal generator 11.
이에, 탈/실장 신호 검출 확인부(12)로부터 INT* 신호를 수신받은 마스터 내부 응답신호 발생부(11)에서는 제1 레지스터부(14)와 잡음이 제거된 제2 레지스터부(15)를 판독한 후, 클리어(claer) 신호를 발생시켜 제1 레지스터부(14) 내부 래치 회로를 초기화 시키고, 슬레이브 보드(20)들의 정확한 탈/실장 정보를 인지한다. 또한, 내부 인터럽트 응답신호 발생부(11)는 슬레이브 보드(20)에서 발생한 슬레이브 IRQ* 신호를 수신하여 해당 슬레이브 보드(20)에 대한 IRQ* 신호의 응답으로 내부 응답신호인 내부 IACK* 신호를 발생하고, 이를 수신 받은 외부 인터럽트 응답신호 발생부(13)는 기존의 슬레이브 탈/실장 신호와 탈/실장 신호 검출 확인부(12)를 거친 검출부 확인 탈/실장 신호와 내부 IACK* 신호를 조합하여 실제로 슬레이브 IRQ* 신호를 발생한 슬레이브 보드(20)에게 슬레이브 VIACK* 신호를 내보내 줌으로서, 해당 슬레이브 보드(20)에서 발생된 인터럽트에 대한 인터럽트 응답 신호를 데이지 체인 방식으로 각각의 슬레이브 보드들에게 정확하게 전달할 수 있게 된다.Accordingly, the master internal response signal generator 11 receiving the INT * signal from the detach / mount signal detecting confirmation unit 12 reads the first register 14 and the second register 15 from which the noise is removed. Afterwards, a clear signal is generated to initialize the internal latch circuit of the first register unit 14 and to recognize correct removal / mounting information of the slave boards 20. In addition, the internal interrupt response signal generator 11 receives the slave IRQ * signal generated from the slave board 20 and generates an internal IACK * signal, which is an internal response signal, in response to the IRQ * signal for the corresponding slave board 20. The external interrupt response signal generator 13 receives the received slave detach / mount signal and the detect / detach signal from the mount / mount signal detection check unit 12 and the internal IACK * signal. By sending the slave VIACK * signal to the slave board 20 that generated the slave IRQ * signal, the interrupt response signal for the interrupt generated from the corresponding slave board 20 can be accurately transmitted to each slave board in a daisy chain manner. Will be.
이상 설명한 바와 같이, 본 발명은 각각의 슬레이브 보드에서 발생된 인터럽트에 대한 인터럽트 응답 신호를 마스터 보드에서 관리하여 슬레이브 보드의 탈/실장 정보를 정확히 체크하고, 그 체크된 슬레이브 보드의 탈/실장 정보를 이용하여 다른 슬레이브 보드로 인터럽트 응답 신호를 정확하게 전달함으로써 다수 회로보드 시스템의 신뢰성을 향상시키는 효과가 있다.As described above, the present invention manages the interrupt response signal for the interrupt generated in each slave board in the master board to accurately check the removal / mounting information of the slave board, and check the removal / mounting information of the checked slave board. By using this method, the interrupt response signal is accurately transmitted to other slave boards, thereby improving the reliability of the multiple circuit board system.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0042909A KR100419097B1 (en) | 1999-10-05 | 1999-10-05 | Apparatus for connection of interrupt acknowledge in the Multi Circuit Board system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0042909A KR100419097B1 (en) | 1999-10-05 | 1999-10-05 | Apparatus for connection of interrupt acknowledge in the Multi Circuit Board system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010036069A KR20010036069A (en) | 2001-05-07 |
| KR100419097B1 true KR100419097B1 (en) | 2004-02-14 |
Family
ID=19614088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0042909A KR100419097B1 (en) | 1999-10-05 | 1999-10-05 | Apparatus for connection of interrupt acknowledge in the Multi Circuit Board system |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100419097B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06236299A (en) * | 1993-02-10 | 1994-08-23 | Hitachi Ltd | Method and device for monitoring system |
| KR950010088U (en) * | 1993-09-28 | 1995-04-21 | Getter flashing device for cathode ray tube | |
| KR960024598U (en) * | 1994-12-30 | 1996-07-22 | 엘지정보통신주식회사 | Board error detection circuit using address and no access response in parallel bus system |
| KR100186220B1 (en) * | 1995-12-29 | 1999-05-15 | 김광호 | Rupture/mounting detection circuit of board in hardware module |
| KR0183197B1 (en) * | 1995-12-28 | 1999-05-15 | 정장호 | An electronic switching system |
-
1999
- 1999-10-05 KR KR10-1999-0042909A patent/KR100419097B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06236299A (en) * | 1993-02-10 | 1994-08-23 | Hitachi Ltd | Method and device for monitoring system |
| KR950010088U (en) * | 1993-09-28 | 1995-04-21 | Getter flashing device for cathode ray tube | |
| KR960024598U (en) * | 1994-12-30 | 1996-07-22 | 엘지정보통신주식회사 | Board error detection circuit using address and no access response in parallel bus system |
| KR0128136Y1 (en) * | 1994-12-30 | 1998-12-15 | 서평원 | Board fault detector using no-response of address and access of parallel bus system |
| KR0183197B1 (en) * | 1995-12-28 | 1999-05-15 | 정장호 | An electronic switching system |
| KR100186220B1 (en) * | 1995-12-29 | 1999-05-15 | 김광호 | Rupture/mounting detection circuit of board in hardware module |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010036069A (en) | 2001-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8015321B2 (en) | Computer, IO expansion device and method for recognizing connection of IO expansion device | |
| CN112380066B (en) | Server maintenance and debugging device based on domestic platform and server | |
| KR100419097B1 (en) | Apparatus for connection of interrupt acknowledge in the Multi Circuit Board system | |
| US6263305B1 (en) | Software development supporting system and ROM emulation apparatus | |
| US5625802A (en) | Apparatus and method for adapting a computer system to different architectures | |
| KR19990066203A (en) | Fault Detection Device and Method Using Peripheral Interconnect Bus Monitor | |
| CN115729872A (en) | Computing device and detection method for PCIE cable connection | |
| JP2666199B2 (en) | Multiplex transmission equipment | |
| CN218849054U (en) | Display device and debugging system thereof | |
| US20230058249A1 (en) | On-vehicle control device | |
| KR0168946B1 (en) | Method for booting control part of full electron switch by using ethernet | |
| JP2901406B2 (en) | Erroneous mounting protection device | |
| ATE127301T1 (en) | HYBRID DATA COMMUNICATION SYSTEM. | |
| KR970040768A (en) | Multifunction Current Loop-RS232C Inverter | |
| JP2655589B2 (en) | Transmission line monitoring system | |
| JPH11338594A (en) | Defective contact detecting circuit | |
| KR100227516B1 (en) | Apparatus for controlling pstn subscriber | |
| JP2768449B2 (en) | Optical parallel data transfer method | |
| JPH033043A (en) | Semiconductor device | |
| CS271711B1 (en) | Connection of data series transmission circuit with error acknowledgement and reporting | |
| JP2001043104A (en) | Bus monitor device for computer system | |
| KR0180667B1 (en) | Trouble alarm collection apparatus | |
| JPH113295A (en) | Data transmitter-receiver | |
| KR20000066925A (en) | Apparatus for alarm gathering and reporting in alarm processing system | |
| KR20010065134A (en) | Apparatus and method for processing connect and disconnect of board in remote access server |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110128 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |