KR100416229B1 - Rgb format converter for image processing - Google Patents
Rgb format converter for image processing Download PDFInfo
- Publication number
- KR100416229B1 KR100416229B1 KR10-2001-0053123A KR20010053123A KR100416229B1 KR 100416229 B1 KR100416229 B1 KR 100416229B1 KR 20010053123 A KR20010053123 A KR 20010053123A KR 100416229 B1 KR100416229 B1 KR 100416229B1
- Authority
- KR
- South Korea
- Prior art keywords
- bit
- ycbcr
- image processing
- rgb
- rgb conversion
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Color Image Communication Systems (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
컬러 영상 처리 시스템에서의 RGB 변환 회로를 개시한다.An RGB conversion circuit in a color image processing system is disclosed.
본 발명은 YCbCr 포맷을 RGB 포맷으로 변환하는 컬러 영상 처리 시스템에서의 RGB 변환 회로에 있어서, YCbCr 성분의 비트값을 n회(n은 1 내지 7) 우측으로 시프트하고 부호 비트 확장하는 2M개의 부호 비트 확장 수단과; 부호 비트 확장 수단과 연결되며, n회 우측으로 시프트한 비트값 간을 상호 덧셈값으로 근사화하는 3M개의 덧셈기와; 3M개의 덧셈기와 연결되는 M개의 NOT-게이트로 이루어진다. 즉, 본 발명은 2진수 체계의 특성을 이용하여 각 비트의 교차 연결, 비트 확장, 곱셈기 없이 덧셈기의 직렬 연결만으로 YCbCr-RGB 변환을 구현할 수 있을 뿐만 아니라, YCbCr-RGB 변환을 FPGA 상에서 효과적으로 구현할 수 있으며, 부동 소수점 연산 과정이 생략되므로 연산 시간과 소프트웨어 개발 시간을 줄일 수 있는 효과가 있다.The present invention relates to an RGB conversion circuit in a color image processing system for converting a YCbCr format into an RGB format, wherein 2M code bits shift the bit value of the YCbCr component to the right n times (n is 1 to 7) and sign bit extend. Expansion means; 3M adders connected to the sign bit expansion means and approximating the bit values shifted to the right n times by mutual addition values; It consists of M NOT-gates connected to 3M adders. That is, the present invention can implement not only YCbCr-RGB conversion but also YCbCr-RGB conversion on an FPGA using only the serial connection of the adder without cross linking, bit extension, and multiplier of each bit using the characteristics of the binary system. In addition, since the floating point calculation process is omitted, the operation time and software development time can be reduced.
Description
본 발명은 RGB 변환 회로에 관한 것으로, 특히, 컬러 영상 처리를 위한 표준 포맷인 YCbCr 포맷을 또 다른 표준 포맷인 RGB 포맷으로 실시간 변환시키는데 적합한 컬러 영상 처리 시스템에서의 RGB 변환 회로에 관한 것이다.The present invention relates to an RGB conversion circuit, and more particularly, to an RGB conversion circuit in a color image processing system suitable for real-time conversion of the YCbCr format, which is a standard format for color image processing, to an RGB format, which is another standard format.
통상적인 YCbCr-RGB 변환기는 자체의 변환 행렬내의 계수를 근사화하여 곱셈기와 덧셈기의 조합을 통해 구현된다.A typical YCbCr-RGB converter is implemented through a combination of multipliers and adders by approximating the coefficients in their transformation matrix.
그러나, 이러한 구현 방식에서는 곱셈기가 필수적으로 구비되어야만 하고, 부동 소수점 연산 과정이 필요한 바, 연산 시간과 소프트웨어 개발 시간이 필요 이상 늘어난다는 문제가 제기되었다.However, in such an implementation method, a multiplier must be provided and a floating point arithmetic process is required, which increases computation time and software development time.
본 발명은 상술한 문제들을 해결하기 위해 안출한 것으로, 2진수 체계의 특성을 이용하여 각 비트의 교차 연결, 비트 확장, 곱셈기 없이 덧셈기의 직렬 연결만으로 YCbCr-RGB 변환을 구현하도록 한 컬러 영상 처리 시스템에서의 RGB 변환 회로를 제공하는데 그 목적이 있다.The present invention has been made to solve the above-described problems, color image processing system to implement the YCbCr-RGB conversion only by the serial connection of the adder without cross linking, bit expansion, multiplier of each bit using the characteristics of the binary system Its purpose is to provide an RGB conversion circuit in.
이러한 목적을 달성하기 위한 본 발명은, YCbCr 포맷을 RGB 포맷으로 변환하는 컬러 영상 처리 시스템에서의 RGB 변환 회로에 있어서, YCbCr 성분의 비트값을 n회 우측으로 시프트하고 부호 비트 확장하는 2M개의 부호 비트 확장 수단과; 부호 비트 확장 수단과 연결되며, n회 우측으로 시프트한 비트값 간을 상호 덧셈값으로 근사화하는 3M개의 덧셈기와; 3M개의 덧셈기와 연결되는 M개의 NOT-게이트로 이루어지는 것을 특징으로 하는 컬러 영상 처리 시스템에서의 RGB 변환 회로를 제공한다.In order to achieve the above object, the present invention provides an RGB conversion circuit in a color image processing system that converts a YCbCr format into an RGB format, wherein 2M code bits shift the bit value of the YCbCr component to the right by n times and sign-bit extend. Expansion means; 3M adders connected to the sign bit expansion means and approximating the bit values shifted to the right n times by mutual addition values; An RGB conversion circuit in a color image processing system comprising M NOT-gates connected to 3M adders is provided.
도 1은 본 발명의 바람직한 실시예에 따른 RGB 변환 회로도.1 is an RGB conversion circuit diagram according to a preferred embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : 덧셈기100: adder
200 : NOT 게이트200: NOT gate
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
먼저, 본 발명은 YCbCr-RGB 변환 행렬에서 각 계수들과 변수간의 곱셈을, 1.0과 변수간의 곱셈값을 우측으로 n회 시프트한 것간의 상호 덧셈으로 근사화시킨다는 것으로, 이러한 기술적 사상으로부터 본 발명의 목적으로 하는 바를 용이하게 달성할 수 있을 것이다.First, the present invention approximates the multiplication between the coefficients and the variables in the YCbCr-RGB transformation matrix by mutual addition between shifting the multiplication value between 1.0 and the variable to the right n times. It will be easy to achieve what is meant by.
도 1은 본 발명의 바람직한 실시예에 따른 RGB 변환 회로도로서,YCbCr포맷(Cb, Cr, Y), 부호 비트 확장기(w3, w4, w1, w7), 6개의 덧셈기(100), 2개의 NOT 게이트(200), 그리고, RGB 포맷(R, G, B)으로 구성된다.1 is a RGB conversion circuit according to an embodiment of the present invention, YCbCr format (Cb, Cr, Y), the sign bit expander (w 3, w 4, w 1, w 7), 6 adders 100, It consists of two NOT gates 200 and RGB formats (R, G, B).
이러한 도 1의 하드웨어 구조를 변환 행렬 형태로 표현하면 다음 수학식 1과 같다.When the hardware structure of FIG. 1 is expressed in the form of a transformation matrix, Equation 1 is obtained.
G = 1.0·Y - (w3+w4)·Cb - (w1+w7)·CrG = 1.0 Y-(w 3 + w 4 ) Cb-(w 1 + w 7 ) Cr
B = 1.0·Y + 1.0·CbB = 1.0 Y + 1.0 Cb
이하에서는, 수학식 1과 같은 본 발명에 따른 RGB 변환 회로를 나타내는 변환 행렬을 구현하는 과정을 보다 구체적으로 설명하기로 한다Hereinafter, a process of implementing the conversion matrix representing the RGB conversion circuit according to the present invention as shown in Equation 1 will be described in more detail.
먼저, 일반적인 YCbCr-RGB 변환 행렬은 다음 수학식 2와 같이 표현될 수 있다.First, a general YCbCr-RGB conversion matrix may be expressed as Equation 2 below.
G = 1.0·Y - 0.1864·Cb - 0.5085·CrG = 1.0 Y-0.1864 Cb-0.5085 Cr
B = 1.0·Y + 1.0·CbB = 1.0 Y + 1.0 Cb
이러한 수학식 2를 1.0과 변수간의 곱셈값을 우측으로 n회 시프트한 것간의 상호 덧셈으로 근사화시킨다.Equation 2 is approximated by mutual addition between 1.0 and a multiplication of the variable n times to the right.
예를 들어, 0.5625·Y는 1.0·Y를 1회 우측으로 시프트한 경우와 4회 우측으로 시프트한 경우간의 합으로 파악될 수 있다. 이때, 비어지게 되는 상위 비트들은 최고차 비트로 채워 넣는 부호 비트 확장으로 구현한다. 이는 다음 수학식 3으로 표현될 수 있다.For example, 0.5625 · Y can be regarded as the sum of the case where 1.0 · Y is shifted to the right once and the case of shifting to the right four times. At this time, the upper bits that become empty are implemented by sign bit extension filling the highest order bits. This can be expressed by the following equation (3).
여기서, 우측으로 1회 시프트한 경우와 우측으로 4회 시프트한 경우를 살펴보면, 1회 우측으로 시프트할 때마다 2-1씩 변수를 곱하는 것과 같은 효과를 가짐을 알 수 있다.Here, looking at the case of shifting to the right once and the case of shifting to the right four times, it can be seen that the effect of multiplying the variable by 2 −1 every time the shift to the right one time is performed.
따라서, n회 우측으로 시프트하고 부호 비트 확장을 한 경우를 wn이라 가정하면, 수학식 3은 다음 수학식 4와 같이 변환될 수 있다.Accordingly, assuming that w n is shifted to the right n times and code bit extended, w3 may be converted to the following equation (4).
본 발명에서는 8비트 YCbCr 포맷을 대상으로 하고 있으므로 n이 1부터 7까지의 값을 가질 때 wn값을 살펴보면 다음 표 1과 같다.In the present invention, since the 8-bit YCbCr format is targeted, the value of w n when n has a value from 1 to 7 is shown in Table 1 below.
따라서, 수학식 2에 나타나는 YCbCr-RGB 변환식은, 0.1864의 경우 0.125와 0.0625와의 합인 0.1875로 근사화 될 수 있고, 0.5085는 0.5와 0.0078125로 근사화 될 수 있는 바, 상술한 바와 같은 수학식 1로 구현될 수 있는 것이다.Accordingly, the YCbCr-RGB conversion equation shown in Equation 2 may be approximated to 0.1875, which is a sum of 0.125 and 0.0625 for 0.1864, and 0.5085 may be approximated to 0.5 and 0.0078125, and thus may be implemented as Equation 1 as described above. It can be.
이상 설명한 기술 사상을 토대로 YCbCr-RGB 변환기를 VHDL 코드의 합성을 통해 구현할 수 있을 것이다.Based on the technical idea described above, the YCbCr-RGB converter can be implemented by synthesizing the VHDL code.
이상, 본 발명을 실시예에 근거하여 구체적으로 설명하였지만, 본 발명은 이러한 실시예에 한정되는 것이 아니라, 그 요지를 벗어나지 않는 범위내에서 여러 가지 변형이 가능한 것은 물론이다.As mentioned above, although this invention was concretely demonstrated based on the Example, this invention is not limited to this Example, Of course, various changes are possible within the range which does not deviate from the summary.
따라서, 본 발명은 YCbCr-RGB 변환을 FPGA 상에서 효과적으로 구현할 수 있으며, 부동 소수점 연산 과정이 생략되므로 연산 시간과 소프트웨어 개발 시간을 줄일 수 있는 효과가 있다.Therefore, the present invention can effectively implement the YCbCr-RGB conversion on the FPGA, and since the floating point operation is omitted, the operation time and software development time can be reduced.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0053123A KR100416229B1 (en) | 2001-08-31 | 2001-08-31 | Rgb format converter for image processing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0053123A KR100416229B1 (en) | 2001-08-31 | 2001-08-31 | Rgb format converter for image processing |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030019797A KR20030019797A (en) | 2003-03-07 |
KR100416229B1 true KR100416229B1 (en) | 2004-01-31 |
Family
ID=27721761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0053123A KR100416229B1 (en) | 2001-08-31 | 2001-08-31 | Rgb format converter for image processing |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100416229B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030048674A (en) * | 2001-12-12 | 2003-06-25 | 삼성전자주식회사 | Digital signal processing system and processing method |
KR100800740B1 (en) * | 2006-02-11 | 2008-02-01 | 삼성전자주식회사 | Apparatus and method for converting red, green, blue data in wirelessterminal |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR930012471U (en) * | 1991-11-19 | 1993-06-25 | 엘지전자 주식회사 | Video signal conversion circuit |
KR950035456A (en) * | 1994-05-27 | 1995-12-30 | 아더 와이. 씨. 치아오 | Color space conversion method and apparatus |
JPH11164160A (en) * | 1997-11-28 | 1999-06-18 | Matsushita Electric Ind Co Ltd | Image processor |
-
2001
- 2001-08-31 KR KR10-2001-0053123A patent/KR100416229B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR930012471U (en) * | 1991-11-19 | 1993-06-25 | 엘지전자 주식회사 | Video signal conversion circuit |
KR950035456A (en) * | 1994-05-27 | 1995-12-30 | 아더 와이. 씨. 치아오 | Color space conversion method and apparatus |
JPH11164160A (en) * | 1997-11-28 | 1999-06-18 | Matsushita Electric Ind Co Ltd | Image processor |
Also Published As
Publication number | Publication date |
---|---|
KR20030019797A (en) | 2003-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5506799A (en) | Booth array multiplying circuit having carry correction | |
JPH0613914A (en) | Method and apparatus for discrete cosine conversion which does not require multiplication | |
KR100416229B1 (en) | Rgb format converter for image processing | |
KR101141997B1 (en) | Image processing apparatus and method | |
US5153850A (en) | Method and apparatus for modifying two's complement multiplier to perform unsigned magnitude multiplication | |
JP2002300430A (en) | Apparatus and method of executing adaptive filter operation on input data sample | |
KR100324313B1 (en) | Multiplier that operates on n bits and n / 2 bits | |
US6161119A (en) | Hardware multiplication of scaled integers | |
JPH03235479A (en) | Chrominance signal conversion circuit | |
KR100431354B1 (en) | The multiplier circuit | |
JPH1098743A (en) | Device and method for calculating luminance signal | |
Hoang et al. | Efficient LUT-based truncated multiplier and its application in RGB to YCbCr Color space conversion | |
JPH0619686A (en) | Multiplying circuit and picture processor equipped with the same | |
JPH0635673A (en) | Multiplying method and circuit | |
KR100536703B1 (en) | Color signal conversion apparatus and method for video | |
KR100200610B1 (en) | Color compensation method and circuit due to luminance transform | |
KR0135717B1 (en) | Digital color space converter | |
Smitha et al. | Low power realization and synthesis of higher-order FIR filters using an improved common subexpression elimination method | |
KR100277862B1 (en) | Multi Stage Comb Filter | |
KR100227776B1 (en) | Image format transform filter | |
JPH04149728A (en) | Rom type digital arithmetic circuit | |
KR100602249B1 (en) | Video Processing Device and the Method thereof | |
KR100488145B1 (en) | Matrix multiplier | |
KR0185437B1 (en) | Multiplier having double edge clock structure and digital color space converter | |
EP0591931A1 (en) | Method and apparatus for encoding and performing color multivariable transforms |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090102 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |