KR100416188B1 - A semiconductor device and manufacturing method thereof - Google Patents

A semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
KR100416188B1
KR100416188B1 KR10-2001-0074880A KR20010074880A KR100416188B1 KR 100416188 B1 KR100416188 B1 KR 100416188B1 KR 20010074880 A KR20010074880 A KR 20010074880A KR 100416188 B1 KR100416188 B1 KR 100416188B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
resin
opening
circuit board
wiring
Prior art date
Application number
KR10-2001-0074880A
Other languages
Korean (ko)
Other versions
KR20020042488A (en
Inventor
노시따가즈유끼
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20020042488A publication Critical patent/KR20020042488A/en
Application granted granted Critical
Publication of KR100416188B1 publication Critical patent/KR100416188B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 칩의 패드와 배선 회로 기판의 제1 개구부를 일치시켜서, 반도체 칩의 제1 표면과 배선 회로 기판의 상면을 접착한다. 패드와 배선 회로 기판의 배선을 전기적으로 접속한다. 제1 개구부를 제1 수지로 매립하여 패드를 밀봉한다. 제2 수지를 배선 회로 기판의 상면에 형성한다. 반도체 칩의 제1 표면의 사각형의 각부로부터 떨어져 있는 장소에서 제2 수지의 상면을 반도체 칩의 제2 표면과 같은 정도의 높이로 한다.The pad of the semiconductor chip is aligned with the first opening of the wiring circuit board, and the first surface of the semiconductor chip is bonded to the upper surface of the wiring circuit board. The pad and the wiring of the wiring circuit board are electrically connected. The pad is sealed by filling the first opening with the first resin. The second resin is formed on the upper surface of the wiring circuit board. The upper surface of the second resin is at the same height as that of the second surface of the semiconductor chip at a position away from the rectangular portions of the first surface of the semiconductor chip.

Description

반도체 장치 및 그 제조 방법{A SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}Semiconductor device and manufacturing method therefor {A SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}

본 발명은 2000년 11월 30일에 출원된 일본 특허 출원 P2000-364613에 기초해서 우선권을 주장하고, 본 명세서에서 그 전체 내용을 참조한다.This invention claims priority based on Japanese Patent Application P2000-364613 for which it applied on November 30, 2000, and refers to the whole content here.

본 발명은 칩 스케일 패키지(CSP : Chip Scale Package)의 반도체 장치에 관한 것이다. 특히, 반도체 칩의 표면이 외부에 노출되어 있는 반도체 장치에 관한 것이다.The present invention relates to a semiconductor device of a chip scale package (CSP). In particular, it relates to a semiconductor device in which the surface of the semiconductor chip is exposed to the outside.

최근, 반도체 장치에서는 고속도 동작이 요구되고 있다. 반도체 장치에서의 소자의 집적도가 높아지고 있다. 특히, 다이내믹 랜덤 액세스 메모리(DRAM)에 있어서는, 수 100㎒ 레벨의 고속 동작이 요구되고 있다. 이 때문에, 반도체 칩의 표면이 외부에 노출된 플립 칩형 반도체 장치가 사용되고 있다. 또한, 이러한 반도체 장치에서는 소형화와 박형화가 요구되고 있다. 이 때문에, 볼 그리드 어레이 (BGA: Ball Grid Array) 타입의 반도체 장치가 제품화되어 있다. BGA 타입의 반도체 장치는 칩 스케일의 패키지가 가능하다. 이들의 반도체 장치는 반도체 칩의 일부만을 보호 수지로 덮고 있다. 이들의 반도체 장치는 반도체 칩의 표면이 외부에 노출되어 있다.In recent years, high speed operation is demanded in semiconductor devices. The degree of integration of devices in semiconductor devices is increasing. In particular, in a dynamic random access memory (DRAM), high-speed operation of several 100 MHz level is required. For this reason, the flip chip type semiconductor device in which the surface of the semiconductor chip was exposed to the outside is used. In addition, miniaturization and thinning are required in such semiconductor devices. For this reason, a ball grid array (BGA) type semiconductor device has been commercialized. A BGA type semiconductor device can be packaged at chip scale. These semiconductor devices cover only a part of semiconductor chips with a protective resin. In these semiconductor devices, the surface of the semiconductor chip is exposed to the outside.

그러나, 종래의 반도체 장치에서는 반도체 칩의 각부(角部)가 파손되는 경우가 있었다. 이 파손에 의해, 반도체 장치가 전기적 불량을 일으키는 경우가 있었다. 이 파손의 원인은 반도체 장치의 소위 강도가 낮기 때문이라고 생각되었다.However, in the conventional semiconductor device, each part of a semiconductor chip may be damaged. Due to this breakage, the semiconductor device may cause electrical defects. The cause of this breakage was considered to be that the so-called strength of the semiconductor device is low.

본 발명의 실시 형태에 따른 반도체 장치는,In the semiconductor device according to the embodiment of the present invention,

패드가 사각형(方形)의 제1 표면에 설치되는 반도체 칩과,A semiconductor chip having a pad provided on a rectangular first surface,

상기 반도체 칩의 그 제1 표면에 상면이 접하고, 그 패드 아래에 배치된 제1 개구부를 구비하고, 하면에 배치되어 패드와 전기적으로 접속되는 배선을 구비하는 배선 회로 기판과,A wiring circuit board having an upper surface in contact with a first surface of the semiconductor chip, having a first opening disposed under the pad, and having a wiring disposed on the lower surface and electrically connected to the pad;

상기 제1 개구부에 형성되며 그 패드를 피복하는 제1 수지와,A first resin formed in the first opening and covering the pad;

상기 배선 회로 기판의 상면에 형성되는 제2 수지를 포함한다.2nd resin formed in the upper surface of the said wiring circuit board is included.

상기 제2 수지의 상면은 그 반도체 칩의 사각형의 각부로부터 떨어져 있는 장소에서 그 반도체 칩의 제2 표면과 같은 정도의 높이이다.The upper surface of the second resin is about the same height as the second surface of the semiconductor chip at a position away from the rectangular portions of the semiconductor chip.

도 1a와 도 1b는 반도체 기판의 각부의 파손을 방지 가능한 반도체 장치의 단면도이다.1A and 1B are cross-sectional views of a semiconductor device capable of preventing breakage of each part of a semiconductor substrate.

도 2a는 제1 실시 형태의 반도체 장치의 상면도.2A is a top view of the semiconductor device of the first embodiment.

도 2b는 제1 실시 형태의 반도체 장치의 하면도.2B is a bottom view of the semiconductor device of the first embodiment.

도 2c는 도 2a와 도 2b의 I-I 방향의 단면도.FIG. 2C is a cross-sectional view of the I-I direction of FIGS. 2A and 2B;

도 3a ∼ 도 3d는 제1 실시 형태의 반도체 장치의 제조 도중의 단면도.3A to 3D are cross-sectional views during the manufacture of the semiconductor device of the first embodiment.

도 4a는 제1 실시 형태의 변형예의 반도체 장치의 상면도.4A is a top view of a semiconductor device of a modification of the first embodiment.

도 4b는 제1 실시 형태의 변형예의 반도체 장치의 하면도.4B is a bottom view of a semiconductor device of a modification of the first embodiment.

도 4c는 도 4a와 도 4b의 I-I 방향의 단면도.4C is a cross-sectional view in the I-I direction of FIGS. 4A and 4B.

도 5a는 제2 실시 형태의 반도체 장치의 상면도.5A is a top view of the semiconductor device of the second embodiment.

도 5b는 도 5a의 I-I 방향의 단면도.FIG. 5B is a sectional view taken along the line I-I of FIG. 5A; FIG.

도 6a는 금형(26)을 배치한 제2 실시 형태의 반도체 장치의 상방으로부터의 투시도.6A is a perspective view from above of the semiconductor device of the second embodiment in which the mold 26 is disposed.

도 6b는 도 6a의 I-I 방향의 단면도.FIG. 6B is a sectional view taken along the line I-I of FIG. 6A; FIG.

도 7a는 제3 실시 형태의 반도체 장치의 상면도.7A is a top view of the semiconductor device of the third embodiment.

도 7b는 도 7a의 I-I 방향의 단면도.FIG. 7B is a sectional view of the I-I direction of FIG. 7A; FIG.

도 8a는 금형(26)을 배치한 제3 실시 형태의 반도체 장치의 상방으로부터의 투시도.8A is a perspective view from above of the semiconductor device of the third embodiment in which the mold 26 is disposed.

도 8b는 도 8a의 I-I 방향의 단면도.FIG. 8B is a sectional view of the I-I direction of FIG. 8A; FIG.

도 9a는 제4 실시 형태의 반도체 장치의 상면도.9A is a top view of the semiconductor device of the fourth embodiment.

도 9b는 제4 실시 형태의 반도체 장치의 하면도.9B is a bottom view of the semiconductor device of the fourth embodiment.

도 9c는 도 9a와 도 9b의 I-I 방향의 단면도.FIG. 9C is a cross-sectional view of the I-I direction of FIGS. 9A and 9B.

도 10a는 제5 실시 형태의 반도체 장치의 상면도.10A is a top view of the semiconductor device of the fifth embodiment.

도 10b는 제5 실시 형태의 반도체 장치의 하면도.10B is a bottom view of the semiconductor device of the fifth embodiment.

도 10c는 도 10a와 도 10b의 I-I 방향의 단면도.FIG. 10C is a cross-sectional view of the I-I direction of FIGS. 10A and 10B.

도 11a는 제6 실시 형태의 반도체 장치의 상면도.11A is a top view of the semiconductor device of the sixth embodiment;

도 11b는 도 11a의 I-I 방향의 단면도.FIG. 11B is a sectional view taken along the line I-I of FIG. 11A; FIG.

도 12a는 제6 실시 형태의 반도체 장치의 제조 도중의 하방으로부터의 투시도.12A is a perspective view from below during manufacture of the semiconductor device of the sixth embodiment;

도 12b는 제6 실시 형태의 반도체 장치의 제조 도중의 단면도.12B is a cross sectional view of the semiconductor device of Sixth Embodiment during manufacturing;

도 13a는 제7 실시 형태의 반도체 장치의 상면도.13A is a top view of a semiconductor device of seventh embodiment.

도 13b는 제7 실시 형태의 반도체 장치의 하방으로부터의 투시도.13B is a perspective view from below of the semiconductor device of the seventh embodiment;

도 14a는 도 13a와 도 13b의 I-I 방향의 단면도.FIG. 14A is a sectional view taken along the line I-I of FIGS. 13A and 13B;

도 14b는 도 13a와 도 13b의 II-II 방향의 단면도.FIG. 14B is a sectional view in the II-II direction of FIGS. 13A and 13B.

도 14c는 도 13a와 도 13b의 III-III 방향의 단면도.14C is a cross sectional view along III-III of FIGS. 13A and 13B.

도 15a는 금형(26)을 배치한 제7 실시 형태의 반도체 장치의 상방으로부터의 투시도.15A is a perspective view from above of a semiconductor device of a seventh embodiment in which a mold 26 is disposed.

도 15b는 금형(26)을 배치한 제7 실시 형태의 반도체 장치의 단면도.15B is a cross-sectional view of a semiconductor device of seventh embodiment in which mold 26 is disposed.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1, 51, 100 : 반도체 칩1, 51, 100: semiconductor chip

2, 52, 101 : 패드2, 52, 101: pad

3, 15 : 제2 개구부3, 15: second opening

4, 14, 54, 102 : 배선 회로 기판4, 14, 54, 102: wiring circuit board

12, 29, 103 : 제1 개구부12, 29, and 103: first opening

이하, 본 발명의 다양한 실시 형태에 대하여 첨부 도면을 참조하여 설명한다. 또한, 도면 전체를 통해서 동일 또는 유사한 부분 및 소자에 대해서는 동일 또는 유사한 참조 번호를 병기하고, 이들에 대한 설명은 생략 또는 단순화하였음을 유념하기 바란다.EMBODIMENT OF THE INVENTION Hereinafter, various embodiment of this invention is described with reference to an accompanying drawing. In addition, it is to be noted that throughout the drawings, the same or similar reference numerals are used for the same or similar parts and elements, and the description thereof is omitted or simplified.

(구조 A)(Structure A)

구조 A를 갖는 반도체 장치에서는 도 1a에 도시한 바와 같이, 패드(52)가 반도체 칩(51)의 사각형의 제1 표면(24)에 설치된다. 반도체 칩(51)의 제1 표면(24)에 배선 회로 기판(54)의 상면이 접한다. 배선 회로 기판(54)은 패드(52) 아래에 개구부를 갖는다. 배선(56)은 배선 회로 기판(54)의 하면에 배치된다. 배선(56)은 패드(52)와 전기적으로 접속된다. 제1 수지(57)는 배선 회로 기판(54)의 개구부에 매립된다. 제1 수지(57)는 패드(52)를 피복한다. 범프(58)는 배선(56) 아래에 배치된다. 범프(58)는 배선(56)에 전기적으로 접속된다. 배선 회로 기판(54)은 적층 구조를 가지고 있다. 상층에 탄성 중합체(55)가 형성되어 있다. 탄성 중합체(55) 아래에 절연성 기재(59)가 설치되어 있다. 절연성 기재(59) 아래에는 부분적으로 배선(56)이 설치된다. 절연성 기재(59)와 배선(56) 아래에는 절연성 보호막(60)이 설치된다.In the semiconductor device having the structure A, as shown in FIG. 1A, a pad 52 is provided on the rectangular first surface 24 of the semiconductor chip 51. The upper surface of the wiring circuit board 54 is in contact with the first surface 24 of the semiconductor chip 51. The wiring circuit board 54 has an opening under the pad 52. The wiring 56 is disposed on the bottom surface of the wiring circuit board 54. The wiring 56 is electrically connected to the pad 52. The first resin 57 is embedded in the opening of the wiring circuit board 54. The first resin 57 covers the pad 52. The bumps 58 are disposed under the wiring 56. The bumps 58 are electrically connected to the wirings 56. The wiring circuit board 54 has a laminated structure. The elastomer 55 is formed in the upper layer. An insulating base 59 is provided below the elastomer 55. Under the insulating base 59, a wiring 56 is partially provided. An insulating protective film 60 is provided below the insulating base 59 and the wiring 56.

제2 수지(53)는 배선 회로 기판(54)의 상면에 형성된다. 제2 수지(53)의 상면이 반도체 칩(51)의 사각형의 각부로부터 떨어져 있는 장소에서도 반도체 칩(51)의 제2 표면(25)과 같은 정도의 높이이다. 제2 수지(53)의 상면과, 반도체 칩(51)의 제2 표면(25)은 동일 평면 위에 배치되어 있다. 제2 수지(53)가, 반도체칩(51)의 제2 표면(25)의 외주부에 접한다.The second resin 53 is formed on the upper surface of the wiring circuit board 54. The height of the second resin 53 is about the same as that of the second surface 25 of the semiconductor chip 51 even in a place where the upper surface of the second resin 53 is separated from the rectangular portions of the semiconductor chip 51. The upper surface of the second resin 53 and the second surface 25 of the semiconductor chip 51 are disposed on the same plane. The second resin 53 is in contact with the outer circumferential portion of the second surface 25 of the semiconductor chip 51.

제2 수지(53)가 배치됨으로써, 반도체 칩(51)의 각부는 검사 장치나 트레이에 거의 접촉하지 않는다. 그리고, 반도체 칩(51)의 각부의 파손을 방지할 수 있다. 또한, 기판(54)의 상면의 제2 수지(53)가 접하는 영역을 좁게 할 수 있다. 따라서, 제2 수지(53)의 양을 줄일 수 있다.By arrange | positioning the 2nd resin 53, each part of the semiconductor chip 51 hardly contacts a test | inspection apparatus or a tray. And breakage of each part of the semiconductor chip 51 can be prevented. Moreover, the area | region which the 2nd resin 53 of the upper surface of the board | substrate 54 contacts can be narrowed. Therefore, the amount of the second resin 53 can be reduced.

(구조 B)(Structure B)

구조 B를 갖는 반도체 장치는 구조 A를 갖는 반도체 장치에 비하여, 도 1b에 도시한 바와 같이, 제2 수지(63)의 구조만이 다르다.The semiconductor device having the structure B differs from the semiconductor device having the structure A only in the structure of the second resin 63 as shown in FIG. 1B.

제2 수지(63)는 배선 회로 기판(54)의 상면에 형성된다. 제2 수지(63)의 상면이 반도체 칩(51) 사각형의 각부로부터 떨어져 있는 장소에서도, 반도체 칩(51)의 제2 표면(25)과 같은 정도의 높이이다. 제2 수지(63)의 상면과, 반도체 칩(51)의 제2 표면(25)은 동일 평면 위에 배치되어 있다. 제2 수지(63)는 반도체 칩(51)에 접하지 않는다. 특히, 제2 수지(63)는 제2 표면(25)의 외주부에 접하지 않는다.The second resin 63 is formed on the upper surface of the wiring circuit board 54. Even in a place where the upper surface of the second resin 63 is separated from each corner of the quadrangle of the semiconductor chip 51, the height is about the same as that of the second surface 25 of the semiconductor chip 51. The upper surface of the second resin 63 and the second surface 25 of the semiconductor chip 51 are disposed on the same plane. The second resin 63 does not contact the semiconductor chip 51. In particular, the second resin 63 does not contact the outer circumferential portion of the second surface 25.

제2 수지(63)에 의해서도 반도체 칩(51)의 각부는 검사 장치나 트레이에 거의 접촉하지 않는다. 반도체 칩(51)의 각부의 파손을 방지할 수 있다.Even with the second resin 63, each part of the semiconductor chip 51 hardly contacts the inspection apparatus or the tray. Damage to each part of the semiconductor chip 51 can be prevented.

(제1 실시 형태)(1st embodiment)

제1 실시 형태에서는 구조 A를 갖는 반도체 장치에 대하여 설명한다.In the first embodiment, a semiconductor device having a structure A will be described.

제1 실시 형태의 반도체 장치에는 도 2a, 도 2b와 도 2c에 도시한 바와 같이, 패드(2)가 반도체 칩(1)의 제1 표면(24)에 설치되어 있다. 제1 표면(24)은 사각형(정사각형 및 장사각형)이다.In the semiconductor device of the first embodiment, as shown in FIGS. 2A, 2B and 2C, the pad 2 is provided on the first surface 24 of the semiconductor chip 1. The first surface 24 is square (square and rectangular).

반도체 칩(1)의 제1 표면(24)에 배선 회로 기판(4)의 상면이 접한다. 패드(2) 아래에 배선 회로 기판(4)이 제1 개구부(12)를 갖는다. 배선(6)은 배선 회로 기판(4)의 하면에 배치된다. 배선(6)은 패드(2)와 전기적으로 접속된다. 제1 수지(7)는 제1 개구부(12)에 형성된다. 제1 수지(7)는 패드(2)와 와이어(21)를 피복한다. 제2 수지(10)는 배선 회로 기판(4)의 상면에 형성된다. 제2 수지(10)의 상면이 반도체 칩(1)의 사각형의 각부로부터 떨어져 있는 장소에서 반도체 칩(1)의 제2 표면(25)과 같은 정도의 높이이다. 배선 회로 기판(4)에 제2 개구부(3)가 형성된다. 반도체 칩(1)의 제1 표면(24)의 사각형의 각부의 부근에 제2 개구부(3)가 형성된다. 제2 수지(10)는 제2 개구부(3)에도 매립되어 있다. 제2 수지(10)의 상면과, 반도체 칩(1)의 제2 표면(25)은 동일 평면 위에 배치된다. 제2 수지(10)가 반도체 칩(1)의 제2 표면(25)의 외주부에 접한다. 제2 개구부(3) 위에 반도체 칩(1)의 제1 표면(24)의 사각형의 각부가 배치된다. 패드(2)가 반도체 칩(1)의 제1 표면(24) 사각형의 변과 수직인 이 사각형의 중심선의 부근에 설치된다. 제2 개구부(3)의 개구면의 형상은 사각형이지만, 원 또는 다각형이어도 상관없다. 개구부마다 형상이 다르더라도 상관없다. 범프(8)는 배선(6) 아래에 배치된다. 범프(8)는, 배선(6)에 전기적으로 접속된다. 패드(2)와 배선(6)은 와이어(21)를 통해 전기적으로 접속된다. 배선(6)과 와이어(21)는 본딩 패드(22)로 접속된다.The upper surface of the wiring circuit board 4 is in contact with the first surface 24 of the semiconductor chip 1. The wiring circuit board 4 has a first opening 12 under the pad 2. The wiring 6 is disposed on the bottom surface of the wiring circuit board 4. The wiring 6 is electrically connected to the pad 2. The first resin 7 is formed in the first opening 12. The first resin 7 covers the pad 2 and the wire 21. The second resin 10 is formed on the upper surface of the wiring circuit board 4. It is about the same height as the 2nd surface 25 of the semiconductor chip 1 in the place where the upper surface of the 2nd resin 10 is separated from the square each part of the semiconductor chip 1. The second opening 3 is formed in the wiring circuit board 4. The second opening portion 3 is formed in the vicinity of the rectangular portions of the first surface 24 of the semiconductor chip 1. The second resin 10 is also embedded in the second opening 3. The upper surface of the second resin 10 and the second surface 25 of the semiconductor chip 1 are disposed on the same plane. The second resin 10 is in contact with the outer circumferential portion of the second surface 25 of the semiconductor chip 1. The rectangular portions of the first surface 24 of the semiconductor chip 1 are disposed above the second opening 3. The pad 2 is provided in the vicinity of the center line of this rectangle perpendicular to the sides of the rectangle of the first surface 24 of the semiconductor chip 1. Although the shape of the opening surface of the 2nd opening part 3 is rectangular, it may be a circle or a polygon. The shape may be different for each opening. The bump 8 is arranged under the wiring 6. The bump 8 is electrically connected to the wiring 6. The pad 2 and the wiring 6 are electrically connected through the wire 21. The wiring 6 and the wire 21 are connected by the bonding pads 22.

반도체 칩(1)의 주 표면(24)은 4변을 갖는 사각형이다. 반도체 칩(1)에는그 사각형의 길이 방향에 수직인 중심선 부근의 영역의 표면 위에 센터 패드(2)가 여러개 설치되어 있다. 센터 패드(2)가 2열로 직선적으로 배치되어 있다.The main surface 24 of the semiconductor chip 1 is quadrangular with four sides. The semiconductor chip 1 is provided with several center pads 2 on the surface of the area | region near the centerline perpendicular | vertical to the longitudinal direction of the rectangle. The center pads 2 are linearly arranged in two rows.

제2 수지(10)가 배치됨으로써, 반도체 칩(1)의 각부는 검사 장치나 트레이에 거의 접촉하지 않는다. 그리고, 반도체 칩(1)의 각부의 파손을 방지할 수 있다. 여기서, 반도체 칩(1)의 각부를 보호하는 데에 있어서, 반도체 칩의 제2 표면(25)과, 각부의 제2 수지(10)의 상면이, 동일 평면인 것이 바람직하다. 또한, 반도체 칩(1)의 제2 표면(25)보다도 각부의 제2 수지(10)의 표면이 돌출하는 것이 바람직하다. 그러나, 반도체 장치가 두꺼워지기 때문에, 이 두께가 허용되는 범위에서 제2 수지(10)의 표면이 돌출된다. 너무 돌출되어 있으면 반도체 장치를 소켓에 탑재하는 경우에 탑재하는 데 장해가 된다. 돌출의 정도에는 제한이 있는 것이 바람직하다.By arrange | positioning the 2nd resin 10, each part of the semiconductor chip 1 hardly contacts an inspection apparatus or a tray. And breakage of each part of the semiconductor chip 1 can be prevented. Here, in protecting each part of the semiconductor chip 1, it is preferable that the 2nd surface 25 of the semiconductor chip and the upper surface of the 2nd resin 10 of each part are coplanar. Moreover, it is preferable that the surface of the 2nd resin 10 of each part protrudes rather than the 2nd surface 25 of the semiconductor chip 1. However, since the semiconductor device becomes thick, the surface of the second resin 10 protrudes in a range where this thickness is allowed. If it protrudes too much, it will interfere with mounting when mounting a semiconductor device in a socket. It is preferable that there is a limit to the degree of protrusion.

반도체 기억 장치에서는 고집적화되어 있다. 반도체 칩 중 메모리 셀은 반도체 기판의 중심선 부근 이외의 영역에 형성된다. 주변 회로가 반도체 기판의 중심선을 따라 설치된다. 센터 패드 방식은 주변 회로로부터 가장 가까운 영역에 패드를 설치할 수 있다. 센터 패드 방식이 배선 길이를 단축하는 데 있어서 적합하다.In semiconductor memory devices, it is highly integrated. Memory cells of the semiconductor chips are formed in regions other than near the centerline of the semiconductor substrate. Peripheral circuits are installed along the centerline of the semiconductor substrate. In the center pad method, the pad may be installed in the area closest to the peripheral circuit. The center pad method is suitable for shortening the wiring length.

반도체 칩(1) 상의 각 패드(2)가 있는 제1 표면(24)에 회로 소자가 형성된다. 반도체 칩(1)의 제1 표면(24) 반대측의 제2 표면(25)이 위가 된다. 패드(2)는 볼 범프(8)에 전기적으로 접속된다. 볼 범프(8)는 배선 회로 기판(4)의 이면에 설치된다. 반도체 칩(1)의 4개의 각부 부근의 배선 회로 기판(4)에 개구부(3)가형성된다. 센터 패드(2)와 볼 범프(8)를 배선(6)은 접속한다. 배선(6)과 센터 패드(2)를 제1 수지(7)가 피복한다.Circuit elements are formed on the first surface 24 with each pad 2 on the semiconductor chip 1. The second surface 25 opposite the first surface 24 of the semiconductor chip 1 is up. The pad 2 is electrically connected to the ball bump 8. The ball bumps 8 are provided on the rear surface of the wiring circuit board 4. Openings 3 are formed in the wiring circuit board 4 near the four respective portions of the semiconductor chip 1. The wiring 6 connects the center pad 2 and the ball bumps 8 to each other. The first resin 7 covers the wiring 6 and the center pad 2.

배선 회로 기판(4) 중 4개의 제2 개구부(3)와 반도체 칩(1)의 4개의 각부를 반도체 칩(1)의 제2 표면(25)까지 제2 수지(10)가 피복하고 있다. 반도체 칩(1)의 4개의 각부 주위를 제2 수지(10)가 피복하고 있다. 개구부(3)의 개구면의 4각형의 일변의 크기는, 예를 들면 1.6㎜ 정도이다. 또한, 반도체 칩(1)의 두께는, 예를 들면 약 380㎛이다.The second resin 10 covers four second openings 3 of the wiring circuit board 4 and four respective portions of the semiconductor chip 1 to the second surface 25 of the semiconductor chip 1. The second resin 10 covers the four circumferences of the semiconductor chip 1. The size of one side of the square of the opening surface of the opening part 3 is about 1.6 mm, for example. In addition, the thickness of the semiconductor chip 1 is about 380 micrometers, for example.

이상 설명한 바와 같이, 제1 실시 형태의 반도체 장치에 따르면, 반도체 칩의 표면이 외부에 노출되어도 반도체 칩의 각부의 파손의 방지가 가능하다.As described above, according to the semiconductor device of the first embodiment, even if the surface of the semiconductor chip is exposed to the outside, damage to each part of the semiconductor chip can be prevented.

다음에, 제1 실시 형태의 반도체 장치의 제조 방법을 설명한다. 또, 제1 실시 형태의 반도체 장치는, 상하 역전된 모양으로 배치함으로써 그 제조 방법을 보다 이해하기 쉬워진다.Next, the manufacturing method of the semiconductor device of 1st Embodiment is demonstrated. Moreover, the semiconductor device of 1st Embodiment becomes easy to understand the manufacturing method more by arrange | positioning in the up-and-down reversed shape.

(1) 우선, 도 3a에 도시한 바와 같이, 반도체 칩(1)의 패드(2)와 배선 회로 기판(4)의 제1 개구부(12)를 일치시킨다. 반도체 칩(1)의 제1 혹은 제2 표면(24, 25)의 사각형의 각부의 부근에 배선 회로 기판(4)의 제2 개구부(3)를 배치한다. 그리고, 반도체 칩(1)의 제1 표면(24)과 배선 회로 기판(4)의 상면을 접착한다. 사전에, 반도체 칩(1)의 각부가 배치되는 배선 회로 기판(4)의 부분에 개구부(3)를 형성한다. 배선 회로 기판(4)과 반도체 칩(1)을 탄성 중합체(접착제: 5)에 의해 접합한다.(1) First, as shown in FIG. 3A, the pad 2 of the semiconductor chip 1 and the first opening 12 of the wiring circuit board 4 coincide with each other. The second opening 3 of the wiring circuit board 4 is disposed in the vicinity of the rectangular portions of the first or second surfaces 24 and 25 of the semiconductor chip 1. Then, the first surface 24 of the semiconductor chip 1 and the upper surface of the wiring circuit board 4 are bonded. The opening part 3 is formed in the part of the wiring circuit board 4 in which each part of the semiconductor chip 1 is arrange | positioned beforehand. The wiring circuit board 4 and the semiconductor chip 1 are joined by an elastomer (adhesive 5).

(2) 다음에, 도 3b에 도시한 바와 같이, 패드(2)와 배선 회로 기판(4)의 배선(6)을 전기적으로 접속한다. 패드(2)와 배선 회로 기판(4)의 배선(6)을 와이어(21)를 통해 접속한다. 반도체 칩(1)의 센터 패드(2)와 배선 회로 기판(4)을 빔 리드 또는 금속 와이어 등의 와이어(21)에 의해 접속한다.(2) Next, as shown in FIG. 3B, the pad 2 and the wiring 6 of the wiring circuit board 4 are electrically connected. The pad 2 and the wiring 6 of the wiring circuit board 4 are connected via the wire 21. The center pad 2 of the semiconductor chip 1 and the wiring circuit board 4 are connected by a wire 21 such as a beam lead or a metal wire.

(3) 도 3c에 도시한 바와 같이, 제1 개구부(12)를 제1 수지(7)로 매립한다. 그리고, 패드(2), 와이어(21)와 본딩 패드(22)를 밀봉한다. 동시에, 배선 회로 기판(4)의 상면에 제2 수지(10)를 형성한다. 제2 수지(10)로 제2 개구부(3)를 매립한다. 배선 회로 기판(4)의 절연성 보호막(9) 측으로부터 제1 수지(7)를 배선 접합부(4)의 개구부(12)에, 제2 수지(10)를 개구부(3)에 매립한다. 제2 수지(10)의 상면의 높이를 반도체 칩(1)의 제1 표면(24)의 사각형의 각부로부터 떨어져 있는 장소에서 반도체 칩(1)의 제2 표면(25)의 높이와 같은 정도의 높이로 한다. 이를 위해서, 평면을 갖는 금형(26)을 이용한다. 금형(26)의 평면을 반도체 칩(1)의 제2 표면(25)에 밀착시킨다. 이 밀착 후에 제2 수지(10)를 제2 개구부(3)에 상방인 기판(4)의 하면으로부터 주입한다. 주입된 제2 수지(10)의 일부는 반도체 칩(1)의 측면과 금형(26)의 평면에 도달한다. 제2 수지(10)가 금형(26)에 도달함으로써, 제2 수지(10)의 상면을 반도체 칩(1)의 제2 표면(25)의 사각형의 각부로부터 떨어져 있는 장소에서도 반도체 칩(1)의 제2 표면(25)과 같은 정도의 높이로 할 수 있다. 제1 수지(7)를 매립하는 것과, 제2 수지(10)를 매립하는 것은 기판(4)의 하면으로부터 상면 방향에 매립하는 점에서 동일하기 때문에 동시에 매립할 수 있다.(3) As shown in FIG. 3C, the first opening 12 is filled with the first resin 7. The pad 2, the wire 21, and the bonding pad 22 are sealed. At the same time, the second resin 10 is formed on the upper surface of the wiring circuit board 4. The second opening 3 is filled with the second resin 10. From the insulating protective film 9 side of the wiring circuit board 4, the first resin 7 is embedded in the opening 12 of the wiring bonding portion 4, and the second resin 10 is embedded in the opening 3. The height of the upper surface of the second resin 10 is about the same as the height of the second surface 25 of the semiconductor chip 1 at a position away from the rectangular portions of the first surface 24 of the semiconductor chip 1. Let it be high. For this purpose, a mold 26 having a plane is used. The plane of the mold 26 is brought into close contact with the second surface 25 of the semiconductor chip 1. After the close contact, the second resin 10 is injected into the second opening 3 from the lower surface of the substrate 4. A portion of the injected second resin 10 reaches the side surface of the semiconductor chip 1 and the plane of the mold 26. Since the second resin 10 reaches the mold 26, the semiconductor chip 1 is also located at a place where the upper surface of the second resin 10 is separated from the rectangular portions of the second surface 25 of the semiconductor chip 1. It can be made into the same height as the 2nd surface 25 of this. Since the filling of the first resin 7 and the filling of the second resin 10 are the same in terms of filling in the upper surface direction from the lower surface of the substrate 4, they can be buried at the same time.

(4) 도 3d에 도시한 바와 같이, 배선(6) 위에 볼 범프(8)를 접착한다. 그리고, 볼 범프(8)를 전기적으로 접속한다. 외부 접속 단자인 볼(8)을 배선 회로 기판(4)의 배선(6) 위에 형성한다. 또, 본 (4)의 공정은 (1), (2)와 (3)의 공정에 전후하여 행할 수 있다.(4) As shown in FIG. 3D, the ball bumps 8 are bonded onto the wirings 6. Then, the ball bumps 8 are electrically connected. The ball 8 which is an external connection terminal is formed on the wiring 6 of the wiring circuit board 4. In addition, the process of this (4) can be performed before and after the process of (1), (2), and (3).

(3)의 공정의 수지 밀봉에 의해서 반도체 칩(1)의 각부에서는 비도전성 수지(10)가 충분하게 반도체 칩(1)의 측면을 덮는다. 이것에 의해, 수지(10)에 의해 반도체 칩(1)이 보호되며 파손되지는 않는다. 또, 제2 수지의 밀봉 방법은 (3)의 공정과는 달리, 반도체 칩(1)의 제2 표면 측으로부터의 방향, 특히 반도체 칩(1)의 측면을 향하는 방향으로부터 수지를 밀봉할 수도 있다.By the resin sealing of the process of (3), the nonelectroconductive resin 10 fully covers the side surface of the semiconductor chip 1 in each part of the semiconductor chip 1. As a result, the semiconductor chip 1 is protected by the resin 10 and is not damaged. In addition, unlike the process of (3), the sealing method of 2nd resin can also seal resin from the direction from the 2nd surface side of the semiconductor chip 1, especially the direction toward the side surface of the semiconductor chip 1. .

반도체 칩(1)이 외부에 노출되는 반도체 장치에 있어서 배선 회로 기판(4)의 반도체 칩(1)으로 덮어져 있지 않은 부분에, 반도체 칩(1)으로 전면이 덮어져 있지 않은 개구부(3)를 형성한다. 이것에 의해 외부 배선으로의 접속부(볼 범프: 8)에 측면에서 보호 수지(10)를 형성할 수 있다.The opening part 3 in which the semiconductor chip 1 is not covered with the semiconductor chip 1 in the part which is not covered with the semiconductor chip 1 of the wiring circuit board 4 in the semiconductor device which is exposed to the outside. To form. Thereby, the protective resin 10 can be formed in the side part at the connection part (ball bump: 8) to external wiring.

개구부(3)를 반도체 칩(1)의 측면에 접하도록 형성한다. 이것에 의해, 반도체 칩(1)의 측면에 보호 수지(10)가 형성된다. 이 보호 수지(10)는 반도체 칩(1)의 파손을 막고 반도체 장치의 강도·신뢰성을 향상시킬 수 있다. 또한, 반도체 칩(1)의 측면에서 떨어져 있는 배선 회로 기판(4) 부분에 개구부(3)를 형성한 경우에도 반도체 칩(1)이 외부와 접촉하기 어려워져서 반도체 칩(1)의 각부의 파손을 막을 수 있다.The opening 3 is formed in contact with the side surface of the semiconductor chip 1. As a result, the protective resin 10 is formed on the side surface of the semiconductor chip 1. This protective resin 10 can prevent damage to the semiconductor chip 1 and can improve the strength and reliability of the semiconductor device. Moreover, even when the opening part 3 is formed in the wiring circuit board 4 part separated from the side surface of the semiconductor chip 1, the semiconductor chip 1 becomes difficult to contact externally, and the each part of the semiconductor chip 1 is damaged. Can be prevented.

반도체 칩(1)의 제1 표면(24) 측으로부터 보호 수지(10)를 형성할 수 있다. 이것에 의해, 수지(10)의 형성을 배선 접속부(2, 21, 22)의 수지(7)에 의한 밀봉과동일한 공정으로 행할 수 있다. 배선 회로 기판(4)에는 배선(6)과 패드(2)의 접속을 위해 개구부(12)가 형성된다. 개구부(12)와 마찬가지의 공정으로 개구부(3)를 배선 회로 기판(4)에 형성할 수 있다.The protective resin 10 can be formed from the first surface 24 side of the semiconductor chip 1. Thereby, formation of resin 10 can be performed by the process similar to sealing by resin 7 of wiring connection part 2, 21, 22. As shown in FIG. An opening 12 is formed in the wiring circuit board 4 to connect the wiring 6 and the pad 2. The opening 3 can be formed in the wiring circuit board 4 by the same process as the opening 12.

동작 속도의 고속화의 요구로 인해, 메모리 장치에서는 패드(2)를 반도체 칩(1) 중앙에 통합하여 배치한다. 실장 기판(4)과 반도체 칩(1)이 전기적으로 접속하는 부분이 반도체 칩(1)의 중앙만으로 된다. 이러한 반도체 칩(1)의 패드(2)의 보호와 반도체 칩(1)의 각부의 보호를 동일 면측으로부터 수지(7, 10)를 봉입함으로써 달성할 수 있다. 이 봉입에 의해서 공정수가 증가하는 일은 없다.Due to the demand for speeding up the operation speed, in the memory device, the pad 2 is integrated and disposed in the center of the semiconductor chip 1. The part where the mounting board 4 and the semiconductor chip 1 are electrically connected becomes only the center of the semiconductor chip 1. Such protection of the pad 2 of the semiconductor chip 1 and protection of each part of the semiconductor chip 1 can be achieved by enclosing the resins 7 and 10 from the same surface side. This sealing does not increase the number of steps.

또, 도 2a 내지 도 2c에서는 볼(8)이 반도체 칩(1)의 바로 아래 방향으로 전부 들어가 있는 팬 인형상의 예를 나타내었다. 그러나, 팬 아웃형상의 반도체 장치에도 제1 실시 형태는 적용할 수 있다. 팬 아웃형상의 반도체 장치에서는 볼(8)이 반도체 칩(1)의 바로 아래 방향의 외측에도 설치된다. 그 경우, 배선 회로 기판(4)에 형성되는 개구부(3)는 볼(8)이 형성되어 있지 않은 위치에 형성된다. 혹은 볼(8)은 개구부(3)가 형성되어 있지 않은 위치에 형성된다.2A to 2C show an example of a fan puppet in which the balls 8 all enter immediately under the semiconductor chip 1. However, the first embodiment can also be applied to a fan-out semiconductor device. In the fan-out semiconductor device, the balls 8 are also provided outside the semiconductor chip 1 in the downward direction. In that case, the opening part 3 formed in the wiring circuit board 4 is formed in the position where the ball 8 is not formed. Alternatively, the ball 8 is formed at a position where the opening 3 is not formed.

이상 설명한 바와 같이, 제1 실시 형태의 반도체 장치의 제조 방법에 따르면, 반도체 칩의 표면이 외부에 노출되어도 반도체 칩의 각부의 파손의 방지가 가능하다.As explained above, according to the manufacturing method of the semiconductor device of 1st Embodiment, even if the surface of a semiconductor chip is exposed to the outside, the damage of each part of a semiconductor chip can be prevented.

(제1 실시 형태의 변형예)(Modified example of the first embodiment)

제1 실시 형태의 변형예에서는 구조 A를 갖는 반도체 장치에 대하여 설명한다.In a modification of the first embodiment, a semiconductor device having the structure A will be described.

제1 실시 형태의 변형예의 반도체 장치에서는 도 4a, 도 4b와 도 4c에 도시한 바와 같이, 반도체 칩(1)의 주 표면(24)은 4변을 갖는 사각형이다. 반도체 칩(1)에는 그 사각형의 길이 방향에 수직인 중심선 부근의 영역의 표면 위에 센터 패드(2)가 여러개 설치되어 있다. 제1 실시 형태의 변형예의 반도체 장치는 제1 실시 형태의 반도체 장치와는 달리, 센터 패드(2)가 1열로 직선적으로 배치되어 있다. 센터 패드 방식은 주변 회로로부터 가장 가까운 영역에 패드를 설치할 수 있다. 센터 패드 방식이 배선 길이를 짧게 하는 데에 있어서 적합하다.In the semiconductor device of the modification of the first embodiment, as shown in FIGS. 4A, 4B, and 4C, the main surface 24 of the semiconductor chip 1 is a quadrangle having four sides. The semiconductor chip 1 is provided with several center pads 2 on the surface of the area | region near the centerline perpendicular | vertical to the longitudinal direction of the rectangle. Unlike the semiconductor device of the first embodiment, in the semiconductor device of the modification of the first embodiment, the center pads 2 are linearly arranged in one row. In the center pad method, the pad may be installed in the area closest to the peripheral circuit. The center pad method is suitable for shortening the wiring length.

(제2 실시 형태)(2nd embodiment)

제2 실시 형태에서는 구조 A를 갖는 반도체 장치에 대하여 설명한다.In the second embodiment, a semiconductor device having a structure A will be described.

제2 실시 형태의 반도체 장치는 도 5a와 도 5b에 도시한 바와 같이, 제1 실시 형태의 반도체 장치와는 달리, 제2 개구부(3)의 개구면이 원형이다. 또한, 제2 수지(10)의 반도체 칩(1)의 측면에 접하지 않은 배선 회로 기판(4) 상의 측면이 반도체 칩(1)의 제2 표면(25)에 대하여 수직인 점이 다르다.In the semiconductor device of the second embodiment, as shown in FIGS. 5A and 5B, unlike the semiconductor device of the first embodiment, the opening face of the second opening 3 is circular. In addition, the difference in that the side surface on the wiring circuit board 4 which is not in contact with the side surface of the semiconductor chip 1 of the second resin 10 is perpendicular to the second surface 25 of the semiconductor chip 1.

제2 수지(10)가 배치됨으로써 반도체 칩(1)의 각부는 검사 장치나 트레이에 거의 접촉하지 않는다. 그리고, 반도체 칩(1)의 각부의 파손을 방지할 수 있다. 또한, 제2 수지(10)가 접하는 기판(4)의 상면은 좁게 할 수 있다. 따라서, 기판(4)의 면적과 반도체 장치의 면적을 작게 할 수 있다. 또한, 개구부(3)의 개구면의 형상을 원형으로 하는 것으로, 제2 수지(10)의 매립 시에 기포가 발생하기 어렵다.By arrange | positioning the 2nd resin 10, each part of the semiconductor chip 1 hardly contacts an inspection apparatus or a tray. And breakage of each part of the semiconductor chip 1 can be prevented. Moreover, the upper surface of the board | substrate 4 which the 2nd resin 10 contact | connects can be narrowed. Therefore, the area of the board | substrate 4 and the area of a semiconductor device can be made small. Moreover, since the shape of the opening surface of the opening part 3 is made circular, it is hard to generate | occur | produce foam at the time of embedding the 2nd resin 10.

다음에, 제2 실시 형태의 반도체 장치의 제조 방법을 설명한다. 제2 실시형태의 반도체 장치의 제조 방법은 다음의 2가지 특징을 변경함으로써, 제1 실시 형태의 제조 방법과 마찬가지로 행할 수 있다. 우선, 첫째로서 (1)의 공정에서 개구부(3)의 개구면의 형상을 원형으로 변경한다. 둘째로서 (3)의 공정에서, 도 6a와 도 6b에 도시한 바와 같이, 금형(26)의 형상을 변경하여 배치한다. 금형(26)에 새롭게 측면(28)을 형성한다. 측면(28)은 반도체 칩(1)의 제2 표면(25)에 대하여 수직으로 배치 가능하다. 이 때문에, 측면(28)은 반도체 칩(1)의 제2 표면(25)에 접하는 금형(26)의 평면에 대하여 수직으로 배치한다. 측면(28)의 일단은 기판(4)에 접하는 것이 가능하다. 이 때문에, 측면(28)의 높이는 반도체 칩(1)의 두께와 동일한 크기로 한다.Next, the manufacturing method of the semiconductor device of 2nd Embodiment is demonstrated. The manufacturing method of the semiconductor device of 2nd Embodiment can be performed similarly to the manufacturing method of 1st Embodiment by changing the following two characteristics. First, in the process of (1), the shape of the opening surface of the opening part 3 is changed into circular shape. Second, in the process of (3), as shown to FIG. 6A and 6B, the shape of the metal mold | die 26 is changed and arrange | positioned. The side surface 28 is newly formed in the metal mold | die 26. The side surface 28 may be disposed perpendicular to the second surface 25 of the semiconductor chip 1. For this reason, the side surface 28 is arrange | positioned perpendicularly to the plane of the metal mold | die 26 which contact | connects the 2nd surface 25 of the semiconductor chip 1. One end of the side surface 28 can be in contact with the substrate 4. For this reason, the height of the side surface 28 is made the same size as the thickness of the semiconductor chip 1.

측면(28)을 형성함으로써, 제2 수지(10)의 두께를 임의의 두께로 설정할 수 있다. 이것에 의해, 제2 수지(10)의 두께를 반도체 칩(1)의 각부의 파손이 방지 가능한 최소 막 두께로 설정할 수 있다. 그리고, 제2 수지(10)가 접하는 기판(4)의 상면은 좁게 할 수 있다. 또한, 기판(4)의 면적과 반도체 장치의 면적을 작게 할 수 있다.By forming the side surface 28, the thickness of the 2nd resin 10 can be set to arbitrary thickness. Thereby, the thickness of the 2nd resin 10 can be set to the minimum film thickness which can prevent the damage of each part of the semiconductor chip 1. And the upper surface of the board | substrate 4 which the 2nd resin 10 contact | connects can be narrowed. In addition, the area of the substrate 4 and the area of the semiconductor device can be reduced.

(제3 실시 형태)(Third embodiment)

제3 실시 형태에서는 구조 A를 갖는 반도체 장치에 대하여 상세히 설명한다.In the third embodiment, a semiconductor device having a structure A will be described in detail.

제3 실시 형태의 반도체 장치는 도 7a와 도 7b에 도시한 바와 같이 제1 실시 형태의 반도체 장치와는 달리, 반도체 칩(1)의 각부의 제2 표면(25) 위에 제2 수지(10)가 형성된다.Unlike the semiconductor device of the first embodiment as shown in FIGS. 7A and 7B, the semiconductor device of the third embodiment has a second resin 10 formed on the second surface 25 of each part of the semiconductor chip 1. Is formed.

제2 수지(10)가 반도체 칩(1)의 제2 표면(25) 위에도 배치된다. 이에 의해,반도체 칩(1)의 각부는 제2 수지(10)에 의해 완전하게 덮어진다. 반도체 칩(1)의 각부는 검사 장치나 트레이에 접촉하지는 않는다. 그리고, 반도체 칩(1)의 각부의 파손을 방지할 수 있다.The second resin 10 is also disposed on the second surface 25 of the semiconductor chip 1. As a result, each part of the semiconductor chip 1 is completely covered by the second resin 10. Each part of the semiconductor chip 1 does not contact an inspection apparatus or a tray. And breakage of each part of the semiconductor chip 1 can be prevented.

다음에, 제3 실시 형태의 반도체 장치의 제조 방법을 설명한다. 제3 실시 형태의 반도체 장치의 제조 방법은, (3)의 공정에서 도 8a와 도 8b에 도시한 바와 같이, 금형(26)의 형상을 변경하여 배치함으로써, 제1 실시 형태의 제조 방법과 마찬가지로 행할 수 있다. 금형(26)에 새롭게 측면(28)을 형성한다. 측면(28)의 일단은 반도체 칩(1)의 제2 표면(25) 위에서 제2 표면(25) 각부의 부근에 배치하는 것이 가능하다. 즉, 금형(26)은 반도체 칩(1)의 제2 표면(25)에 제2 표면(25)의 각부의 부근에서는 접하지 않는 것이 가능하다. 금형(26)은 반도체 칩(1)의 제2 표면(25)에, 제2 표면(25)의 각부로부터 떨어져서 접하는 것이 가능하다.Next, the manufacturing method of the semiconductor device of 3rd Embodiment is demonstrated. The manufacturing method of the semiconductor device of 3rd Embodiment is similar to the manufacturing method of 1st Embodiment by changing and arrange | positioning the shape of the metal mold | die 26, as shown to FIG. 8A and 8B in the process of (3). I can do it. The side surface 28 is newly formed in the metal mold | die 26. One end of the side surface 28 can be disposed on the second surface 25 of the semiconductor chip 1 in the vicinity of each corner of the second surface 25. In other words, the mold 26 may not be in contact with the second surface 25 of the semiconductor chip 1 in the vicinity of each portion of the second surface 25. The mold 26 can be brought into contact with the second surface 25 of the semiconductor chip 1 away from each corner of the second surface 25.

측면(28)의 높이를 바꿈으로써, 반도체 칩(1)의 제2 표면(25) 상의 제2 수지(10)의 두께를 임의의 두께로 설정할 수 있다. 이것에 의해, 반도체 칩(1)의 제2 표면(25) 상의 제2 수지(10)의 두께를, 반도체 장치를 소켓에 탑재하는 경우에 탑재에 장해가 되지 않는 최대 막 두께로 설정할 수 있다. 그리고, 반도체 칩(1)의 각부의 파손을 보다 확실하게 방지할 수 있다.By changing the height of the side surface 28, the thickness of the second resin 10 on the second surface 25 of the semiconductor chip 1 can be set to any thickness. Thereby, the thickness of the 2nd resin 10 on the 2nd surface 25 of the semiconductor chip 1 can be set to the maximum film thickness which does not interfere with mounting, when mounting a semiconductor device in a socket. And breakage of each part of the semiconductor chip 1 can be prevented more reliably.

(제4 실시 형태)(4th embodiment)

제4 실시 형태에서는 구조 A를 갖는 반도체 장치에 대하여 상세히 설명한다.In the fourth embodiment, a semiconductor device having a structure A will be described in detail.

제4 실시 형태의 반도체 장치는 도 9a, 도 9b와 도 9c에 도시한 바와 같이, 제1 실시 형태의 반도체 장치와는 달리, 제1 개구부(29)의 길이가 반도체 칩(1)의길이보다 길다. 이것에 의해, 제1 개구부(29) 위에 반도체 칩(1)의 제1 표면(24)의 사각형의 변을 배치하는 것이 가능하다. 제1 수지(7)는 제1 개구부(29)에 형성된다. 그리고, 제1 수지(7)는 반도체 칩(1)의 측면에 배치된다.In the semiconductor device of the fourth embodiment, as shown in FIGS. 9A, 9B, and 9C, unlike the semiconductor device of the first embodiment, the length of the first opening 29 is longer than that of the semiconductor chip 1. . Thereby, it is possible to arrange the square side of the first surface 24 of the semiconductor chip 1 over the first opening 29. The first resin 7 is formed in the first opening 29. The first resin 7 is disposed on the side surface of the semiconductor chip 1.

또한, 제3 개구부(13)가 반도체 칩(1)의 제1 및 제2 표면(24, 25)의 사각형의 변의 부근의 배선 회로 기판(4) 위에 형성되는 점이 다르다. 제3 수지(30)는 제3 개구부(13)에 형성된다. 그리고, 제3 수지(30)는 반도체 칩(1)의 측면에 배치된다.The third opening 13 is different from the wiring circuit board 4 in the vicinity of the square sides of the first and second surfaces 24 and 25 of the semiconductor chip 1. The third resin 30 is formed in the third opening 13. The third resin 30 is disposed on the side surface of the semiconductor chip 1.

반도체 칩(1)의 각부 이외의 측면부에도 측면부에 대응한 제3 개구부(13)를 배선 회로 기판(4) 중에 형성함으로써 밀봉 수지(30)를 도포한다. 이 수지(30)는 제1 실시 형태의 제1과 제2 수지(7, 10)의 매립과 마찬가지의 공정에 의해 개구부(13)에 매립된다. 또, 센터 패드(2) 부근의 배선(6), 제1 수지(7)의 구성은 제1 실시 형태와 마찬가지이다. 제1 내지 제3 각 개구부(29, 3, 13)에 형성되는 제1 내지 제3 수지(7, 10, 30)의 상면이 반도체 칩(1)의 제2 표면(25)의 사각형의 각부로부터 떨어져 있는 장소에서, 반도체 칩(1)의 제2 표면(25)과 같은 정도의 높이이다. 즉, 반도체 칩(1)의 두께에 상당하는 두께를 갖는 제1 내지 제3 수지(7, 10, 30)가 제1 내지 제3 개구부(29, 3, 13)에 형성되어 있다.The sealing resin 30 is apply | coated also by forming the 3rd opening part 13 corresponding to the side part in the wiring circuit board 4 also in the side parts other than each part of the semiconductor chip 1. This resin 30 is embedded in the opening 13 by the same process as the embedding of the first and second resins 7 and 10 of the first embodiment. In addition, the structure of the wiring 6 and 1st resin 7 of the center pad 2 vicinity are the same as that of 1st Embodiment. Upper surfaces of the first to third resins 7, 10, and 30 formed in the first to third openings 29, 3, and 13 are formed from rectangular portions of the second surface 25 of the semiconductor chip 1. At a remote location, it is about the same height as the second surface 25 of the semiconductor chip 1. That is, the first to third resins 7, 10 and 30 having a thickness corresponding to the thickness of the semiconductor chip 1 are formed in the first to third openings 29, 3 and 13.

제2 실시 형태에 있어서는, 제1 실시 형태의 효과 외에 반도체 칩(1)의 측면부로부터의 응력에 기초한 파손도 보호할 수 있다. 또한, 배선 회로 기판(4)과 반도체 칩(1)의 박리 강도도 보다 강하게 할 수 있다. 또한, 반도체 칩(1)의 제2 표면(25)에 하중을 걸어도 측면부와 각부에 여러개 형성된 수지(7, 10, 30)에 의해하중에 의해 생기는 응력이 분산된다. 이것에 의해, 반도체 칩(1)의 파괴를 방지할 수 있다.In the second embodiment, in addition to the effects of the first embodiment, damage based on stress from the side surface portion of the semiconductor chip 1 can also be protected. Moreover, the peeling strength of the wiring circuit board 4 and the semiconductor chip 1 can also be made stronger. In addition, even when a load is applied to the second surface 25 of the semiconductor chip 1, the stresses generated by the load are dispersed by the resins 7, 10, and 30 formed in the lateral portions and the respective portions. Thereby, destruction of the semiconductor chip 1 can be prevented.

다음에, 제4 실시 형태의 반도체 장치의 제조 방법을 설명한다. 제4 실시 형태의 반도체 장치의 제조 방법은 (1)의 공정에서 배선 회로 기판(4)에 개구부(13, 29)를 배치함으로써, 제1 실시 형태의 제조 방법과 마찬가지로 행할 수 있다. (3)의 공정에서도 제1 실시 형태와 동일한 금형(26)을 사용할 수 있다.Next, the manufacturing method of the semiconductor device of 4th Embodiment is demonstrated. The manufacturing method of the semiconductor device of 4th Embodiment can be performed similarly to the manufacturing method of 1st Embodiment by arrange | positioning the opening parts 13 and 29 in the wiring circuit board 4 in the process of (1). Also in the process of (3), the same metal mold | die 26 as 1st Embodiment can be used.

(제5 실시 형태)(5th embodiment)

제5 실시 형태에서는 구조 B를 갖는 반도체 장치에 대하여 상세히 설명한다.In the fifth embodiment, a semiconductor device having a structure B will be described in detail.

제5 실시 형태의 반도체 장치는 도 10a, 도 10b와 도 10c에 도시한 바와 같이, 제1 실시 형태의 반도체 장치와는 달리, 제2 수지(17)가 반도체 칩(1)에 접하지 않는다. 특히, 제2 수지(17)가 제2 표면(25)의 외주부에 접하지 않는다. 이것은 제2 개구부(15) 위에 반도체 칩(1)의 제1 표면(24)의 사각형의 각부가 배치되어 있지 않은 것에 기인하고 있다. 이것에 의해서도, 반도체 칩(1)의 각부의 파손을 방지하는 것이 가능하다. 또한, 제2 개구부(15)가 2개의 개구부를 갖는 점에서 다르다. 이것에 의해, 배선 회로 기판(14)의 강도의 저하를 적게 할 수 있다.In the semiconductor device of the fifth embodiment, as shown in FIGS. 10A, 10B and 10C, unlike the semiconductor device of the first embodiment, the second resin 17 does not contact the semiconductor chip 1. In particular, the second resin 17 does not contact the outer peripheral portion of the second surface 25. This is due to the fact that the rectangular portions of the first surface 24 of the semiconductor chip 1 are not disposed on the second openings 15. This also makes it possible to prevent breakage of each part of the semiconductor chip 1. Moreover, the 2nd opening part 15 differs in the point which has two opening parts. Thereby, the fall of the intensity | strength of the wiring circuit board 14 can be reduced.

제2 개구부(15)에 형성되는 제2 수지(17)의 상면은 반도체 칩(1)의 제2 표면(25)의 사각형의 각부로부터 떨어져 있는 장소에서 반도체 칩(1)의 제2 표면(25)과 같은 정도의 높이이다. 즉, 반도체 칩(1)의 두께에 상당하는 두께를 갖는 제2 수지(17)가 제2 개구부(15)에 형성되어 있다.The upper surface of the second resin 17 formed in the second opening 15 is located at a position away from the rectangular portions of the second surface 25 of the semiconductor chip 1, the second surface 25 of the semiconductor chip 1. ) Is about the same height. That is, the second resin 17 having a thickness corresponding to the thickness of the semiconductor chip 1 is formed in the second opening 15.

제2 개구부(15)는 반도체 칩(1)의 각부에 하나씩 형성하는 것은 아니고, 각각부에 복수의 개구부를 형성한다. 각 각부마다 형성된 제2 개구부(15)의 면적의 합은 제1 실시 형태에 있어서 형성된 각 각부의 개구부의 면적에 가깝다.The second openings 15 are not formed one by one in each portion of the semiconductor chip 1, but a plurality of openings are formed in each portion. The sum of the areas of the second openings 15 formed for each of the sections is close to the area of the openings of the sections of the first embodiment.

반도체 칩(1)으로부터 이격된 위치의 배선 회로 기판(14)에 제2 개구부(15)가 형성된다. 이 제2 개구부(15) 중에 제2 수지(17)가 밀봉되어 있다. 반도체 칩(1)의 각부는 제2 수지(17)에 접하지 않다. 제2 수지(17)의 높이는 반도체 칩(1)의 제2 표면(25)의 높이와 동일한 높이이다. 제2 수지(17)는 배선 회로 기판(14)의 반도체 칩(1)이 탑재되는 면과 반대측의 면으로부터 제1 수지(7)와 동시에 주입된다. 이 때문에, 배선 회로 기판(14)의 반도체 칩(1)이 탑재되는 면 위에는 제2 수지(17)가 저면이 제2 개구부(15) 보다도 큰 돌기로 되어 있다. 또, 센터 패드(2) 부근의 배선(6), 제1 수지(7)의 구성은 제1 실시 형태와 마찬가지이다.The second opening 15 is formed in the wiring circuit board 14 at a position spaced apart from the semiconductor chip 1. The second resin 17 is sealed in the second openings 15. Each part of the semiconductor chip 1 is not in contact with the second resin 17. The height of the second resin 17 is the same height as the height of the second surface 25 of the semiconductor chip 1. The 2nd resin 17 is injected simultaneously with the 1st resin 7 from the surface on the opposite side to the surface where the semiconductor chip 1 of the wiring circuit board 14 is mounted. For this reason, on the surface where the semiconductor chip 1 of the wiring circuit board 14 is mounted, the bottom surface of the second resin 17 is larger than the second opening 15. In addition, the structure of the wiring 6 and 1st resin 7 of the center pad 2 vicinity are the same as that of 1st Embodiment.

배선 회로 기판(14)의 중앙부 부근에는 반도체 칩(1)이 탑재되어 있다. 배선 회로 기판(14)의 주위에는 반도체 칩(1)으로부터 이격되어 4개의 돌기(17)가 형성되어 있다. 제2 수지(17)는 반도체 칩(1)의 두께와 동등 혹은 그것에 가까운 높이의 돌기(17)를 갖는다. 이 돌기(17)에 의해 반도체 칩(1)이 외부와 접촉하기 어려워져서 반도체 칩(1)의 파손을 막을 수 있다.The semiconductor chip 1 is mounted near the center of the wiring circuit board 14. Four protrusions 17 are formed around the wiring circuit board 14 and spaced apart from the semiconductor chip 1. The second resin 17 has a protrusion 17 that is equal to or close to the thickness of the semiconductor chip 1. This protrusion 17 makes it difficult for the semiconductor chip 1 to come into contact with the outside, thereby preventing damage to the semiconductor chip 1.

다음에, 제5 실시 형태의 반도체 장치의 제조 방법을 설명한다. 제5 실시 형태의 반도체 장치의 제조 방법은 (1)의 공정에서, 배선 회로 기판(14)에 개구부(15)를 배치함으로써, 제1 실시 형태의 제조 방법과 마찬가지로 행할 수 있다. (3)의 공정에서도, 제1 실시 형태와 동일한 금형(26)을 사용할 수 있다.Next, the manufacturing method of the semiconductor device of 5th Embodiment is demonstrated. The manufacturing method of the semiconductor device of 5th Embodiment can be performed similarly to the manufacturing method of 1st Embodiment by arrange | positioning the opening part 15 in the wiring circuit board 14 in the process of (1). Also in the process of (3), the metal mold | die 26 similar to 1st Embodiment can be used.

(제6 실시 형태)(6th Embodiment)

제6 실시 형태에서는 구조 A와 구조 B의 중간의 구조를 갖는 반도체 장치에 대하여 상세히 설명한다.In the sixth embodiment, a semiconductor device having a structure between the structures A and B is described in detail.

제6 실시 형태의 반도체 장치는 도 11a와 도 11b에 도시한 바와 같이, 제1 실시 형태의 반도체 장치와는 달리, 제2 수지(17)가 반도체 칩(1)에 접하지만, 제2 표면(25)의 외주부에는 접하지 않는다. 이것은 제2 개구부(15) 위에 반도체 칩(1)의 제1 표면(24)의 사각형의 각부가 배치되어 있지 않은 것에 기인하고 있다. 이것에 의해서도 반도체 칩(1)의 각부의 파손을 방지하는 것이 가능하다.In the semiconductor device of the sixth embodiment, unlike the semiconductor device of the first embodiment, as shown in FIGS. 11A and 11B, the second resin 17 is in contact with the semiconductor chip 1, but the second surface ( Do not touch the outer circumference of 25). This is due to the fact that the rectangular portions of the first surface 24 of the semiconductor chip 1 are not disposed on the second openings 15. It is also possible to prevent damage to each part of the semiconductor chip 1 by this.

제2 수지(17)의 상부는 반도체 칩(1)의 제2 표면(25)의 사각형의 각부로부터 떨어져 있는 장소에서 반도체 칩(1)의 제2 표면(25)과 같은 정도의 높이이다. 즉, 반도체 칩(1)의 두께에 상당하는 두께를 제2 수지(17)가 갖는다. 이 제2 수지(17)에 의해, 반도체 칩(1)이 외부와 접촉하기 어려워져서 반도체 칩(1)의 파손을 막을 수 있다.The upper portion of the second resin 17 is about the same height as the second surface 25 of the semiconductor chip 1 at a position away from the rectangular portions of the second surface 25 of the semiconductor chip 1. That is, the second resin 17 has a thickness corresponding to the thickness of the semiconductor chip 1. This second resin 17 makes it difficult for the semiconductor chip 1 to come into contact with the outside, thereby preventing damage to the semiconductor chip 1.

다음에, 제6 실시 형태의 반도체 장치의 제조 방법을 설명한다. 제6 실시 형태의 반도체 장치의 제조 방법은 다음의 2가지 특징을 변경함으로써, 제1 실시 형태의 제조 방법과 마찬가지로 행할 수 있다. 우선 첫째로, (1)의 공정에서 배선 회로 기판(14)에 개구부(15)를 배치한다. 둘째로서, (3)의 공정에서 도 12a와 도 12b에 도시한 바와 같이, 금형(26)의 형상을 변경하여 배치한다. 여기서, 도 12a는 금형(26)을 배치한 제6 실시 형태의 반도체 장치의 상방으로부터의 투시도이다. 도 12b는 도 12a의 금형(26)을 배치한 제6 실시 형태의 반도체 장치의 단면도이다. 금형(26)에 새롭게 측면(28)을 형성한다. 측면(28)은 반도체 칩(1)의 제2표면(25)에 대하여 수직으로 배치 가능하다. 이 때문에, 측면(28)은 반도체 칩(1)의 제2 표면(25)에 접하는 금형(26)의 평면에 대하여 수직으로 배치한다. 측면(28)의 일단은 제2 개구부(15) 아래에 배치하는 것이 가능하다. 이것에 의해, 측면(28)에 제2 수지(17)를 배치할 수 있다. 측면(28)의 일단은 기판(4)에 접하는 것이 가능하다. 이 때문에, 측면(28)의 높이는 반도체 칩(1)의 두께와 동일한 크기로 한다.Next, the manufacturing method of the semiconductor device of 6th Embodiment is demonstrated. The manufacturing method of the semiconductor device of 6th Embodiment can be performed similarly to the manufacturing method of 1st Embodiment by changing the following two characteristics. First, the opening part 15 is arrange | positioned at the wiring circuit board 14 in the process of (1). Secondly, as shown in Figs. 12A and 12B in the step (3), the shape of the mold 26 is changed and arranged. 12A is a perspective view from above of the semiconductor device of the sixth embodiment in which the mold 26 is disposed. 12B is a cross-sectional view of the semiconductor device of the sixth embodiment in which the mold 26 of FIG. 12A is disposed. The side surface 28 is newly formed in the metal mold | die 26. The side surface 28 may be disposed perpendicularly to the second surface 25 of the semiconductor chip 1. For this reason, the side surface 28 is arrange | positioned perpendicularly to the plane of the metal mold | die 26 which contact | connects the 2nd surface 25 of the semiconductor chip 1. One end of the side face 28 can be disposed below the second opening 15. Thereby, the 2nd resin 17 can be arrange | positioned at the side surface 28. FIG. One end of the side surface 28 can be in contact with the substrate 4. For this reason, the height of the side surface 28 is made the same size as the thickness of the semiconductor chip 1.

(제7 실시 형태)(Seventh embodiment)

제7 실시 형태에서는 구조 A를 갖는 반도체 장치에 대하여 상세히 설명한다. 제7 실시 형태의 반도체 장치는 도 13a와 도 13b와 도 14a와 도 14b와 도 14c에 도시한 바와 같이, 제1 실시 형태의 반도체 장치와는 달리, 반도체 칩(100)의 패드(101)가 반도체 칩(100)의 제1 표면(24)의 사각형의 변의 부근에 설치되어 있다. 그리고, 제1 개구부(103)가 제1 개구부(12)와 제2 개구부(3)를 겸하고 있다. 또한, 제3 개구부(104)가 반도체 칩(100)의 제1 표면(24)의 사각형의 변의 부근의 배선 회로 기판(102)에 형성되어 있는 점이 다르다. 제1 수지(107)가 제1 개구부(103)와 제3 개구부(104)에 형성된다. 제1 수지(107)가 반도체 칩(100)의 측면에 배치된다. 제3 개구부(104)의 개구면의 형상은 원, 사각형 또는 다각형이어도 상관없다. 제3 개구부(104)는 복수의 개구부를 갖고 있어도 된다.In the seventh embodiment, a semiconductor device having a structure A will be described in detail. In the semiconductor device of the seventh embodiment, as shown in FIGS. 13A, 13B, 14A, 14B, and 14C, unlike the semiconductor device of the first embodiment, the pad 101 of the semiconductor chip 100 is formed. It is provided in the vicinity of the square side of the 1st surface 24 of the semiconductor chip 100. The first opening 103 serves as the first opening 12 and the second opening 3. The third opening 104 is also different in that it is formed in the wiring circuit board 102 in the vicinity of the square side of the first surface 24 of the semiconductor chip 100. The first resin 107 is formed in the first opening 103 and the third opening 104. The first resin 107 is disposed on the side surface of the semiconductor chip 100. The shape of the opening surface of the third opening 104 may be a circle, a square, or a polygon. The third opening part 104 may have a plurality of opening parts.

제1 수지(107)가 배치됨으로써, 반도체 칩(1)의 각부는 검사 장치나 트레이에 거의 접촉하지 않는다. 그리고, 반도체 칩(1)의 각부의 파손을 방지할 수 있다.By arrange | positioning the 1st resin 107, each part of the semiconductor chip 1 hardly contacts an inspection apparatus or a tray. And breakage of each part of the semiconductor chip 1 can be prevented.

복수의 패드(101)가 반도체 칩(100)의 제1 표면(24) 상의 주변에 설치되어 있다. 반도체 칩(100)은 배선 회로 기판(102)에 탑재되어 있다. 반도체 칩(100)의 4변에 대응하여 배선 회로 기판(102) 중에 개구부(103, 104)가 형성되어 있다. 반도체 칩(100)과 배선 회로 기판(102) 상의 접속 볼(108) 간의 배선(108)을 수지(107)로 피복하여 보호하고 있다.A plurality of pads 101 are provided around the first surface 24 of the semiconductor chip 100. The semiconductor chip 100 is mounted on the wiring circuit board 102. Openings 103 and 104 are formed in the wiring circuit board 102 corresponding to four sides of the semiconductor chip 100. The wiring 108 between the semiconductor chip 100 and the connection ball 108 on the wiring circuit board 102 is covered with a resin 107 to protect it.

배선 회로 기판(102)은 탄성 중합체(109)와 절연성 기재(105)의 적층 구조를 가지고 있다. 배선 회로 기판(102)은 반도체 칩(100)의 대향하는 한쌍의 변 각각의 하방에 배치 가능한 제1 개구부(103)를 가지고 있다. 그리고, 이 제1 개구부(103)의 상방에는 전극 패드(101)가 배치 가능하다. 배선 회로 기판(102)은 반도체 칩(100)의 대향하는 다른 한쌍의 변 각각의 부근에 배치 가능한 제3 개구부(104)를 가지고 있다.The wiring circuit board 102 has a laminated structure of an elastomer 109 and an insulating base 105. The wiring circuit board 102 has a first opening 103 which can be disposed below each of the pair of opposite sides of the semiconductor chip 100. The electrode pad 101 can be disposed above the first opening 103. The wiring circuit board 102 has a third opening 104 that can be disposed in the vicinity of each other pair of opposite sides of the semiconductor chip 100.

배선 회로 기판(102)의 하측으로부터 개구부(103)와 밀봉용 개구부(104)를 통하여 밀봉 수지(107)를 도포한다. 이와 같이, 반도체 칩(100)의 4개의 측면 특히 각부를 밀봉 수지(107)로써 덮고 있다.The sealing resin 107 is apply | coated from the lower side of the wiring circuit board 102 through the opening part 103 and the sealing opening part 104. FIG. In this way, four side surfaces of the semiconductor chip 100, particularly the respective portions, are covered with the sealing resin 107.

반도체 칩(100) 상의 패드(101)에 배선(108)이 접속되어 있다. 이 배선(108)은 반도체 기판(100)과 배선 회로 기판(102)을 전기적으로 접속한다. 배선(108)은 탄성 중합체(109) 아래에 설치된다. 배선(108)은 땜납 범프(110)에 전기적으로 접속된다. 반도체 칩(100)의 제2 표면(25)이 위가 되도록, 반도체 칩(100)은 배선 회로 기판(102) 위에 배치되어 있다. 반도체 칩(100)의 제1 표면(24)에 회로 소자가 형성되어 있다.The wiring 108 is connected to the pad 101 on the semiconductor chip 100. The wiring 108 electrically connects the semiconductor substrate 100 and the wiring circuit board 102. The wiring 108 is provided under the elastomer 109. The wiring 108 is electrically connected to the solder bumps 110. The semiconductor chip 100 is disposed on the wiring circuit board 102 such that the second surface 25 of the semiconductor chip 100 is upward. Circuit elements are formed on the first surface 24 of the semiconductor chip 100.

다음에, 제7 실시 형태의 반도체 장치의 제조 방법을 설명한다. 제7 실시 형태의 반도체 장치의 제조 방법은, (1)의 공정에서 배선 회로 기판(102)에 개구부(103, 104)를 배치함으로써, 제1 실시 형태의 제조 방법과 마찬가지로 행할 수 있다. (3)의 공정에서도 도 15a와 도 15b에 도시한 바와 같이, 제1 실시 형태와 동일한 금형(26)을 사용할 수 있다.Next, the manufacturing method of the semiconductor device of 7th Embodiment is demonstrated. The manufacturing method of the semiconductor device of 7th Embodiment can be performed similarly to the manufacturing method of 1st Embodiment by arrange | positioning opening part 103, 104 in the wiring circuit board 102 in the process of (1). Also in the process of (3), as shown to FIG. 15A and FIG. 15B, the metal mold | die 26 similar to 1st Embodiment can be used.

본 발명은 본 발명의 정신 및 핵심적 특성들에서 벗어나지 않는 기타 특정 형태들로 실시될 수 있다. 따라서, 제시된 실시예들은 예시적인 것으로서 본 발명을 한정하는 것은 아니며, 본 발명의 범위는 상술한 설명보다는 첨부된 청구항에 의해 나타내지고, 청구항과 동등한 의미 및 범위에서 모든 변형이 가능하며, 본 발명은 이 변형들을 포함한다.The invention may be embodied in other specific forms without departing from the spirit and core characteristics thereof. Accordingly, the presently presented embodiments are illustrative and not intended to limit the invention, the scope of the invention is indicated by the appended claims rather than the foregoing description, and all modifications are possible in the meaning and range equivalent to the claims, Include these variations.

이상 설명한 바와 같이, 본 발명의 반도체 장치 및 그 제조 방법에 따르면, 반도체 칩의 표면이 외부에 노출되어도 반도체 칩의 각부의 파손의 방지가 가능하다.As described above, according to the semiconductor device and the manufacturing method of the present invention, even if the surface of the semiconductor chip is exposed to the outside, it is possible to prevent the breakage of each part of the semiconductor chip.

Claims (20)

반도체 장치에 있어서,In a semiconductor device, 패드가 사각형(方形)의 제1 표면에 설치되는 반도체 칩과,A semiconductor chip having a pad provided on a rectangular first surface, 상기 반도체 칩의 그 제1 표면에 상면이 접하고, 그 패드 아래에 배치된 제1 개구부를 구비하고, 하면에 배치되어 그 패드와 전기적으로 접속되는 배선을 갖는 배선 회로 기판과,A wiring circuit board having an upper surface in contact with the first surface of the semiconductor chip and having a first opening disposed under the pad, the wiring circuit board having a wiring disposed on the lower surface and electrically connected to the pad; 상기 제1 개구부에 형성되어 그 패드를 피복하는 제1 수지와,A first resin formed in the first opening and covering the pad; 상기 배선 회로 기판의 그 상면에 형성되며, 상면이 상기 반도체 칩의 그 사각형의 각부(角部)로부터 떨어져 있는 장소에서 상기 반도체 칩의 제2 표면과 같은 정도의 높이인 제2 수지를 포함하는 반도체 장치.A semiconductor formed on an upper surface of the wiring circuit board, the semiconductor including a second resin having a height the same as that of the second surface of the semiconductor chip in a place where the upper surface is separated from the rectangular portions of the semiconductor chip; Device. 제1항에 있어서,The method of claim 1, 상기 반도체 칩의 그 사각형의 각부 부근의 상기 배선 회로 기판에 제2 개구부가 형성되고, 상기 제2 수지가 그 제2 개구부에 형성되는 반도체 장치.A semiconductor device, wherein a second opening is formed in the wiring circuit board near each rectangular portion of the semiconductor chip, and the second resin is formed in the second opening. 제1항에 있어서,The method of claim 1, 상기 제2 수지의 그 상면과, 상기 반도체 칩의 그 제2 표면은 동일 평면 위에 배치되어 있는 반도체 장치.The upper surface of the second resin and the second surface of the semiconductor chip are disposed on the same plane. 제1항에 있어서,The method of claim 1, 상기 제2 수지가 상기 반도체 칩의 그 제2 표면의 외주부에 접하는 반도체 장치.And the second resin is in contact with an outer circumferential portion of the second surface of the semiconductor chip. 제2항에 있어서,The method of claim 2, 상기 제2 개구부 위에 상기 반도체 칩의 그 사각형의 그 각부가 배치되어 있는 반도체 장치.A semiconductor device of which a rectangular portion of the quadrangle of the semiconductor chip is disposed above the second opening portion. 제1항에 있어서,The method of claim 1, 상기 제1 개구부 위에 상기 반도체 칩의 그 사각형의 변이 배치되어 있는 반도체 장치.The rectangular side of the said semiconductor chip is arrange | positioned above the said 1st opening part. 제1항에 있어서,The method of claim 1, 상기 패드가 그 사각형의 변과 수직인 중심선 부근에 설치되는 반도체 장치.And the pad is provided near a center line perpendicular to the sides of the rectangle. 제2항에 있어서,The method of claim 2, 상기 패드가 그 사각형의 변의 부근에 설치되며, 상기 제1 개구부가 상기 제2 개구부를 겸하는 반도체 장치.And the pad is provided near the sides of the quadrangle, and the first opening serves as the second opening. 제1항에 있어서,The method of claim 1, 제3 개구부가 그 사각형의 변의 부근의 상기 배선 회로 기판에 형성되고, 제3 수지가 그 제3 개구부에 형성되며, 그 제3 수지가 상기 반도체 칩의 측면에 배치되는 반도체 장치.A third opening is formed in the wiring circuit board in the vicinity of the square side, a third resin is formed in the third opening, and the third resin is disposed on the side surface of the semiconductor chip. 제9항에 있어서,The method of claim 9, 상기 제3 개구부의 개구면의 형상은 원, 사각형 또는 다각형인 반도체 장치.The shape of the opening surface of the said 3rd opening part is a semiconductor device of a circle, a square, or a polygon. 제9항에 있어서,The method of claim 9, 상기 제3 개구부는 복수의 개구부를 포함하는 반도체 장치.And the third opening includes a plurality of openings. 제2항에 있어서,The method of claim 2, 상기 제2 개구부의 개구면의 형상은 원, 사각형 또는 다각형인 반도체 장치.The shape of the opening surface of the said 2nd opening part is a semiconductor device in a circle, a square, or a polygon. 제2항에 있어서,The method of claim 2, 상기 제2 개구부는 복수의 개구부를 포함하는 반도체 장치.And the second opening includes a plurality of openings. 제1항에 있어서,The method of claim 1, 상기 배선 아래에 배치되며, 그 배선에 전기적으로 접속되는 범프를 포함하는 반도체 장치.And a bump disposed under the wiring and electrically connected to the wiring. 제1항에 있어서,The method of claim 1, 상기 패드와 상기 배선이 와이어를 통해 전기적으로 접속되는 반도체 장치.And the pad and the wiring are electrically connected through a wire. 반도체 장치의 제조 방법에 있어서,In the manufacturing method of a semiconductor device, 반도체 칩의 패드와 배선 회로 기판의 제1 개구부를 일치시켜서 상기 반도체 칩의 제1 표면과 그 배선 회로 기판의 상면을 접착하는 단계와,Bonding the pad of the semiconductor chip to the first opening of the wiring circuit board to bond the first surface of the semiconductor chip to the top surface of the wiring circuit board; 상기 패드와 상기 배선 회로 기판의 배선을 전기적으로 접속하는 단계와,Electrically connecting the pad and the wiring of the wiring circuit board; 상기 제1 개구부를 제1 수지로 매립하고, 상기 패드를 밀봉하는 단계와,Embedding the first opening with a first resin and sealing the pad; 상기 배선 회로 기판의 그 상면에, 그의 상면이 그 반도체 칩의 그 제1 표면의 사각형의 각부로부터 떨어져 있는 장소에서 그 반도체 칩의 제2 표면과 같은 정도의 높이인 제2 수지를 형성하는 단계를 포함하는 반도체 장치의 제조 방법.Forming a second resin on the upper surface of the wiring circuit board, the second resin having the same height as that of the second surface of the semiconductor chip, in a place where the upper surface thereof is separated from the rectangular portions of the first surface of the semiconductor chip; The manufacturing method of the semiconductor device containing. 제16항에 있어서,The method of claim 16, 상기 패드를 밀봉하는 단계와, 상기 제2 수지를 형성하는 단계를 동시에 행하는 반도체 장치의 제조 방법.And a step of sealing the pad and forming the second resin at the same time. 제16항에 있어서,The method of claim 16, 상기 접착하는 단계에서 상기 반도체 칩의 그 사각형의 그 각부 부근에 상기 배선 회로 기판의 제2 개구부를 배치하고, 상기 제2 수지를 형성하는 단계에서 상기 제2 수지로 상기 제2 개구부를 매립하는 반도체 장치의 제조 방법.In the bonding step, the second opening portion of the wiring circuit board is disposed near each of the quadrangles of the quadrangle of the semiconductor chip, and in the step of forming the second resin, the semiconductor filling the second opening portion with the second resin. Method of manufacturing the device. 제16항에 있어서,The method of claim 16, 상기 접속하는 단계는 상기 패드와 상기 배선 회로 기판의 상기 배선을 와이어를 통해 접속하는 것인 반도체 장치의 제조 방법.And wherein said connecting step connects said pad and said wiring of said wiring circuit board via a wire. 제16항에 있어서,The method of claim 16, 상기 배선 아래에, 그 배선에 전기적으로 접속되는 범프를 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.And forming a bump under the wiring, the bump being electrically connected to the wiring.
KR10-2001-0074880A 2000-11-30 2001-11-29 A semiconductor device and manufacturing method thereof KR100416188B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000364613 2000-11-30
JPJP-P-2000-00364613 2000-11-30

Publications (2)

Publication Number Publication Date
KR20020042488A KR20020042488A (en) 2002-06-05
KR100416188B1 true KR100416188B1 (en) 2004-01-31

Family

ID=37488041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0074880A KR100416188B1 (en) 2000-11-30 2001-11-29 A semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100416188B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101105318B1 (en) * 2010-06-01 2012-01-18 이행종 Cover open/close apparatus for checking of street lamp

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980036811A (en) * 1996-11-19 1998-08-05 김광호 Chip size package
JPH11135664A (en) * 1997-10-28 1999-05-21 Nec Kyushu Ltd Molded bga semiconductor device and manufacture thereof
KR19990055277A (en) * 1997-12-27 1999-07-15 윤종용 Chip scale package
KR20010001579A (en) * 1999-06-07 2001-01-05 김태오 Manufacture method of sock
KR20020000325A (en) * 2000-06-23 2002-01-05 윤종용 Semiconductor chip package having bonding pad structure of mixing type and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980036811A (en) * 1996-11-19 1998-08-05 김광호 Chip size package
JPH11135664A (en) * 1997-10-28 1999-05-21 Nec Kyushu Ltd Molded bga semiconductor device and manufacture thereof
KR19990055277A (en) * 1997-12-27 1999-07-15 윤종용 Chip scale package
KR20010001579A (en) * 1999-06-07 2001-01-05 김태오 Manufacture method of sock
KR20020000325A (en) * 2000-06-23 2002-01-05 윤종용 Semiconductor chip package having bonding pad structure of mixing type and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101105318B1 (en) * 2010-06-01 2012-01-18 이행종 Cover open/close apparatus for checking of street lamp

Also Published As

Publication number Publication date
KR20020042488A (en) 2002-06-05

Similar Documents

Publication Publication Date Title
US10431556B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
US20180269145A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP5566161B2 (en) Package-on-package for suppressing circuit pattern floating phenomenon and manufacturing method thereof
US6939746B2 (en) Method for assembling semiconductor die packages with standard ball grid array footprint
JP4018375B2 (en) Semiconductor device
US6329712B1 (en) High density flip chip memory arrays
US20040164385A1 (en) Semiconductor device and manufacturing method thereof
US7564121B2 (en) Semiconductor device having shield structure
KR20010105270A (en) A semiconductor device, an interposer for the semiconductor device, and a method of manufacturing the same
US6072700A (en) Ball grid array package
US7592709B2 (en) Board on chip package and method of manufacturing the same
CN111725146A (en) Electronic package and manufacturing method thereof
JP2007005452A (en) Semiconductor device
US20100301468A1 (en) Semiconductor device and method of manufacturing the same
KR100416188B1 (en) A semiconductor device and manufacturing method thereof
JP2004128290A (en) Semiconductor device
US7229857B2 (en) Method for producing a protection for chip edges and system for the protection of chip edges
US11735491B2 (en) Semiconductor package device
KR100325450B1 (en) Ball Grid Array Package
US20240153833A1 (en) Package structure and method of forming thereof
KR20080084075A (en) Stacked semiconductor package
KR200278535Y1 (en) Chip size package
KR200313831Y1 (en) Bottom Lead Package
KR20210069859A (en) Semiconductor packages
KR20080062584A (en) Stack semiconductor package and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091229

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee