KR100415093B1 - Method for fabricating semiconductor device - Google Patents
Method for fabricating semiconductor device Download PDFInfo
- Publication number
- KR100415093B1 KR100415093B1 KR1019960047836A KR19960047836A KR100415093B1 KR 100415093 B1 KR100415093 B1 KR 100415093B1 KR 1019960047836 A KR1019960047836 A KR 1019960047836A KR 19960047836 A KR19960047836 A KR 19960047836A KR 100415093 B1 KR100415093 B1 KR 100415093B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- forming
- region
- channel stop
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
Abstract
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, CMOS 소자에서의 필드 산화막 형성방법에 관한 것이다.Field of the Invention [0002] The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a field oxide film in a CMOS device.
최근 점점 경박 단소형화되는 반도체 기술의 추세에 따라, 반도체 소자의 집적도가 제조 공정상 관심의 초점이 되고 있으며, 이로 인하여 반도체 소자의 초고밀도화가 급속하게 진행되고 있음은 주지의 사실이다. 또한, 반도체 소자의 생산성 및 전기적 특성의 저하를 방지하고 높은 생산 원가를 절감하기 위하여 여러 분야에서 연구 및 개발에 대한 노력을 지속적으로 하고 있다.In recent years, with the recent trend of semiconductor technology which is getting thinner and smaller, it is well known that the degree of integration of semiconductor devices has become a focus of attention in the manufacturing process, and the ultra-high density of semiconductor devices is progressing rapidly. In addition, efforts are continuously made in research and development in various fields in order to prevent deterioration of productivity and electrical characteristics of semiconductor devices and to reduce high production costs.
특히, 소자의 디자인 룰(design rule)이 0.25㎛ 이하로 축소되면서 전체 다이 면적에서 많은 부분을 차지하고 있는 소자간의 분리 면적을 전기적 특성의 열화없이 최소화하거나 공정 단계를 축소할 수 있다면, 반도체 소자의 초고밀도화나 생산 원가 절감에 크게 기여할 수 있게 된다.Particularly, if the design rule of a device is reduced to 0.25 mu m or less and the separation area between the devices, which occupies a large portion in the entire die area, can be minimized without degrading the electrical characteristics or the process steps can be reduced, It is possible to contribute to high density and production cost reduction.
일반적으로, 반도체 소자의 제조 공정중 소자간의 전기적 분리를 위한 소자 분리막 형성단계는 중요한 단계 중의 하나이다. 이러한 소자 분리막 형성방법으로는 접합 분리 방법, 산화 분리 방법 및 트렌치 분리 방법 등이 있다. 이 중에서 공정의 편의와 우수한 격리 특성 및 반도체 기판과의 산화 마스크로 질화막을 이용할 수 있는 산화 분리 방법, 특히 소자 사이에 두껍고 일렬로 늘어선 산화물 층을 제공하는 LOCOS(LOCal Oxidation of Silicon; 이하 LOCOS 라 칭함) 방식이 주로 사용되어 왔다. 그러나, 상기 LOCOS 방식은 채널 스톱 이온을 주입하고, 실리콘 기판을 선택 산화하는 과정에서 원하는 제조 파라미터(parameter)의 조절에 상당한 어려움을 겪고 있다.In general, the step of forming an element isolation film for electrical isolation between devices during a manufacturing process of a semiconductor device is one of important steps. The device isolation film formation method includes a junction separation method, an oxidation separation method, and a trench isolation method. Among these, a method of oxidizing the oxide film using the nitride film as the oxidation mask with the semiconductor substrate and the convenience of the process can be provided. In particular, LOCOS (hereinafter referred to as LOCOS), which provides a thick, ) Method has been mainly used. However, the LOCOS method suffers from considerable difficulty in controlling a desired manufacturing parameter in a process of injecting channel stop ions and selectively oxidizing a silicon substrate.
상기한 LOCOS 방식의 채널 스톱 이온 주입에 따른 종래의 CMOS 소자에서의 상기 필드 산화막 형성방법을 간략하게 살펴본다.A method of forming the field oxide film in the conventional CMOS device according to the LOCOS channel stop ion implantation will be briefly described.
우선, 첫 번째 방법은 미국특허 제4,013,489호에 제시된 바와 같이, NMOS 소자와 PMOS 소자에 소정의 채널 스톱 영역을 형성시키기 위해서 n형 또는 p형의 서로 다른 채널 스톱 이온을 주입한다.First, the first method injects different n-type or p-type channel stop ions to form a predetermined channel stop region in the NMOS device and the PMOS device, as shown in U.S. Patent No. 4,013,489.
즉, CMOS 소자를 포함하는 반도체 소자에서는 2개의 마스크 패턴과 2번의 포토리소그라피를 통하여 서로 다른 전도형의 불순물 이온을 주입하여 NMOS 소자와 PMOS 소자에 소정의 채널 스톱 영역을 형성한다.That is, in a semiconductor device including a CMOS device, impurity ions of different conduction types are injected through two mask patterns and two photolithography to form predetermined channel stop regions in the NMOS device and the PMOS device.
두 번째 방법은 미국특허 제4,282,648호에 개시된 바와 같이, p형의 반도체 기판 영역에 형성된 NMOS 소자와 N-웰 영역 내에 형성된 PMOS 소자의 경계 부분에 소정의 채널 스톱 영역을 형성하기 위하여 불순물인 B 이온을 주입한다. 그 후, 높은 온도의 열산화 공정으로 소정 두께의 필드 산화막을 형성할 때에 상기 불순물 이온의 흡수 과정을 통하여 N-웰의 불순물인 P의 농도가 상대적으로 우세해지는 현상을 적절하게 이용하여 채널 스톱 영역을 형성한다.In the second method, as described in U.S. Patent No. 4,282,648, in order to form a predetermined channel stop region between the NMOS device formed in the p-type semiconductor substrate region and the PMOS device formed in the N-well region, . Thereafter, when a field oxide film of a predetermined thickness is formed by a thermal oxidation process at a high temperature, the phenomenon that the concentration of P, which is an impurity in the N-well, becomes relatively high through the absorption process of the impurity ions, .
그러나, 상술한 종래의 소자 분리막 형성방법은 다음과 같은 문제가 있다.However, the conventional method for forming an element isolation film has the following problems.
먼저, 상기 첫 번째 방법은 제조 공정이 복잡하여 파티클의 오염이 발생할 가능성이 높으며, 이에 따라, 제조 수율이 저하됨은 물론 생산 비용이 증가하는 문제가 있다.Firstly, the first method has a high possibility of contamination of particles due to a complicated manufacturing process, thereby lowering the production yield and increasing the production cost.
그 다음, 상기 두 번째 방법은 반도체 소자의 고집적화에 따른 채널 스톱 이온의 도우즈(dose)량 증가로 인해 N-웰 농도가 상대적으로 증가하게 되어, 결국, 소자의 소오스/드레인의 접합 영역 부위에서 항복 전압(breakdowm voltage) 특성이 악화되는 치명적인 문제가 있다.Next, in the second method, the N-well concentration is relatively increased due to an increase in the dose amount of the channel stop ion due to the high integration of the semiconductor device. As a result, There is a fatal problem in which the breakdown voltage characteristic deteriorates.
이에, 본 발명은 상기한 문제점들을 해결하기 위해 안출된 것으로서, 액상 산화막(liquid phase oxide)을 이용하여 소자의 전기적 특성 저하없이 제조 공정을 단순화하여 소자를 분리시킬 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION Accordingly, the present invention has been made to solve the above-mentioned problems, and provides a method of manufacturing a semiconductor device by using a liquid phase oxide to simplify a manufacturing process without deteriorating electrical characteristics of the device. It has its purpose.
도 1A 내지 도 1C는 본 발명의 일 실시예에 따른 CMOS 소자에서의 필드 산화막 형성방법을 설명하기 위한 공정 단면도.1A through 1C are cross-sectional views illustrating a method of forming a field oxide film in a CMOS device according to an embodiment of the present invention.
도 2A 내지 도 2C는 본 발명의 다른 실시예에 따른 CMOS 소자에서의 필드 산화막 형성방법을 설명하기 위한 공정 단면도.2A to 2C are cross-sectional views illustrating a method of forming a field oxide film in a CMOS device according to another embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Description of the Related Art [0002]
1 : 반도체 기판 2 : N-웰1: semiconductor substrate 2: N-well
3 : P-웰 4 : 패드 산화막3: P-well 4: pad oxide film
5 : 질화막 패턴 6 : 감광막5: nitride film pattern 6: photosensitive film
7 : N-채널 스톱 영역 8 : 액상 산화막7: N-channel stop region 8: Liquid-phase oxide film
9 : P-채널 스톱 영역 10 : 필드 산화막9: P-channel stop region 10: field oxide film
상기 목적을 달성하기 위한 본 발명의 제 1 관점에 따른 반도체 소자의 제조방법은, 제 1 및 제 2 불순물 형의 채널 스톱영역을 포함한 CMOS 트랜지스터의 소자 분리용 필드 산화막을 형성하기 위한 반도체 소자의 제조방법으로서, 상기 CMOS 트랜지스터의 두 소자 분리 영역으로 예정된 부분의 어느 일측을 마스크 패턴으로 가린 상태에서 제 1 전도형 불순물을 주입하여 제 1 채널 스톱영역을 형성하는 단계; 상기 마스크 패턴을 제거하고, 상기 제 1 채널 스톱영역을 액상산화막으로 가린 상태에서 타측의 소자 분리 예정영역에 제 2 전도형 불순물을 주입하여 제 2 채널 스톱영역을 형성하는 단계; 및, 상기 두 소자 분리 예정 영역에 소자 분리용 필드 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device for forming a field oxide film for element isolation of a CMOS transistor including a first and a second impurity type channel stop region, Forming a first channel stop region by implanting a first conductive type impurity in a state where a predetermined portion of the predetermined portion of the CMOS transistor is masked with a mask pattern; Forming a second channel stop region by removing the mask pattern and implanting a second conductivity type impurity into a device isolation region on the other side in a state where the first channel stop region is masked with the liquid oxide film; And forming a field oxide film for element isolation on the two element isolation scheduled regions.
또한, 본 발명의 제 2 관점에 따른 반도체 소자의 제조방법은, 제 1 및 제 2 전도형 웰 영역이 형성된 반도체 기판을 제공하는 단계; 상기 반도체 기판 상에 패드 산화막을 형성하는 단계; 상기 패드 산화막 상에 소자 분리용 질화막 패턴을 형성하는 단계; 상기 질화막 패턴 상에 상기 제 1 전도형 웰 영역만을 노출시키기 위한 마스크 패턴을 형성하는 단계; 상기 노출된 제 1 전도형 웰 영역으로 제 1 전도형 불순물을 주입하여 제 1 채널 스톱 영역을 형성하는 단계; 상기 노출된 제 1 전도형 웰 영역 상의 상기 패드 산화막 상에 액상 산화막을 형성하는 단계; 상기 마스크 패턴을 제거하는 단계; 상기 기판 전면에 제 2 전도형 불순물을 주입하여 상기 제 2 전도형 웰 영역 표면에 제 2 채널 스톱 영역을 형성하는 단계; 상기 액상 산화막을 제거하는 단계; 및 상기 제 1 및 제 2 채널 스톱 영역이 형성된 상기 제 1 전도형 및 제 2 전도형 웰 영역에 필드 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.According to a second aspect of the present invention, there is also provided a method of manufacturing a semiconductor device, comprising: providing a semiconductor substrate on which first and second conductivity type well regions are formed; Forming a pad oxide film on the semiconductor substrate; Forming a nitride film pattern for element isolation on the pad oxide film; Forming a mask pattern for exposing only the first conductive type well region on the nitride film pattern; Implanting a first conductivity type impurity into the exposed first conductivity type well region to form a first channel stop region; Forming a liquid oxide film on the pad oxide film on the exposed first conductive type well region; Removing the mask pattern; Implanting a second conductivity type impurity into the entire surface of the substrate to form a second channel stop region on the surface of the second conductivity type well region; Removing the liquid oxide film; And forming a field oxide film on the first conductive type and the second conductive type well region in which the first and second channel stop regions are formed.
상기 구성으로 된 본 발명에 의하면, 액상 산화막을 마스크로 이용하여 채널 스톱 영역을 형성할 수 있게 됨으로써 전기적 특성의 저하 없이 마스크 패턴의 형성 공정 단계를 감소시킬 수 있다.According to the present invention, the channel stop region can be formed by using the liquid oxide film as a mask, thereby reducing the step of forming the mask pattern without degrading the electrical characteristics.
(실시예)(Example)
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하도록 한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
도 1A 내지 도 1C는 본 발명의 일 실시예에 따른 CMOS 소자에서의 필드 산화막 형성방법을 설명하기 위한 공정 단면도이다.1A to 1C are cross-sectional views illustrating a method of forming a field oxide film in a CMOS device according to an embodiment of the present invention.
도 1A에 도시된 바와 같이, 반도체 기판(1) 상에 공지된 방법으로 N-웰(2) 및 P-웰(3) 영역을 형성하고, 상기 N-웰(2) 및 P-웰(3)이 형성된 반도체 기판(1)의 저면 상에 후속 질화막에 대한 응력을 완화하기 위하여 약 100 내지 200Å의 두께로 패드 산화막(4)을 형성한다.Well 2 and P-well 3 regions are formed on a semiconductor substrate 1 in a known manner and the N-well 2 and P-well 3 The pad oxide film 4 is formed on the bottom surface of the semiconductor substrate 1 with a thickness of about 100 Å to 200 Å in order to relax the stress on the subsequent nitride film.
이어서, 패드 산화막(4) 상에 약 2,000 내지 3,000Å의 두께로 질화막을 증착한 후, 포토리소그라피 및 식각 공정으로 소자 분리 영역이 형성될 부위의 질화막 부분을 제거하여 질화막 패턴(5)을 형성한다.Next, a nitride film is deposited on the pad oxide film 4 to a thickness of about 2,000 to 3,000 ANGSTROM, and then a nitride film pattern 5 is formed by removing portions of the nitride film at regions where device isolation regions are to be formed by photolithography and etching processes .
그런 다음, 포토리소그라피를 통하여 질화막 패턴(5) 상에 P-웰(3) 영역은 노출시키고 N-웰(2) 영역은 마스킹하는 감광막 패턴(6)을 형성한다. 그리고, 노출된 P-웰(3) 영역 표면에 p형의 N-채널 스톱 이온, 예컨데, B를 약 30 내지 80KeV의 에너지로 주입하여 소정의 N-채널 스톱 영역(7)을 형성한다.Then, photolithography is performed to form a photoresist pattern 6 on the nitride film pattern 5, in which the P-well 3 region is exposed and the N-well 2 region is masked. Then, a predetermined N-channel stop region 7 is formed by implanting a p-type N-channel stop ion, for example, B, into the surface of the exposed P-well 3 region at an energy of about 30 to 80 KeV.
도 1B에 도시된 바와 같이, 질화막 패턴(5) 상에 형성된 감광막 패턴을 소정의 산화막 증착 저지층으로 이용하여 노출된 P-웰(3) 영역 상의 패드 산화막(4) 상에 액상 산화막(8)을 질화막 패턴 보다 더 두껍게 형성한 후, 상기 감광막 패턴을 제거한다.A liquid oxide film 8 is formed on the pad oxide film 4 on the exposed P-well 3 region using a photoresist pattern formed on the nitride film pattern 5 as a predetermined oxide film deposition preventing layer, Is formed thicker than the nitride film pattern, and then the photoresist pattern is removed.
이때, 상기 액상 산화막(8)의 형성은 SiO2가 HF에 용해되어 포화 상태를 이룬 H2SiF6용액에 H3BO3를 첨가하여 HF를 소모시키는 반응을 통해 형성한다. 여기서, 상기한 반응은 상온에서 산화막 표면에서만 발생하게 되며, 이에 대한 반응 메카니즘은 다음과 같다.At this time, the liquid-phase oxide film 8 is formed through the reaction of adding H 3 BO 3 to a saturated H 2 SiF 6 solution in which SiO 2 is dissolved in HF and consumes HF. Here, the above reaction occurs only at the surface of the oxide film at room temperature, and the reaction mechanism therefor is as follows.
H2SiF6＋ 2H2O ↔ 6HF ＋ SiO2 H 2 SiF 6 + 2H 2 O ↔ 6HF + SiO 2
H3BO3＋ 4HF ↔ BF4 -＋ H3O+＋ 2H2OH 3 BO 3 + 4HF ↔ BF 4 - + H 3 O + + 2H 2 O
이어서, 전체 구조물 상부에 n형의 P-채널 스톱 이온, 예컨데, P를 약 30 내지 80KeV의 에너지로 이온주입하여 노출된 N-웰(2) 영역에 소정의 P-채널 스톱 영역(9)을 형성한다.Then, a predetermined P-channel stop region 9 is formed in the exposed N-well region 2 by ion-implanting an n-type P-channel stop ion, for example, P, at an energy of about 30 to 80 KeV onto the entire structure .
도 1C에 도시된 바와 같이, 액상 산화막을 제거한 후, N-채널 및 P-채널 스톱 영역(7, 9)이 형성된 P-웰(3) 및 N-웰(2)의 소자 분리 영역에 공지의 방법으로 필드 산화막(10)을 형성한다. 그런 다음, 질화막 패턴 및 패드 산화막을 각각 제거한다.Well 3 and the N-well 2 in which the N-channel and P-channel stop regions 7 and 9 are formed, as shown in Fig. 1C, The field oxide film 10 is formed. Then, the nitride film pattern and the pad oxide film are removed, respectively.
상기 실시예에 의한 CMOS 소자에서는 감광막 패턴으로 N-웰 영역을 마스킹한후, P-웰 영역에 액상 산화막을 형성하는 방법을 이용하였지만, 이와 반대로, P-웰 영역을 마스킹한 후, N-웰 영역에 상기 일 실시예와 동일한 개념으로 액상 산화막을 형성할 수도 있다.In the CMOS device according to this embodiment, the N-well region is masked with the photoresist pattern and then the liquid oxide film is formed in the P-well region. Conversely, after masking the P- The liquid oxide film may be formed in the same manner as in the above embodiment.
즉, 도 2A 내지 도 2C는 본 발명의 다른 실시예에 따른 CMOS 소자에서의 필드 산화막 형성방법을 설명하기 위한 공정 단면도로서, 상기 일 실시예에서와 동일한 물질에 대하여는 동일한 도면부호를 부여하는 한편, 그에 대한 상세한 설명은 생략하기로 한다.2A to 2C are cross-sectional views illustrating a method of forming a field oxide film in a CMOS device according to another embodiment of the present invention. The same reference numerals are assigned to the same materials as in the first embodiment, A detailed description thereof will be omitted.
먼저, 도 2A에 도시된 바와 같이, 반도체 기판(1) 상에 N-웰(2) 및 P-웰(3) 영역을 형성하고, 상기 N-웰(2) 및 P-웰(3)이 형성된 반도체 기판(1)의 전면 상에 패드 산화막(4) 및 질화막을 순차적으로 형성한 다음, 소자 분리 영역이 형성될 부위의 질화막 부분을 제거하여 질화막 패턴(5)을 형성한다. 이어서, 질화막 패턴(5) 상에 N-웰(2) 영역은 노출시키고 P-웰(3) 영역은 마스킹하는 감광막 패턴(6)을 형성한다. 그리고, 노출된 N-웰(2) 영역 표면에 n형의 P-채널 스톱 이온, 예컨데, P를 약 30 내지 80KeV의 에너지로 이온주입하여 소정의 P-채널 스톱 영역(9)을 형성한다.First, as shown in FIG. 2A, an N-well 2 and a P-well 3 region are formed on a semiconductor substrate 1, and the N-well 2 and the P- The pad oxide film 4 and the nitride film are sequentially formed on the front surface of the formed semiconductor substrate 1 and then the nitride film portion of the portion where the element isolation region is to be formed is removed to form the nitride film pattern 5. [ Then, the N-well 2 region is exposed on the nitride film pattern 5 and the photoresist pattern 6 is masked on the P-well 3 region. Then, a predetermined P-channel stop region 9 is formed by ion-implanting an n-type P-channel stop ion, for example, P, at an energy of about 30 to 80 KeV onto the surface of the exposed N-well (2) region.
도 2B에 도시된 바와 같이, 질화막 패턴(5) 상에 형성된 감광막 패턴을 소정의 산화막 증착 저지층으로하여 노출된 N-웰(2) 영역 상의 패드 산화막(4) 상에 액상 산화막(8)을 질화막 패턴(5) 보다 더 두껍게 형성한 후, 상기 감광막 패턴을 제거한다.A liquid oxide film 8 is formed on the pad oxide film 4 on the exposed N-well 2 region as a predetermined oxide film deposition preventing layer formed on the nitride film pattern 5 as shown in FIG. 2B Is formed thicker than the nitride film pattern (5), and then the photoresist pattern is removed.
이어서, 상기 전체 구조물 상에 p형의 N-채널 스톱 이온, 예컨데, B를 약 30 내지 80KeV의 에너지로 이온주입하여 노출된 P-웰(3) 영역에 소정의 N-채널 스톱 영역(7)을 형성한다.Then, a predetermined N-channel stop region 7 is formed in the exposed P-well 3 region by ion-implanting a p-type N-channel stop ion, for example, B, at an energy of about 30 to 80 KeV onto the entire structure, .
도 2C에 도시된 바와 같이, 액상 산화막을 제거한 후, N-채널 및 P-채널 스톱 영역(7, 9)이 형성된 P-웰(3) 및 N-웰(2)의 소자 분리 영역에 공지의 방법으로 필드 산화막(10)을 형성한다. 그런 다음, 질화막 및 패드 산화막을 제거한다.Well 3 and the N-well 2 in which the N-channel and P-channel stop regions 7 and 9 are formed, as shown in FIG. 2C, The field oxide film 10 is formed. Then, the nitride film and the pad oxide film are removed.
상기 실시예에 의하면, 액상 산화막을 이용하여 필드 산화막의 n형 이온의 흡수 및 p형 이온의 계면 파일 업(file-up) 현상에 따르는 전기적 특성의 저하없이 감광막 패턴의 형성 공정 단계를 감소시킬 수 있게 된다.According to this embodiment, the step of forming the photoresist pattern can be reduced without lowering the electrical characteristics due to the absorption of the n-type ions of the field oxide film and the interface-up of the p-type ions by using the liquid oxide film .
따라서, 소자의 제조 원가를 절감시킬 수 있게 될 뿐만 아니라, 소자의 신뢰성을 향상시킬 수 있게 된다.Therefore, not only the manufacturing cost of the device can be reduced, but also the reliability of the device can be improved.
한편, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.The present invention is not limited to the above-described embodiment, and various modifications may be made without departing from the technical gist of the present invention.
예컨데, 상술한 일 실시예 및 다른 실시예에서 사용되는 패드 산화막과 질화막 사이에 완충용 폴리실리콘막을 추가하여 사용하여도 동일한 효과를 얻을 수 있다.For example, the same effect can be obtained by adding a buffer polysilicon film between the pad oxide film and the nitride film used in the above embodiment and other embodiments.
이상 설명한 바와 같이 본 발명에 의하면, 소자의 전기적 특성 저하 없이 제조 공정 단계를 단순화하여 소자를 분리시킬 수 있는 반도체 소자의 제조방법을 실현할 수 있게 된다.As described above, according to the present invention, it is possible to realize a method of manufacturing a semiconductor device capable of simplifying the manufacturing process steps without deteriorating the electrical characteristics of the device, thereby separating the devices.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960047836A KR100415093B1 (en) | 1996-10-23 | 1996-10-23 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960047836A KR100415093B1 (en) | 1996-10-23 | 1996-10-23 | Method for fabricating semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980028697A KR19980028697A (en) | 1998-07-15 |
| KR100415093B1 true KR100415093B1 (en) | 2004-04-03 |
Family
ID=37423090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960047836A KR100415093B1 (en) | 1996-10-23 | 1996-10-23 | Method for fabricating semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100415093B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03153055A (en) * | 1989-11-10 | 1991-07-01 | Sharp Corp | Manufacture of semiconductor device |
| JPH03268446A (en) * | 1990-03-19 | 1991-11-29 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH05160256A (en) * | 1991-12-04 | 1993-06-25 | Toshiba Corp | Production of semiconductor device |
-
1996
- 1996-10-23 KR KR1019960047836A patent/KR100415093B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03153055A (en) * | 1989-11-10 | 1991-07-01 | Sharp Corp | Manufacture of semiconductor device |
| JPH03268446A (en) * | 1990-03-19 | 1991-11-29 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH05160256A (en) * | 1991-12-04 | 1993-06-25 | Toshiba Corp | Production of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980028697A (en) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297082B1 (en) | Method of fabricating a MOS transistor with local channel ion implantation regions | |
| EP0166167B1 (en) | A process for manufacturing a semiconductor device comprising p-channel and n-channel misfets | |
| US20080105923A1 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| US6174778B1 (en) | Method of fabricating metal oxide semiconductor | |
| US7470582B2 (en) | Method of manufacturing semiconductor device having impurity region under isolation region | |
| KR100213201B1 (en) | Cmos transistor and manufacturing method thereof | |
| JP2000068388A (en) | Manufacture of semiconductor device | |
| US6083783A (en) | Method of manufacturing complementary metallic-oxide-semiconductor | |
| KR19980053390A (en) | METHOD FOR MANUFACTURING DUAL-GATE SEMICONDUCTOR DEVICE | |
| US5376568A (en) | Method of fabricating high voltage complementary metal oxide semiconductor transistors | |
| US5486482A (en) | Process for fabricating metal-gate CMOS transistor | |
| KR100415093B1 (en) | Method for fabricating semiconductor device | |
| US6803282B2 (en) | Methods for fabricating low CHC degradation mosfet transistors | |
| KR0179291B1 (en) | Method for forming isolation film of semiconductor device | |
| KR100312808B1 (en) | Method of fabricating dual voltage mos transistors | |
| JPH06260607A (en) | Semiconductor device and its manufacture | |
| JP2003249567A (en) | Semiconductor device | |
| JPH1117024A (en) | Manufacture of semiconductor device | |
| KR100264211B1 (en) | Method for fabricating semiconductor device | |
| KR19980030449A (en) | Manufacturing Method of CMOS Transistor | |
| JPH11238806A (en) | Semiconductor device and its manufacture | |
| KR20030049352A (en) | Method of manufacturing a semiconductor device | |
| KR20060078263A (en) | Manufacturing method for high voltage transistor | |
| JPH07161821A (en) | Manufacture of complementary semiconductor device | |
| KR20000041241A (en) | Fabrication method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |