KR100413538B1 - Image data processing device - Google Patents
Image data processing device Download PDFInfo
- Publication number
- KR100413538B1 KR100413538B1 KR10-1998-0054499A KR19980054499A KR100413538B1 KR 100413538 B1 KR100413538 B1 KR 100413538B1 KR 19980054499 A KR19980054499 A KR 19980054499A KR 100413538 B1 KR100413538 B1 KR 100413538B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- setup
- reference voltage
- gain
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
본 발명은 영상 데이터의 처리시에 영상 신호의 셋업을 자동으로 조정할 수 있도록한 영상 데이터 처리 장치에 관한 것으로, 피드백되는 적분 신호를 이용하여 입력되는 영상 신호의 레퍼런스값과 데이터의 편차만을 샘플링하여 출력하는 CDS와,CDS에서 출력되는 더블 샘플링 신호의 이득을 조정하는 AGC와,기준 전압(Vref)을 이용하여 게인 조정된 영상 신호를 디지탈 변환하여 출력하는 A/D 컨버터와,A/D 컨버터의 출력 신호가 설정된 범위안에 존재하는지를 판단하여 업 또는 다운의 카운트 신호를 결정하는 셋업 측정부와 그의 출력 신호와 컨트롤 비트(ADREF)의 어느 하나를 비트 인에이블 신호에 의해 선택하여 출력하는 MUX로 구성되어 셋 업 조정 신호를 출력하는 셋업 조정 신호 출력부와,셋업 조정 신호에 따라 기준 전압(Vref)을 가변하여 출력하는 DAC와,DAC의 가변 기준 전압과 게인 조정된 영상 신호를 입력으로 하여 기준 전압과 게인 조정된 영상 신호의 편차를 합산하여 CDS로 출력하는 적분부를 포함하여 구성된다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an image data processing apparatus that automatically adjusts setup of an image signal when processing image data. The present invention relates to an image data processing apparatus that samples and outputs only a deviation between a reference value and data of an input image signal using a fed back integrated signal. CDS, AGC to adjust the gain of the double sampling signal output from the CDS, A / D converter to digitally convert the gain-adjusted video signal using the reference voltage (Vref), and the output of the A / D converter It consists of a setup measurement unit that determines whether a signal exists within a set range and determines an up or down count signal, and a MUX which selects and outputs one of its output signal and the control bit (ADREF) by a bit enable signal. A setup adjustment signal output unit for outputting an up adjustment signal, a DAC for varying and outputting a reference voltage (Vref) according to the setup adjustment signal, and D And an integrating unit configured to add the deviation of the reference voltage and the gain-adjusted video signal to the CDS by inputting the variable reference voltage of the AC and the gain-adjusted video signal as inputs.
Description
본 발명은 영상 데이터 처리에 관한 것으로, 특히 영상 데이터의 처리시에 영상 신호의 셋업을 자동으로 조정할 수 있도록한 영상 데이터 처리 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to image data processing, and more particularly, to an image data processing apparatus capable of automatically adjusting setup of a video signal during processing of image data.
이하, 첨부된 도면을 참고하여 종래 기술의 영상 데이터 처리 장치에 관하여 설명하면 다음과 같다.Hereinafter, a conventional image data processing apparatus will be described with reference to the accompanying drawings.
도 1은 종래 기술의 영상 데이터 처리 장치의 구성 블록도이다.1 is a block diagram illustrating a configuration of a conventional image data processing apparatus.
피드백되는 적분 신호를 이용하여 CCD(Charge Coupled Device)에서 출력되는 영상 신호의 레퍼런스값과 데이터의 편차만을 샘플링하여 출력하는 CDS(Correlated Double Sampling)(1)와, CDS(1)에서 출력되는 더블 샘플링 신호의 이득을 조정하는 AGC(Auto Gain Control)(2)와, 기준 전압(Vref)을 이용하여 게인 조정된 영상 신호를 디지탈 변환하여 출력하는 ADC(3)와, 컨트롤 비트(ADREF)에 따라 기준 전압(Vref)을 가변하여 출력하는 DAC(5)와, DAC(5)의 가변 기준 전압과 게인 조정된 영상 신호를 입력으로 하여 기준 전압과 게인 조정된 영상 신호의 편차를 합산하여 CDS(1)로 출력하는 적분기(4)를 포함하여 구성된다.Correlated Double Sampling (CDS) 1 sampling and outputting only deviations of the reference value and data of the image signal output from the CCD (Charge Coupled Device) using the integrated signal fed back, and double sampling output from the CDS (1) AGC (Auto Gain Control) 2 for adjusting the gain of the signal, ADC 3 for digitally converting and outputting a video signal adjusted by using the reference voltage Vref, and the reference according to the control bit ADREF. The DAC 5 that outputs the variable voltage Vref and the variable reference voltage of the DAC 5 and the gain-adjusted video signal are input, and the deviation between the reference voltage and the gain-adjusted video signal is added to the CDS 1. It is configured to include an integrator (4) to output.
이와 같은 종래 기술의 영상 데이터 처리 장치는 다음과 같이 CCD등의 촬상 장치에서 출력되는 영상 신호를 디스플레이 가능하도록 처리하여 출력한다.The image data processing device of the prior art processes and outputs an image signal output from an imaging device such as a CCD so as to be displayed as follows.
CDS(1)는 CCD의 출력을 받아 레퍼런스 데이터의 편차만을 추출한다.The CDS 1 receives the output of the CCD and extracts only the deviation of the reference data.
그리고 AGC(2)에서 게인 조정된 영상 신호를 디지탈 변환하는데, 이때 영상 신호의 레퍼런스와 ADC(3)의 레퍼런스를 일치시켜야한다.The AGC 2 digitally converts the gain-adjusted video signal, wherein the reference of the video signal must match the reference of the ADC 3.
이는 적분기(4)에서 AGC(2)에서 출력되는 블랙 레벨과 ADC(3)레퍼런스(Vref)의 편차를 합산하여 CDS(1)로 피드백하므로써 이루어진다.This is done by integrating the black level output from the AGC 2 in the integrator 4 with the deviation of the ADC 3 reference Vref and feeding it back to the CDS 1.
DAC(26)에서 Vref를 n-bit의 컨트롤 신호에 의해 가변하여 영상 신호의 셋 업 레벨(Set up level)을 조정한다.In the DAC 26, Vref is adjusted by an n-bit control signal to adjust a set up level of the video signal.
이와 같은 종래 기술의 영상 데이터 처리 장치는 다음과 같은 문제가 있다.The conventional image data processing apparatus has the following problems.
영상 처리 장치의 셋 업 레벨을 조정하기 위한 제어 신호를 외부에서 셋팅해야하므로 정확도가 떨어지고, 사용자의 불편함을 초래한다.Since the control signal for adjusting the setup level of the image processing apparatus must be set externally, the accuracy is lowered, which causes inconvenience to the user.
또한, ADC의 오프셋 조정이 이루어지지 않아 영상 신호의 효율적인 처리가 이루어지지 못한다.In addition, the offset adjustment of the ADC is not made, the efficient processing of the video signal is not achieved.
본 발명은 이와 같은 종래 기술의 영상 데이터 처리 장치의 문제를 해결하기 위하여 안출한 것으로, 영상 데이터의 처리시에 영상 신호의 셋업을 자동으로 조정할 수 있도록한 영상 데이터 처리 장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve such a problem of the conventional image data processing apparatus, and an object thereof is to provide an image data processing apparatus capable of automatically adjusting the setup of an image signal during processing of the image data. .
도 1은 종래 기술의 영상 데이터 처리 장치의 구성 블록도1 is a block diagram of a conventional image data processing apparatus
도 2는 본 발명에 따른 영상 데이터 처리 장치의 구성 블록도2 is a block diagram of an image data processing apparatus according to the present invention;
도 3은 본 발명에 따른 셋업 측정부의 상세 구성도3 is a detailed configuration diagram of the setup measurement unit according to the present invention
도 4는 본 발명에 따른 셋업 조정 신호 출력부의 상세 구성도4 is a detailed configuration diagram of a setup adjustment signal output unit according to the present invention;
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
21. CDS 22. AGC21.CDS 22.AGC
23. ADC 24. 셋업 측정부23. ADC 24. Setup Measurement Unit
25. MUX 26. DAC25.MUX 26.DAC
27. 적분부 28. 셋업 조정 신호 출력부27. Integrator 28. Setup adjustment signal output
29. 컴패어 로직 및 클럭 발생부 30. 업/다운 카운터29. Comparator logic and clock generator 30. Up / down counter
영상 데이터의 처리시에 영상 신호의 셋업을 자동으로 조정할 수 있도록한 본 발명에 따른 영상 데이터 처리 장치는 피드백되는 적분 신호를 이용하여 입력되는 영상 신호의 레퍼런스값과 데이터의 편차만을 샘플링하여 출력하는 CDS와,CDS에서 출력되는 더블 샘플링 신호의 이득을 조정하는 AGC와,기준 전압(Vref)을 이용하여 게인 조정된 영상 신호를 디지탈 변환하여 출력하는 A/D 컨버터와,A/D 컨버터의 출력 신호가 설정된 범위안에 존재하는지를 판단하여 업 또는 다운의 카운트 신호를 결정하는 셋업 측정부와 그의 출력 신호와 컨트롤 비트(ADREF)의 어느 하나를 비트 인에이블 신호에 의해 선택하여 출력하는 MUX로 구성되어 셋 업 조정 신호를 출력하는 셋업 조정 신호 출력부와,셋업 조정 신호에 따라 기준 전압(Vref)을 가변하여 출력하는 DAC와,DAC의 가변 기준 전압과 게인 조정된 영상 신호를 입력으로 하여 기준 전압과 게인 조정된 영상 신호의 편차를 합산하여 CDS로 출력하는 적분부를 포함하여 구성되는 것을 특징으로 한다.The image data processing apparatus according to the present invention enables automatic adjustment of the setup of the image signal when the image data is processed. The CDS sampled and outputs only the deviation between the reference value and the data of the input image signal using the fed back integrated signal. AGC for adjusting the gain of the double sampling signal output from the CDS, A / D converter for digitally converting the gain-adjusted video signal using the reference voltage (Vref), and the output signal of the A / D converter A setup measurement unit that determines whether the signal is within the set range and determines an up or down count signal, and a mux that selects and outputs one of its output signal and the control bit (ADREF) by the bit enable signal and adjusts the setup. A setup adjustment signal output unit for outputting a signal, a DAC for varying and outputting a reference voltage (Vref) according to the setup adjustment signal, and And to the reference voltage and the gain-adjusted video signal to the input summing the variations in the reference voltage and the gain-adjusted video signal it is characterized in that the configuration comprises an integral output to the CDS.
이하, 첨부된 도면을 참고하여 본 발명에 따른 영상 데이터 처리 장치에 관하여 상세히 설명하면 다음과 같다.Hereinafter, an image data processing apparatus according to the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 영상 데이터 처리 장치의 구성 블록도이고, 도 3은 본 발명에 따른 셋업 측정부의 상세 구성도이다.2 is a block diagram of an image data processing apparatus according to the present invention, and FIG. 3 is a detailed block diagram of a setup measuring unit according to the present invention.
본 발명에 따른 영상 데이터 처리 장치는 외부 입력이 아닌 자동으로 영상 신호의 셋업을 조정할 수 있도록하고, ADC의 오프셋을 조정할 수 있도록한 것으로 그 구성은 다음과 같다.The image data processing apparatus according to the present invention enables to adjust the setup of the image signal automatically and not the external input, and to adjust the offset of the ADC. The configuration is as follows.
먼저, 피드백되는 적분 신호를 이용하여 CCD(Charge Coupled Device)에서 출력되는 영상 신호의 레퍼런스값과 데이터의 편차만을 샘플링하여 출력하는 CDS(Correlated Double Sampling)(21)와, CDS(1)에서 출력되는 더블 샘플링 신호의 이득을 조정하는 AGC(Auto Gain Control)(22)와, 기준 전압(Vref)을 이용하여 게인 조정된 영상 신호를 디지탈 변환하여 출력하는 A/D 컨버터(23)와, A/D 컨버터(23)의 출력 신호가 설정된 범위안에 존재하는지를 판단하여 업 또는 다운의 카운트 신호를 결정하는 셋업 측정부(24),셋업 측정부(24)의 출력 신호와 컨트롤 비트(ADREF)의 어느 하나를 비트 인에이블(bit enable)신호에 의해 선택하여 출력하는 MUX(25)로 구성되어 셋 업 조정 신호를 출력하는 셋업 조정 신호 출력부(28)와, 셋업 조정 신호에 따라 기준 전압(Vref)을 가변하여 출력하는 DAC(26)와, DAC(26)의 가변 기준 전압과 게인 조정된 영상 신호를 입력으로 하여 기준 전압과 게인 조정된 영상 신호의 편차를 합산하여 CDS(21)로 출력하는 적분부(27)를 포함하여 구성된다.First, a CDS (Correlated Double Sampling) 21 which samples and outputs only a deviation between a reference value and data of an image signal output from a CCD (Charge Coupled Device) using an integrated signal fed back, and is output from the CDS 1 AGC (Auto Gain Control) 22 for adjusting the gain of the double sampling signal, A / D converter 23 for digitally converting and outputting a video signal adjusted using the reference voltage Vref, and A / D. One of the setup measurement unit 24 and the output signal of the setup measurement unit 24 and the control bit ADREF which determine whether the output signal of the converter 23 exists within the set range and determines the count signal of the up or down. The MUX 25 selects and outputs a bit enable signal, and outputs a setup adjustment signal 28 to output a setup adjustment signal, and varies the reference voltage Vref according to the setup adjustment signal. Of the DAC 26 and the DAC 26 And an integrating section 27 for inputting the variable reference voltage and the gain-adjusted video signal as inputs and adding the deviations of the reference voltage and the gain-adjusted video signal to the CDS 21.
이와 같이 구성된 본 발명에 따른 영상 데이터 처리 장치의 셋업 측정부(24)의 상세 구성은 다음과 같다.The detailed configuration of the setup measuring unit 24 of the image data processing apparatus according to the present invention configured as described above is as follows.
ADC(23)에 출력되는 디지탈 신호 D[9:2]를 시스템 클럭(Clk)을 입력으로 하여 비트 인에이블 신호(BE)에 의해 디지탈 신호 D[9:2]가 설정 범위안에 있는 경우 예를들어, 입력되는 디지탈 신호의 어느한 비트가 범위내에서 `H'이면 다운 카운팅을 하고, 모두 `L'이면 업 카운팅을 하는 컴패어 로직 및 클럭 발생부(29)와, 컴패어 로직 및 클럭 발생부(29)에서 출력되는 업/다운 카운트 신호와 클럭(Clk) 신호를 입력으로 하여 n-bit의 업/다운 카운팅을 하는 업/다운 카운터(30)를 포함하여 구성된다.The digital signal D [9: 2] output to the ADC 23 is input to the system clock Clk, and the digital signal D [9: 2] is within the set range by the bit enable signal BE. For example, if any bit of the input digital signal is 'H' within the range, the down counting is performed, and if all the bits are 'L', the comparator logic and clock generator 29 and the comparator logic and clock generator ( And an up / down counter 30 for up / down counting of n-bits by inputting an up / down count signal and a clock Clk signal outputted from 29).
이와 같은 본 발명에 따른 영상 데이터 처리 장치를 이용하여 셋업 조정 신호 출력부(28)를 구성한 실시예를 설명하면 다음과 같다.An embodiment in which the setup adjustment signal output unit 28 is configured using the image data processing apparatus according to the present invention will be described below.
도 4는 본 발명에 따른 셋업 조정 신호 출력부의 상세 구성도이다.4 is a detailed configuration diagram of a setup adjustment signal output unit according to the present invention.
도 4는 ADC(23)의 출력 데이터가 8 비트인 경우를 나타낸 것으로, NOR 게이트,인버터,AND,NAND 게이트들의 논리 게이트로 이루어져 입력되는 디지탈 신호의 어느한 비트가 범위내에서 `H'이면 다운 카운팅을 하고, 모두 `L'이면 업 카운팅을 하는 컴패어 로직 및 클럭 발생부(29)와, 컴패어 로직 및 클럭 발생부(29)에서 출력되는 업/다운 카운트 신호와 클럭(Clk) 신호를 입력으로 하여 n-bit의 업/다운 카운팅을 하는 업/다운 카운터(30) 그리고 비트 인에이블 신호를 선택 신호로 하여 업/다운 카운팅 신호를 이용하여 셋업 신호의 레벨을 조정할 것인지 또는 외부 입력 컨트롤 비트를 이용하여 셋업 신호의 레벨을 조정할 것인지를 판단하는 MUX(25)들로 구성된다.FIG. 4 illustrates a case in which the output data of the ADC 23 is 8 bits. When any bit of an input digital signal consisting of a logic gate of NOR gate, inverter, AND, and NAND gates is 'H' within a range, FIG. If counting, and if the value is both 'L', the up / down count signal and the clock signal Clk output from the comparator logic and clock generator 29 and the comparator logic and clock generator 29 are input. The up / down counter 30 for up / down counting of n-bits and the bit enable signal as a selection signal to adjust the level of the setup signal using the up / down counting signal or the external input control bit. MUX 25 to determine whether to adjust the level of the setup signal.
이와 같은 본 발명에 따른 영상 데이터 처리 장치는 다음과 같이 CCD등의 촬상 장치에서 출력되는 영상 신호를 디스플레이 가능하도록 처리하여 출력한다.Such an image data processing apparatus according to the present invention processes and outputs an image signal output from an imaging device such as a CCD so as to be displayed as follows.
CDS(21)는 CCD의 출력을 받아 레퍼런스 데이터의 편차만을 추출하고 AGC(22)에서 게인 조정된 영상 신호를 디지탈 변환하는데, 이때 영상 신호의 레퍼런스와 ADC(23)의 레퍼런스를 일치시켜야한다.The CDS 21 receives the output of the CCD, extracts only the deviation of the reference data, and digitally converts the gain-adjusted video signal from the AGC 22. At this time, the reference of the video signal and the reference of the ADC 23 must match.
이는 적분기(27)에서 AGC(22)에서 출력되는 블랙 레벨과 ADC(23)레퍼런스(Vref)의 편차를 합산하여 CDS(21)로 피드백하므로써 이루어진다.This is done by adding the deviation of the black level output from the AGC 22 and the ADC 23 reference Vref in the integrator 27 and feeding it back to the CDS 21.
DAC(26)에서 Vref를 n-bit의 컨트롤 신호 또는 자동으로 셋업 측정부(24)를 포함하는 셋업 조정 신호 출력부(28)에서 출력되는 셋업 조정 신호에 의해 영상 신호의 셋 업 레벨(Set up level)을 조정한다.The set up level of the video signal is set by the control signal of n-bit in the DAC 26 or the setup adjustment signal output from the setup adjustment signal output unit 28 including the setup measurement unit 24 automatically. adjust the level.
셋업 조정 신호 출력부(28)는 예를들어, D[9:2]를 입력으로 받아 D[4:2]를 설정 범위로 하였을 경우 D[4:2]안에 들어오도록 업/다운 카운터(30)를 업 또는 다운시킨다.For example, the setup adjustment signal output unit 28 receives D [9: 2] as an input and enters the up / down counter 30 so as to fall within D [4: 2] when D [4: 2] is within the set range. ) Up or down.
D[9:5]중에 1 비트라도 High이면 다운 카운팅을 하여 셋 업을 낮추고 D[9:2]가 모두 Low이면 업 카운팅을 하여 셋업 레벨을 높인다.If any one bit of D [9: 5] is high, down count down to increase the setup. If D [9: 2] are all low, up count down to increase setup level.
D[9:5]가 Low이고 D[4:2]중 1 비트라도 High가 되면 업/다운 카운터(30)를 멈추고 이때의 값을 홀딩한다.If D [9: 5] is Low and even one bit of D [4: 2] becomes High, the up / down counter 30 is stopped to hold the value at this time.
이와 같은 본 발명에 따른 영상 데이터 처리 장치는 다음과 같은 효과가 있다.Such an image data processing apparatus according to the present invention has the following effects.
첫째, 셋업 레벨을 자동을로 조정할 수 있어 사용자의 편리성을 높인다.First, the setup level can be adjusted automatically to increase user convenience.
둘째, 외부 컨트롤 신호 또는 내부에서 자동으로 셋업 레벨을 조정할 수 있으므로 영상 데이터 처리의 효율성을 높일 수 있다.Second, the setup level can be adjusted automatically from an external control signal or internally, increasing the efficiency of image data processing.
셋째, ADC의 오프 셋 레벨까지 조정할 수 있으므로 기기의 기능성을 높이는 효과가 있다.Third, it can be adjusted up to the offset level of the ADC has the effect of increasing the functionality of the device.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0054499A KR100413538B1 (en) | 1998-12-11 | 1998-12-11 | Image data processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0054499A KR100413538B1 (en) | 1998-12-11 | 1998-12-11 | Image data processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000039234A KR20000039234A (en) | 2000-07-05 |
| KR100413538B1 true KR100413538B1 (en) | 2004-02-14 |
Family
ID=19562452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0054499A KR100413538B1 (en) | 1998-12-11 | 1998-12-11 | Image data processing device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100413538B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200085456A (en) * | 2019-01-07 | 2020-07-15 | 삼성전자주식회사 | Fingerprint recognition circuit and Fingerprint recognition device including the same |
-
1998
- 1998-12-11 KR KR10-1998-0054499A patent/KR100413538B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000039234A (en) | 2000-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6252536B1 (en) | Dynamic range extender apparatus, system, and method for digital image receiver system | |
| US6587144B1 (en) | Analog signal processing apparatus for digital camera | |
| US6275259B1 (en) | Digital automatic gain control circuit for image system | |
| US6753851B2 (en) | Optical mouse having dynamic range | |
| US20020047934A1 (en) | Method and apparatus for processing front end signal for image sensor | |
| JP2558669Y2 (en) | Digital and analog circuit for digital camera | |
| JPH04310072A (en) | Video signal clamp circuit | |
| CN107613230B (en) | High-resolution large-dynamic-range digital reading device and reading method thereof | |
| US7440012B2 (en) | Method and apparatus for optimizing image sensor noise and dynamic range | |
| WO2005084371A2 (en) | Programmable gain amplifier with hybrid digital/analog architecture | |
| US6580465B1 (en) | Clamp voltage generating circuit and clamp level adjusting method | |
| EP1391994A3 (en) | Comparator array having means for fast metastability resolution | |
| US6690312B1 (en) | Method and circuit for regulating the signal level fed to an analog/digital converter | |
| KR100413538B1 (en) | Image data processing device | |
| JP2001145626A (en) | Computer tomography apparatus | |
| CN111131730A (en) | Circuit and method for controlling start time of counter | |
| US6909460B2 (en) | Median-based dark level acquisition for a frame rate clamp | |
| KR960003449B1 (en) | Analog/digital converter | |
| JPH0661858A (en) | A/d converter | |
| JP2522395B2 (en) | Video signal clamp circuit | |
| JP4014825B2 (en) | Signal DC voltage stabilization circuit | |
| KR100198610B1 (en) | A/d converting apparatus possible for establishment of sampling province | |
| KR100240171B1 (en) | Image processing apparatus | |
| JP2907244B2 (en) | Black level adjustment circuit | |
| RU2233044C2 (en) | Device for automatic enhancement of television picture contrast |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| N231 | Notification of change of applicant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121121 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20141119 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20171117 Year of fee payment: 15 |
|
| EXPY | Expiration of term |