KR100412624B1 - 펄스출력단제어용회로배치 - Google Patents

Abstract

하나의 MOS-FET 출력단과 하나의 제어회로를 포함하는 펄스 출력단 제어용 회로배치에 있어서, 상기 제어회로(5)는 유일한 전압공급부로서의 MOS-FET(1) 드레인과 접속되어 있으며, 부하회로에서의 회로-파라미터는, 상기 MOS-FET(1)의 드레인에서의 전압강하분이 MOS-FET(1)의 게이트의 최대 허용전압을 초과하지 않도록 설정된다. 특히 상기 MOS-FET(1)의 드레인으로부터 상기 구동회로(5)로 흐르는 공급전류는 부하전류에 기여한다.

Description

펄스 출력단 제어용 회로배치

이와 같은 출력단은 내부저항이 작은 전압 펄스를 인가하며, 예를 들어 펄스 형태로 작동되어야만 하는 부하의 에너지 공급을 가능케한다. 이러한 부하는 다른 구성에서는 펄스 레이저 다이오드를 사용하기도 한다. 수십와트(Watt)최대출력의 출력범위내의 다이오드를 위해서 여기서는 통상적으로 수십 나노세컨드의 펄스 폭에 100A까지의 펄스전류를 필요로 한다. 이러한 출력단을 위해서는 사이리스터 또는 MOS-전계효과-출력 트랜지스터(MOS-FET)을 종종 이용하지만, 이 때 MOS-FET가 내부저항이 낮기 때문에, 점점 더 많이 사용된다.

펄스 출력단을 제어하기 위한 회로배치는 "반도체 회로기술(Halbleiter Schaltungstechnik)", 스프링거 출판사, 9판. 581쪽에 공지되어 있으며, 여기서는 도 3에서 레이저 다이오드의 출력단 제어의 일례가 설명되어 있다. MOS-FET(1)은, 부하로서의 레이저 다이오드(2)를, 앞에서는 자세히 설명하지 않은 충전회로(LS)(3)를 통해 적절한 크기의 전압으로 충전된 콘덴서(4)에 직접 접속시킨다. 이를 통해 상기 콘덴서(4)는 다이오드(2) 및 MOS-FET(1)을 거쳐 방전되고,이로서 전류임펄스가 발생한다. 여기서 전압강하는 관련된 구성요소 및 공급라인에 의해 각 임피던스에 따라 분할된다. 일반적인 방식으로 고전력 제어회로(5)가 이용된다. 이 제어회로는 암페어 범위에 있는 큰 피크전류를 인가한다. 이러한 제어회로는 고유의 전압공급(SV)(6)을 필요로 하기 때문에 추가비용을 야기시킬 뿐 아니라, 고유의 에너지 부하를 포함하고 있음으로 해서 소형이나 가벼운 휴대용 기기에서나, 특히 아주 낮은 밧데리 전압에는 부적합하다는 단점이 있다. 따라서 상기한 제어회로의 전압공급부(6)는 허용 게이트-제어전압, 즉 일반적으로 MOS-FET의 구동전압은 최고 20V에 이를 때 작동하며, 이러한 류의 출력단은 통상적으로 작동용 충전회로에 공급되는 전압의 단지 일부분에 불과하다.

DE 33 01 648 A1에는 출력단이 설명되어 있는데, 이 출력단에서 출력-FET의 게이트에는 입력 앰프가 전치접속되어 있다. 입력앰프에는 제어신호가 인가된다. 상기 입력앰프는 두 개의 병렬연결된 FET를 포함하고 있다. 출력-FET의 드레인전압은 앰프-FET의 드레인에 인가된다. 출력-FET의 게이트는 앰프-FET의 소스-단자와 연결되어 있다. 이 회로에서 생성된 출력전압은 드레인전압에 따르는 것이 아니고 모두 제어신호에 따른다. 출력-FET의 드레인과 게이트가 제어회로에 직접 연결되어 있지 않기 때문에 상기 게이트는 과도한 드레인전압으로부터 보호받는다.

본 발명은 청구범위 1항의 전제부에 따른 펄스 출력단 제어용 회로배치에 관한 것이다.

도 1은 본 발명에 따른 제 1 실시예의 개략도.

도 2는 도 1에 따른 실시예에 있어서 제어회로를 상세하게 도시한 도면.

도 3은 종래기술에 따른 펄스 출력단의 제어회로를 도시한 도면

본 발명의 목적은 종래 기술의 단점을 극복한, 서두에 언급한 류의 펄스 출력단의 제어를 위한 회로배치를 제공하려 하는 것이다.

이러한 목적은 특허청구범위 제 1항의 전제부와 같은 종류의 회로배치에 있어서 청구항 1항의 특징부에 제시된 요지를 통해 성취된다.

본 발명에 따르면 상기 출력단은 제어를 위한 부가 보조전압 없이도 공급될 수 있을 뿐만 아니라, 상기에 필요한 에너지원으로부터 나오는 에너지 없이도 직접 연결될 수 있다. 이를 통해 본 발명은 유용한 방식에 따라 비용을 절감하고 전기적 작동성능을 증가시킬 수 있다.

본 발명에 따라서 출력단의 부하측 단자로부터 적절한 제어가 이루어질 수 있게 된다. 출력단을 통해 전류흐름에 관련된 모든 구성요소, 결국 배선 임피던스에 있어서의 전압강하는, MOS-FET의 드레인의 전압강하가 MOS-FET의 게이트를 방해하지 않도록 게이트의 최대 허용전압을 넘지 않게 분배된다. 그러므로 펄스 출력단의 충전전압이 게이트의 최대 허용전압을 넘는지에 주의해야 한다. 이러한 드레인에서의 전압강하는 인가된 크고 작은 펄스 전류에서, 구성요소, 회로구성 및 충전전압을 적절히 잘 선택함으로써 부가적인 영향을 받을 수도 있는 MOS-FET의 마지막 스위칭 임피던스를 통해 형성된다.

손상을 가하지만 피할 수 없는 드레인에서의 전압강하현상은 본 발명에서는 장점으로 작용한다. 그 이유는 전압강하는 상술한 바와 같은 서로 분리되어 있는 게이트를 제어하는데에는 언제나 필요하기 마련인 소정크기의 이용조건에서만 작동하기 때문이다. 스위칭단계를 통해서 게이트는 드레인을 구동함으로써 충전되고 상기 MOS-FET은 스위칭을 시작하는 방식으로 진행된다. 게이트의 전압은 드레인 전압의 강하분과 같으며, 동시에 상기 게이트는 높은 충전전압으로부터 안전하게 유지된다. 가능한 한 큰 전류 펄스를 유지하기 위하여 상술한 바와 같이 구성요소 및회로구성 또는 충전전압을 알맞게 선택함으로써, 게이트전압은 가능한 한 증가되지만 게이트는 손상 받지 않을 수 있게 된다.

본 발명에 따르는 대상의 유용한 다른 구성은 종속항에 게재되어 있다.

본 발명의 대상은 도면에 도시된 도면부호를 포함한 실시예와 관련하여 아래에서 상세히 설명하기로 한다.

도면에서는 전체적으로 동일한 구성부에 대하여 동일한 도면부호를 사용하였다.

본 발명에 따르는 출력단 제어회로 회로배치의 제 1 실시예는 도 1에 도시설명되었다. 도 1에 도시된 회로배치는 전압공급부(6)가 생략되었으며, 또한 제어회로(5)용 전기 에너지가 출력단의 최종단계로부터 공급된다는 사실이 도 3에 따른 종래 기술의 경우와 다른 점이다. 여기서 MOS-FET(1)의 드레인은 제어회로(5)와 연결되어 있다.

상술한 바와 같이 게이트 전압은 가능한 한 큰 전류펄스를 유지하기 위하여 가능한 한 높아야 하지만 게이트를 손상시켜서는 안된다. 소망의 크고 짧은 펄스전류만으로 MOS-FET(1)의 마지막으로 얻어진 턴-온 임피던스로 인해 발생되는 드레인의 전압강하를 게이트 전압공급용으로 이용할 수가 있다. 이는 구성요소, 회로구성 및 충전전압을 알맞게 선택함으로써 결정될 수 있다.

이 회로배치가 갖는 또하나의 장점은 게이트에 인가된 제어회로의 전류는 공급전압에 의해서 직접 흐르지 않고 언제나 부하를 통과하여, 상기 부하를 통해 전체적인 전류의 흐름을 촉진시킨다.

도 1에 따른 실시예에서의 제어회로(5)를 도 2에서는 각 소자들로 상세하게 설명하였다. 도면을 참조하면 상기 제어회로가 직렬로 뒤이어서 스위치되며 MOS-FET(1)의 게이트와 접속되어 있는 NPN-트랜지스터(7) 및 PNP-트랜지스터(8)로 이루어져 있음을 알 수 있다.

도 2에 도시된 회로배치에서는 저 전력이고 충전전압이 50V인 MOS-FET을 이용할 경우에 피크전류는 100A에 달하며, 이 때 게이트전압은 15V 상승한다.

Claims (1)

1. 펄스 출력단 제어용 회로 배치에 있어서, MOS-FET(1)을 가지는 MOS-FET 전력단; 및 제어 회로(5)를 포함하고 있으며, 상기 제어회로(5)는 유일한 전압공급원으로서 MOS-FET(1)의 드레인에 접속되어 있고, 도전 상태에서 상기 MOS-FET(1)의 드레인을 상기 MOS-FET(1)의 게이트에 직접 접속하고 있으며, 부하회로에서의 회로-파라미터는, 상기 MOS-FET(1)의 드레인에서의 전압강하분이 MOS-FET(1)의 게이트의 최대 허용전압을 초과하지 않도록 설정되고, 상기 MOS-FET(1)의 드레인으로부터 상기 제어회로(5)로 흐르는 공급전류가 부하전류에 기여하는 것을 특징으로 하는 회로배치.

Images