KR100411593B1 - 엠에스씨의 아이더블유유에서 타임 정렬 시스템 - Google Patents

엠에스씨의 아이더블유유에서 타임 정렬 시스템 Download PDF

Info

Publication number
KR100411593B1
KR100411593B1 KR10-2001-0079660A KR20010079660A KR100411593B1 KR 100411593 B1 KR100411593 B1 KR 100411593B1 KR 20010079660 A KR20010079660 A KR 20010079660A KR 100411593 B1 KR100411593 B1 KR 100411593B1
Authority
KR
South Korea
Prior art keywords
block
packet data
data
time alignment
control
Prior art date
Application number
KR10-2001-0079660A
Other languages
English (en)
Other versions
KR20030049453A (ko
Inventor
조성진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0079660A priority Critical patent/KR100411593B1/ko
Publication of KR20030049453A publication Critical patent/KR20030049453A/ko
Application granted granted Critical
Publication of KR100411593B1 publication Critical patent/KR100411593B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5671—Support of voice

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Telephonic Communication Services (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 MSC(Mobile Switching Center)와 해당 MSC 내 IWU(Inter-working Unit)간의 패킷 음성 데이터를 처리함에 있어 해당 IWU 내의 AMR(Adaptive Multi-rate CODEC) 보코더 장치에서 해당 패킷 음성 데이터의 타임 정렬 기능을 구현하도록 한 MSC의 IWU에서 타임 정렬 시스템에 관한 것이다.
본 발명은 상기 AMR 보코더 장치에서 패킷 음성 데이터의 타임 정렬 기능을 구현함으로써, 해당 AMR 보코더 장치에서 트랜스코딩되어진 음성 패킷 데이터 전송에 있어 유선 및 무선간의 버퍼 지연으로 인한 데이터 유실로 인해 연동되어진 음성 트래픽에 음질이 저하될 경우에 패킷 데이터의 전송 타이밍을 제어함에 따라 음질을 개선하고 데이터의 유실 감소 및 지연을 최소화할 수 있다.

Description

엠에스씨의 아이더블유유에서 타임 정렬 시스템 {Apparatus for Time Alignment in IWU of MSC}
본 발명은 MSC의 IWU에서 타임 정렬 시스템에 관한 것으로, 특히 MSC와 해당 MSC 내 IWU간의 패킷 음성 데이터를 처리함에 있어 해당 IWU 내의 AMR(Adaptive Multi-rate CODEC) 보코더 장치에서 해당 패킷 음성 데이터의 타임 정렬 기능(Time Alignment Function)을 구현하도록 한 MSC의 IWU에서 타임 정렬 시스템에 관한 것이다.
일반적으로, 3GPP(Third Generation Partnership Project) 시스템에서 제시되고 있는 CN(Core Network)의 레퍼런스 모델(Reference Model)에 기초하면, 각각의 MSC에는 PCM(Pulse Code Modulation) 음성 데이터 처리를 위한 IWU를 수용하고 있으며, 호 종류 및 제어에 의해서 그 역할을 수행하고 있다.
도 1은 종래 MSC 내의 IWU에 대한 구성을 나타낸 블록도이다.
종래 MSC 내의 IWU은 도 1에 도시된 바와 같이, ATM 인터페이스 장치(11)와, 보코더 장치(12)와, 트래픽 푸울(Traffic Pool) 장치(13)와, E1/No.7 인터페이스 장치(14)와, 메인 프로세서(Main Processor)(15)를 포함하여 이루어져 있다.
여기서, 53(Byte) 셀(cell) 단위로 고속 데이터 전송이 가능한 ATM(Asynchronous Transfer Mode) 망으로 연동되어지는 MSC를 통해 ATM 셀을 AAL2(ATM Adaptation Layer 2)를 이용하여 음성 데이터를 처리할 수 있도록 하기위해서, ATM 인터페이스 장치(11)를 거쳐 수신되어진 패킷(Packet) 형태의 음성 데이터는 보코더 장치(12)를 통하여 PCM 음성 데이터로 트랜스코딩(Trans-coding)되어진다.
그리고, 상기 트랜스코딩된 PCM 음성 데이터는 트래픽 푸울 장치(13)를 통하여 TDM(Time Division Multiplex) 처리되며, 트렁크(Trunk) 장치 및 부가 서비스 장치로의 상호 연동을 이루는 E1/No.7 인터페이스 장치(14)로 인가되어 PSTN(Public Switched Telephone Network)과의 연결이 이루어지게 된다. 또한, 각각의 E1/No.7 인터페이스 장치(14)는 상위의 MP(Main Processor)를 통하여 호 제어 관련 정보를 송수신하여 트래픽 처리를 원활하게 할 수 있도록 이루어져 있다.
도 2는 종래 3GPP 시스템 구성인 IWU 내에서의 보코더 장치의 구성을 나타낸 블록도이다.
해당 IWU 내의 보코더 장치는 도 2에 도시된 바와 같이, 제어 블록(21)과, DSP 블록(22)과, 레퍼런스 블록(23)을 포함하여 이루어져 있다.
여기서, 상위 MP에 의한 호 제어 정보를 수신받아 상기 ATM 인터페이스 장치(11)를 거쳐 처리되어진 음성 패킷 데이터는 멀티 레이트(Multi-rate)를 지원하기 위한 34(Byte) AMR 형태의 업 프레임(UP Frame) 구조를 가지고 있으며, 해당 34(Byte) AMR 형태의 업 패킷 데이터는 상기 ATM 인터페이스 장치(11)로부터 수신되어지는 동기화 신호(Sync FS)에 맞추어 DSP 블록(22)에 의해 트랜스코딩되어지게 된다.
그리고, 상기 트랜스코딩되어진 PCM 음성 데이터는 상기 트래픽 푸울장치(13)로부터 송신되어지는 동기화 신호(Sync FS)에 의해 상기 트래픽 푸울 장치(13)로 전송되어진다.
그리고, 역 과정으로, 상기 보코더 장치(12)는 상기 트래픽 푸울 장치(13)로부터 송신되어지는 동기화 신호(Sync FS)에 의해 전송되어진 PCM 음성 데이터를 34(Byte)에 유효(Valid)한 음성 데이터를 갖는 업 프레임 패킷 구조로 트랜스코딩한 후에, 상기 ATM 인터페이스 장치(11)로부터 수신되는 동기화 신호(Sync FS)에 의해 상기 ATM 인터페이스 장치(11)로 송신해 준다.
상술한 바와 같은 구성을 가지는 종래 MSC 내의 IWU에 구비된 보코더 장치의 동작을 도 2를 참고하여 간략하게 살펴보면 다음과 같다.
상위 MP의 호 제어 정보에 의해 할당되어지는 트래픽 정보는 제어 블록(21)의 제어에 따라 DSP 블록(22) 내의 해당 채널을 인에이블(Enable)되도록 하며, 트래픽 푸울 장치(13)로부터 수신한 동기화 신호(Sync FS)에 의해 125(usec) 단위로 동기되어 해당 트래픽 푸울 장치(13)로부터 수신되어지는 PCM 음성데이터는 34(Byte) 패킷으로 트랜스코딩되어진다.
이에, 상기 트랜스코딩된 데이터는 레퍼런스 블록(23)에서 보내어지는 패킷 데이터의 20(msec) 동기화 신호(Sync FS)에 맞추어서 ATM 인터페이스 장치(11)로 전송되어진다.
그리고, 상기 ATM 인터페이스 장치(11)로부터 동기화되어 수신되어지는 패킷 데이터는 역으로 PCM 데이터화된 후에, 상기 레퍼런스 블록(23)에서 보내어지는 PCM 데이터의 125(usec) 동기화 신호(Sync FS)에 맞추어서 상기 트래픽 푸울장치(13)로 전송되어진다.
그런데, 상술한 바와 같은 종래 보코더 장치 내에서 트랜스코딩되어진 34(Byte) 업 프레임 패킷 데이터는 ATM 인터페이스 장치를 거쳐 53(Byte) 셀 단위로 ATM 망을 통해 RNC(Radio Network Controller)단에 전송되어 이동 통신 가입자와 연동됨으로써 음성 트래픽 호가 점유되어지게 되는데, 이때 유선 및 무선 구간의 데이터 전송에 있어 버퍼 지연(Buffer Delay)과 데이터 전송 타이밍 지연(Timing Delay) 및 기타 외부 영향 등으로 인하여 패킷 음성 데이터의 유실이 발생할 경우에 데이터의 전송 효율이 낮아지게 되어 음질 저하 현상이 발생하게 되는 문제점이 있었다.
또한, '3GPP TS24.415'에서 타임 정렬 기능에 대해 명시되어 있지만 구체적으로는 구현되어 있지 않은 상태이므로, 3GPP 시스템에 CN 내 패킷 데이터의 전송 타이밍 제어를 보코더 장치에서 구현하여 전송 데이터의 버퍼 지연에 의한 데이터 유실을 최소화할 필요가 있었다.
전술한 바와 같은 문제점 내지는 필요성을 해결하기 위한 것으로, 본 발명은 3GPP 시스템의 CN 구성 요소인 MSC와 해당 MSC 내에 수용되어 있는 IWU간의 패킷 음성 데이터를 처리함에 있어서, 해당 IWU 내에 구성되어진 AMR 보코더 장치에서 해당 패킷 음성 데이터의 타임 정렬 기능을 구현하도록 하는데, 그 목적이 있다.
또한, 본 발명은 트랜스코딩되어진 음성 패킷 데이터 전송에 있어 유선 및무선간의 버퍼 지연으로 인한 데이터 유실로 인해 연동되어진 음성 트래픽에 음질이 저하될 경우에 패킷 데이터의 전송 타이밍을 제어함에 따라 음질을 개선하고 데이터의 유실 감소 및 지연을 최소화하는데, 그 목적이 있다.
도 1은 종래 MSC(Mobile Switching Center) 내의 IWU(Inter-working Unit)를 나타낸 구성 블록도.
도 2는 도 1에 있어 보코더(Vocoder) 장치를 나타낸 구성 블록도.
도 3은 본 발명의 실시 예에 따른 MSC의 IWU에서 타임 정렬 시스템을 나타낸 구성 블록도.
* 도면의 주요 부분에 대한 부호의 설명 *
30 : 제어 블록(Control Block)
40 : 레퍼런스 블록(Reference Block)
50 : DSP 블록(Digital Signal Processor Block)
60 : 타임 정렬 블록(Time Alignment Block)
70 : 멀티플렉서 블록(Multiplexor Block)
상술한 바와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 MSC의 IWU에서 타임 정렬 시스템은 ATM(Asynchronous Transfer Mode) 망으로 연동되어지는 MSC(Mobile Switching Center)를 통해 수신되는 ATM 셀을 AAL2(ATM Adaptation Layer 2)를 이용하여 처리하는 ATM 인터페이스 장치와; PCM(Pulse Code Modulation) 데이터를 TDM(Time Division Multiplex) 처리하여 상위의 MP(Main Processor)를 통해 호 제어 관련 정보의 송수신 기능을 가진 E1/No.7 인터페이스 장치와 송수신하는 트래픽 푸울 장치와; 상기 트래픽 푸울 장치로부터 수신되는 PCM 데이터를 패킷 데이터화하며, 해당 패킷 데이터의 타임 정렬을 수행하여 상기 ATM 인터페이스 장치로의 패킷 데이터의 전송 타이밍을 제어하는 보코더 장치를 포함하여 이루어진 것을 특징으로 한다.
바람직하게는, 상기 보코더 장치는 상기 상위 MP의 호 제어 정보를 수신해 점유된 DSP(Digital Signal Processor) 및 채널에 대한 트래픽 흐름을 제어하며, 상위 MP로부터 전송 타임 정렬 요청 정보를 수신받아 제어 신호를 송신하는 제어 블록과; 상기 제어 블록의 제어에 따라 상기 트래픽 푸울 장치 또는 상기 ATM 인터페이스 장치로부터 프레임 신호 및 클럭 신호를 수신받아 동기 신호를 제공하는 레퍼런스 블록과; 상기 제어 블록의 제어에 의해 점유된 DSP 및 채널에 대한 PCM 데이터를 패킷 데이터로 트랜스코딩하고 해당 패킷 데이터를 PCM 데이터로 트랜스코딩하는 DSP 블록과; 듀얼 포트 메모리를 구비하여 상기 DSP 블록에 의해 트랜스코딩된 유효 패킷 데이터를 전송하고자 하는 타이밍 지연 시간 동안 지연하였다가 출력하는 타임 정렬 블록과; 상기 제어 블록의 제어 신호에 따라 상기 타임 정렬 블록으로부터 인가되는 지연 없는 패킷 데이터 및 타이밍 지연 시간 동안 지연된 패킷 데이터들 중에서 상기 ATM 인터페이스 장치로 전송할 패킷 데이터를 선택하는 멀티플렉서 블록을 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 레퍼런스 블록은 PCM 데이터를 송수신할 경우에 상기 트래픽 푸울 장치로부터 수신되어지는 프레임 신호 및 클럭 신호를 동기 신호로 사용하여 상기 DSP 블록에 제공하며, 패킷 데이터를 송수신할 경우에 상기 ATM 인터페이스 장치로부터 수신되어지는 프레임 신호 및 클럭 신호를 동기 신호로 사용하여 상기 DSP 블록에 제공하며, 트랜스코딩에 필요한 동기 신호를 상기 DSP 블록에 제공하며, 전송 타이밍 제어에 필요한 동기 신호를 상기 타임 정렬 블록에 제공하는 것을 특징으로 한다.
또한, 상기 타임 정렬 블록은 상기 DSP 블록으로부터 패킷 데이터를 인가받아 상기 듀얼 포트 메모리의 하위 비트에 제1 지연 시간 동안의 유효 패킷 데이터만을 등간격으로 순차적으로 기록하며, 상기 레퍼런스 블록으로부터 인가되는 동기 신호에 맞추어 상기 듀얼 포트 메모리에서 제1 지연된 패킷 데이터를 상기 멀티플렉서 블록으로 인가하며, 해당 제1 지연된 패킷 데이터를 상기 듀얼 포트 메모리의상위 비트에 제2 지연 시간 동안 다시 등간격으로 순차적으로 기록하며, 상기 레퍼런스 블록으로부터 인가되는 동기 신호에 맞추어 상기 듀얼 포트 메모리에서 제2 지연된 패킷 데이터를 상기 멀티플렉서 블록으로 인가하는 것을 특징으로 하는 한다. 이하, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
본 발명의 실시 예에 따른 MSC의 IWU에서 타임 정렬 시스템은 도 3에 도시된 바와 같이, 제어 블록(30)과, 레퍼런스 블록(40)과, DSP 블록(50)과, 타임 정렬 블록(60)과, 멀티플렉서 블록(70)을 포함하여 이루어진다.
상기 제어 블록(30)은 상위 MP의 호 제어 정보를 수신하여 점유되어진 DSP 및 채널에 대한 트래픽 흐름을 제어하며, 또한 상위 MP로부터 음성 패킷 데이터의 전송 타임 정렬 요청 정보를 수신받아 상기 멀티플렉서 블록(70)에 제어 신호(CS)를 송신하여 해당 요구되어진 음성 패킷 데이터의 전송 타이밍 지연을 제어하는 역할을 수행한다.
상기 레퍼런스 블록(40)은 상기 제어 블록(30)의 제어에 따라 동작을 수행하며, 트래픽 푸울 장치 또는 ATM 인터페이스 장치로부터 프레임 신호(Sync FS) 및 클럭 신호(CLK)를 수신받는데, PCM 음성 데이터를 처리할 경우에는 해당 트래픽 푸울 장치로부터 수신되어지는 프레임 신호(Sync FS) 및 클럭 신호(CLK)를 동기화 신호로 사용하여 해당 PCM 음성 데이터를 송수신할 수 있도록 상기 DSP 블록(33)에 제공해 주며, 패킷 음성 데이터를 처리할 경우에는 ATM 인터페이스 장치로부터 수신되어지는 프레임 신호(Sync FS) 및 클럭 신호(CLK)를 동기화 신호로 사용하여 해당 패킷 음성 데이터를 송수신할 수 있도록 상기 DSP 블록(33)에 제공해 주며, 트랜스코딩에 필요한 동기 신호를 상기 DSP 블록(33)에 제공해 주며, 전송 타이밍 제어에 필요한 동기 신호를 상기 타임 정렬 블록(60)에 제공해 준다.
상기 DSP 블록(50)은 상기 제어 블록(30)의 제어에 의해 점유되어진 DSP 및 채널에 대한 PCM 음성 데이터를 상기 레퍼런스 블록(40)의 동기 신호에 맞추어 상기 트래픽 푸울 장치로부터 수신받아 34(Byte)의 업 패킷 데이터로 트랜스코딩한 후에 해당 패킷 데이터를 상기 레퍼런스 블록(40)의 동기 신호에 맞추어 상기 타임 정렬 블록(60)과 멀티플렉서 블록(70)으로 인가해 주며, 역으로 상기 제어 블록(30)의 제어에 의해 점유되어진 DSP 및 채널에 대한 34(Byte)의 업 패킷 데이터를 상기 레퍼런스 블록(40)의 동기 신호에 맞추어 상기 ATM 인터페이스 장치로부터 수신받아 PCM 데이터로 트랜스코딩한 후에 해당 PCM 데이터를 상기 레퍼런스 블록(40)의 동기 신호에 맞추어 상기 트래픽 푸울 장치로 전송해 준다. 여기서, 상기 DSP 블록(50)에 의해 트랜스코딩되어진 AMR 형태의 업 프레임 구조를 가지는 음성 패킷 데이터 중에서 유효한 음성 데이터는 34(Byte)로 이루어진다.
상기 타임 정렬 블록(60)은 듀얼 포트 메모리(Dual Port Memory)를 구비하고 있는데, 상기 DSP 블록(50)에 의해 트랜스코딩되어진 유효한 34(Byte)에 해당하는 패킷 데이터를 상기 레퍼런스 블록(40)의 동기 신호에 맞추어 인가받아 바로 상기 멀티플렉서 블록(70)으로 인가해 주거나, 해당 듀얼 포트 메모리를 이용하여 해당 유효한 34(Byte) 패킷 데이터만을 전송하고자 하는 타이밍 지연 시간 동안 예를 들어, 20(msec) 및 40(msec) 단위로 저장하였다가 상기 멀티플렉서 블록(70)에 인가해 주는 역할을 수행한다.
상기 멀티플렉서 블록(70)은 상기 제어 블록(31)으로부터 인가되는 제어 신호(CS)에 따라 상기 ATM 인터페이스 장치로 전송할 패킷 데이터를 선택하여 전송하는데, 즉 상기 타임 정렬 블록(60)으로부터 인가되는 지연 없는 패킷 데이터, 20(msec) 단위로 타임 지연된 패킷 데이터 및 40(msec) 단위로 타임 지연된 패킷 데이터를 수신받고 해당 수신받은 패킷 데이터 중에서 상위 MP의 호 제어 정보에 의해 타임 정렬 기능 요청 시의 원하는 전송 타이밍에 상기 ATM 인터페이스 장치로 전송할 패킷 데이터를 하나 선택하여 전송해 주는 역할을 수행한다.
본 발명의 실시 예에 따른 MSC의 IWU에서 타임 정렬 시스템의 동작을 다음과 같다.
먼저, 상위 MP의 제어에 따라 제어 블록(31)에 의해 설정되어진 음성 트래픽 채널에 대한 PCM 데이터의 전송의 경우에는 125(usec) 단위로 이루어지며, 패킷 데이터의 전송의 경우에는 20(msec) 단위로 이루어진다.
이 때, 트랜스코딩을 수행하는 DSP 블록(33)에서는 20(msec) 단위로 해당 음성 트래픽 채널에 대한 PCM 데이터를 패킷 데이터화한 후에 전송하게 되는데, 해당 음성 트래픽 채널에 대한 PCM 데이터는 20(msec) 동안 160(Byte)으로 이루어지게 되지만, 실제 AMR 형태의 업 패킷은 유효한 34(Byte)로 구성되어진다.
결과적으로, 상기 음성 트래픽 채널에 대한 34(Byte)의 패킷 데이터는125(usec) 간격으로 1(Byte) 단위로 구성되어지게 된다.
타임 정렬 블록(34)에서는 상기 DSP 블록(33)으로부터 34(Byte) 패킷화된 음성 데이터를 인가받아 내부에 구비되어 있는 듀얼 포트 메모리에 내부 데이터 처리를 거쳐 첫 번째 20(msec) 동안의 유효한 34(Byte) 데이터만을 메모리의 하위 8 비트에 125(usec) 등간격으로 순차적으로 기록하게 된다.
그리고, 상기 타임 정렬 블록(34)에서는 PCM 데이터의 트랜스코딩 동작(Trans-coding Operation)이 이루어지는 두 번째 20(msec) 동기 신호를 레퍼런스 블록(32)으로부터 인가받아 해당 동기 신호에 맞추어 상기 듀얼 포트 메모리에 기록된 20(msec) 데이터를 멀티플렉서 블록(35)으로 인가할 수 있도록 하기 위해서, 해당 두 번째 20(msec) 동작 전에 상기 듀얼 포트 메모리에 기록된 데이터를 판독해서 내부 데이터 처리를 거쳐 해당 동기 신호에 맞추어 해당 20(msec) 지연된 데이터를 해당 멀티플렉서 블록(35)으로 인가해 준다.
또한, 상기 타임 정렬 블록(34)에서는 상기 듀얼 포트 메모리에서 판독되어진 20(msec) 지연 특성을 가지는 하위 8 비트 데이터를 상기 듀얼 포트 메모리의 동일한 어드레스의 상위 8 비트에 다시 순차적으로 125(usec) 등간격으로 기록해 줌으로써, 40(msec) 지연 특성을 가지는 패킷 데이터를 저장하게 된다.
그런 후, 상기 타임 정렬 블록(34)에서는 세 번째의 20(msec) 동작 전에 상기 듀얼 포트 메모리의 상위 8 비트에 기록된 40(msec) 지연되어진 데이터를 판독해서 내부 데이터 처리를 거친 후에, 상기 레퍼런스 블록(32)으로부터 인가되는 동기 신호에 맞추어 해당 40(msec) 지연된 데이터를 상기 멀티플렉서 블록(35)으로인가해 준다.
이에 따라, 상기 멀티플렉서 블록(35)에 전송되어지는 패킷화된 데이터는 결과적으로 지연이 없는 패킷 데이터와, 20(msec) 지연된 패킷 데이터와, 40(msec) 지연된 패킷 데이터의 세 가지가 된다.
이에, 상기 멀티플렉서 블록(35)은 상기 타임 정렬 블록(34)으로부터 상기 세 가지의 패킷 데이터를 수신받으며, 상기 제어 블록(31)의 제어에 의해 하나의 패킷 데이터를 선택하여 ATM 인터페이스 장치로 전송해 줌으로써, 패킷 데이터를 해당 ATM 인터페이스 장치로 전송함에 있어 상위 MP의 요구 시에 패킷 데이터의 전송 타이밍(Transmission Timing)을 제어할 수 있게 된다.
이상과 같이, 본 발명에 의해 3GPP 시스템의 CN 구성 요소인 MSC와 해당 MSC 내에 수용되어 있는 IWU 내에 구성되어진 AMR 보코더 장치에서 패킷 음성 데이터의 타임 정렬 기능을 구현함으로써, 해당 AMR 보코더 장치에서 트랜스코딩되어진 음성 패킷 데이터 전송에 있어 유선 및 무선간의 버퍼 지연으로 인한 데이터 유실로 인해 연동되어진 음성 트래픽에 음질이 저하될 경우에 패킷 데이터의 전송 타이밍을 제어함에 따라 음질을 개선하고 데이터의 유실 감소 및 지연을 최소화할 수 있다.

Claims (4)

  1. ATM(Asynchronous Transfer Mode) 망으로 연동되어지는 MSC(Mobile Switching Center)를 통해 수신되는 ATM 셀을 AAL2(ATM Adaptation Layer 2)를 이용하여 처리하는 ATM 인터페이스 장치와;
    PCM(Pulse Code Modulation) 데이터를 TDM(Time Division Multiplex) 처리하여 상위의 MP(Main Processor)를 통해 호 제어 관련 정보의 송수신 기능을 가진 E1/No.7 인터페이스 장치와 송수신하는 트래픽 푸울 장치와;
    상기 트래픽 푸울 장치로부터 수신되는 PCM 데이터를 패킷 데이터화하며, 해당 패킷 데이터의 타임 정렬을 수행하여 상기 ATM 인터페이스 장치로의 패킷 데이터의 전송 타이밍을 제어하는 보코더 장치를 포함하여 이루어진 것을 특징으로 하는 엠에스씨의 아이더블유유에서 타임 정렬 시스템.
  2. 제1항에 있어서,
    상기 보코더 장치는 상기 상위 MP의 호 제어 정보를 수신해 점유된 DSP(Digital Signal Processor) 및 채널에 대한 트래픽 흐름을 제어하며, 상기 상위 MP로부터 전송 타임 정렬 요청 정보를 수신받아 제어 신호를 송신하는 제어 블록과;
    상기 제어 블록의 제어에 따라 상기 트래픽 푸울 장치 또는 상기 ATM 인터페이스 장치로부터 프레임 신호 및 클럭 신호를 수신받아 동기 신호를 제공하는 레퍼런스 블록과;
    상기 제어 블록의 제어에 의해 점유된 DSP 및 채널에 대한 PCM 데이터를 패킷 데이터로 트랜스코딩하고 해당 패킷 데이터를 PCM 데이터로 트랜스코딩하는 DSP 블록과;
    듀얼 포트 메모리를 구비하여 상기 DSP 블록에 의해 트랜스코딩된 유효 패킷 데이터를 전송하고자 하는 타이밍 지연 시간 동안 지연하였다가 출력하는 타임 정렬 블록과;
    상기 제어 블록의 제어 신호에 따라 상기 타임 정렬 블록로부터 인가되는 지연 없는 패킷 데이터 및 타이밍 지연 시간 동안 지연된 패킷 데이터들 중에서 상기 ATM 인터페이스 장치로 전송할 패킷 데이터를 선택하는 멀티플렉서 블록을 포함하여 이루어진 것을 특징으로 하는 엠에스씨의 아이더블유유에서 타임 정렬 시스템.
  3. 제2항에 있어서,
    상기 레퍼런스 블록은 PCM 데이터를 송수신할 경우에 상기 트래픽 푸울 장치로부터 수신되어지는 프레임 신호 및 클럭 신호를 동기 신호로 사용하여 상기 DSP 블록에 제공하며, 패킷 데이터를 송수신할 경우에 상기 ATM 인터페이스 장치로부터 수신되어지는 프레임 신호 및 클럭 신호를 동기 신호로 사용하여 상기 DSP 블록에 제공하며, 트랜스코딩에 필요한 동기 신호를 상기 DSP 블록에 제공하며, 전송 타이밍 제어에 필요한 동기 신호를 상기 타임 정렬 블록에 제공하는 것을 특징으로 하는 엠에스씨의 아이더블유유에서 타임 정렬 시스템.
  4. 제2항에 있어서,
    상기 타임 정렬 블록은 상기 DSP 블록으로부터 패킷 데이터를 인가받아 상기 듀얼 포트 메모리의 하위 비트에 제1 지연 시간 동안의 유효 패킷 데이터만을 등간격으로 순차적으로 기록하며, 상기 레퍼런스 블록으로부터 인가되는 동기 신호에 맞추어 상기 듀얼 포트 메모리에서 제1 지연된 패킷 데이터를 상기 멀티플렉서 블록으로 인가하며, 해당 제1 지연된 패킷 데이터를 상기 듀얼 포트 메모리의 상위 비트에 제2 지연 시간 동안 다시 등간격으로 순차적으로 기록하며, 상기 레퍼런스 블록으로부터 인가되는 동기 신호에 맞추어 상기 듀얼 포트 메모리에서 제2 지연된 패킷 데이터를 상기 멀티플렉서 블록으로 인가하는 것을 특징으로 하는 엠에스씨의 아이더블유유에서 타임 정렬 시스템.
KR10-2001-0079660A 2001-12-15 2001-12-15 엠에스씨의 아이더블유유에서 타임 정렬 시스템 KR100411593B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0079660A KR100411593B1 (ko) 2001-12-15 2001-12-15 엠에스씨의 아이더블유유에서 타임 정렬 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0079660A KR100411593B1 (ko) 2001-12-15 2001-12-15 엠에스씨의 아이더블유유에서 타임 정렬 시스템

Publications (2)

Publication Number Publication Date
KR20030049453A KR20030049453A (ko) 2003-06-25
KR100411593B1 true KR100411593B1 (ko) 2003-12-18

Family

ID=29575261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0079660A KR100411593B1 (ko) 2001-12-15 2001-12-15 엠에스씨의 아이더블유유에서 타임 정렬 시스템

Country Status (1)

Country Link
KR (1) KR100411593B1 (ko)

Also Published As

Publication number Publication date
KR20030049453A (ko) 2003-06-25

Similar Documents

Publication Publication Date Title
JP4365029B2 (ja) ディジタル通信システム内での音声およびデータ送信切換
KR100330241B1 (ko) 무선패킷음성데이터통신장치및방법
US6785557B2 (en) Method of transmitting data, in particular GSM data
JP2002505048A (ja) パケットデータネットワークによる双方向ビデオ通信
JPH08501676A (ja) 通信ネットワークにおいて情報を伝達する装置および方法
US6738374B1 (en) Speech transmission in a packet network
US5996018A (en) Method and apparatus to reduce jitter and end-to-end delay for multimedia data signalling
AU2002301534B2 (en) Data translation apparatus of ATM in mobile communication system
CA2380253C (en) Method and communications system for handling a packet service
KR100279622B1 (ko) 음성 패킷 전송 제어 방법 및 장치
CN100558087C (zh) 数据业务传输方法
JP2000504168A (ja) 移動通信ネットワークにおけるスピーチ送信
CN102349283A (zh) 网关装置、网关方法和通信系统
KR100411593B1 (ko) 엠에스씨의 아이더블유유에서 타임 정렬 시스템
US20050037790A1 (en) Method and system for selecting a vocoder in a mobile communication system
KR20000071522A (ko) 지연 요동 흡수 장치 및 방법
KR100385222B1 (ko) 아이뜨블유유 내의 보코더에서 피씨엠 호 처리 장치
KR100490010B1 (ko) 브이오디에스엘 게이트웨이의 음성 트래픽 전달 장치
JP2002534843A (ja) データ送信方法及びネットワーク要素
KR100430653B1 (ko) 엠에스씨의 아이더블유유 내 보코더 장치의 타임 정렬부
EP1006742A1 (en) DSP platform for digital cellular mobile radio communication systems
JP3986729B2 (ja) 遅延揺らぎ吸収制御方法およびその方法を利用する多重化装置
JP2003188988A (ja) ＶｏＩＰにおける音声チャネル多重化伝送システム
KR100619260B1 (ko) 듀얼 버퍼를 이용한 근거리 전용 무선 통신 시스템의 음성데이타 전송 장치
KR100492889B1 (ko) 엠에스씨의 아이더블유유 내 보코더의 피씨엠 호 제어 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081201

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee