KR100405755B1

KR100405755B1 - 광디스크의 지터 측정 회로

Info

Publication number: KR100405755B1
Application number: KR10-2001-0060958A
Authority: KR
Inventors: 변형구
Original assignee: 주식회사 씨엔에스
Priority date: 2001-09-29
Filing date: 2001-09-29
Publication date: 2003-11-14
Also published as: KR20030027601A

Abstract

광디스크의 지터(Jitter) 측정을 위한 광디스크의 지터 측정 회로가 개시되어 있다. 본 발명에 따르면, 광픽업 웨이브 신호를 A/D 컨버팅 하기 위한 A/D 변환부; 광픽업 웨이브 신호의 파형 극성 변환 위치를 검출하여 제로크로싱 포인트를 검출하기 위한 제로크로싱 검출부; 광픽업 웨이브 신호의 시스템 클럭 수 및 제로크로싱 포인트로부터 시스템 클록 에지 포인트 사이의 N배수의 클럭을 카운팅하기 위한 카운터부; 제로크로싱 포인트로부터 첫 번째 N배수 클럭까지의 주기(Tnj) 및 최후의 N배수 클럭부터 제로크로싱 포인트까지의 주기(Tpj)를 연산출력하기 위한 제로크로싱 타임연산부; 및 광디스크의 한 개 피트(PIT) 정보에 따른 광픽업 웨이브 신호의 시스템 클럭 수, 편차 정보(T_delta) 및 상기 편차 정보(T_delta)의 극성을 표시하기 위한 플래그 정보를 출력하기 위한 지터 연산부로 이루어져, 높은 주파수의 클럭 주기를 사용하지 않고 아날로그 신호와 디지털 신호가 매칭을 이루도록 하는 효과 및 높은 주파수를 사용하지 않음에 따라 이를 구현하기 위한 하드웨어가 단순해지며, 하드웨어의 구현 단가를 저하시킬 수 있는 효과를 얻는다.

Description

광디스크의 지터 측정 회로{A JITTER DETECTING CIRCUIT OF OPTICAL DISC}

본 발명은 광 디스크의 정보 측정에 관한 것으로, 보다 상세히는 광 디스크의 정보 재생시 발생되는 지터(Jitter)를 저주파 펄스를 이용해 그 편차값을 검출하기 위한 광디스크의 지터 측정 회로에 관한 것이다.

일반적으로, 정보 저장 매체의 하나인 광 디스크에는 DVD와 CD가 있으며, 이들은 공히 디지털 데이터를 디스크에 1Bit Serial로 기록하는데 적게는 수 백 Mega byte에서 많게는 수 Giga byte급의 저장 용량을 갖고 있다.

디스크에 기록된 정보는 시스템 클럭 기준으로 3T(3개 클럭 구간)에서 14T(14개 클럭 구간)의 폭을 갖는 신호로 기록된다. 즉, 신호의 상태가 Low이건 High이건 한 상태로 바뀌면 최소한 3 클럭 구간은 동일한 상태로 유지되며, 아무리 길어도 14 클럭 구간 보다 긴 구간은 발생할 수 없도록 규정되어 있다. 이와 같은 디스크에 기록된 정보를 읽을 때는 광 픽업을 통해 읽어들인 신호가 시스템 클럭 대비 정확하게 N(3 ~ 14)개의 클럭 구간과 일치하는 경우가 발생하기 어려우며, 픽업의 특성이나 디스크의 상태등에 따라서 약간의 편차가 발생하게 된다.

이러한 편차 발생을 설명하면 다음과 같다.

먼저 도 1에 도시된 바와 같이, 광 디스크로부터 읽어들인 웨이브(Wave) 형태의 피트(Pit) 신호가 도시되고, 시스템 클럭이 도면의 상단에 0 ~ 9 개가 예시된다. A, B, C는 제로 크로싱 포인트를 나타낸다. 예시된 도면은 상기 웨이브 신호의 제로 크로싱 포인트가 시스템 클럭의 기준 시각과 일치하지 않을 경우를 나타내고 있으며, 제로 크로싱 포인트 A,B 사이에 시스템 클럭은 0,1,2의 소정 에지(edge)에 일치하여 3개의 클럭 구간을 갖고, 제로 크로싱 포인트 B,C 사이에 시스템 클럭은 3,4,5,6의 소정 에지에 일치하여 4개의 클럭 구간을 갖고 있다.

이와 같은 아날로그의 웨이브 신호를 디지털 신호로 변환하기 위해서는 각제로 크로싱 포인트에서 디지털 펄스를 생성 또는 반전시키도록 함이 이상적이나, 상기의 디지털 펄스는 시스템 클럭에 동기되어 발생하므로 실질적인 디지털 펄스는 시스템 클럭에 맞춰 상기 시스템 클럭 구간 1,2,3에 걸치는 한 개 클럭 구간의 펄스 신호를 생성한다. 제로 크로싱 포인트 B,C 구간에서도 마찬가지로 상기 웨이브 신호와 시스템 클럭 신호가 교차되는 시점인 시스템 클럭 4 부터 시스템 클럭 7까지 하나의 펄스 신호를 생성한다. 물론, 앞서 생성된 펄스 신호와는 반전 상태를 유지하며, 이는 웨이브의 형태에 준한다.

따라서, 상기 웨이브 신호와 웨이브 신호를 디지털 신호 즉, 광픽업 검출 신호는 도시된 바와 같이 상당한 차이가 발생된다. 이러한 차이에 따른 편차는 최대 0 ~ 2 클럭 간격까지 발생하며, 편차가 1 nSec 까지 측정되기 위해서는 실질적인 클럭 주파수가 1GHz 이상이 되야 하는 것이다.

한편, 상기 편차는 'N개의 시스템 클럭 + 델타(Delta)'로 표현할 수 있으며, 이러한 델타 값을 지터(Jitter)라고 하는데, 지터가 발생하는 형태와 지터값을 분석하여 시스템과 부품들의 품질을 관리하게 된다. 상기 지터를 측정함에 있어서 측정하는 델타 값을 얼마만큼 작은 시간 단위까지 측정할 것인가가 중요한데, 앞서 설명된 바와 같이 통상 1 nSec정도의 정밀도를 요구한다. 디지털 펄스의 폭을 측정하여 이를 1 nSec 정도까지의 정밀도로 측정, 처리하기 위해서는 통상적인 디지털 소자 즉, CMOS, TTL 등의 소자로써는 그 구현이 불가능하기 때문에, 고가의 디지털 소자를 통해 상기의 델타 값을 만족시키게 되는 것이다.

따라서, 광 디스크 정보의 지터를 측정하기 위해서는 특수 소자를 이용할 수밖에 없으며 이는 단가 상승의 원인이 되고 있다. 또한 상기의 특수 소자를 이용하기 위한 구현 회로가 복잡하여 제조상의 어려움이 발생하는 문제점이 야기되고 있다.

본 발명은 이와 같은 문제점을 해결하기 위해 창출된 것으로, 본 발명의 목적은 낮은 주파수의 클럭을 사용하여 광 디스크 정보의 지터 검출이 가능하도록 하는 광디스크의 지터 측정 회로를 제공함에 있다.

상기 목적을 달성하기 위한 본 발명의 관점에 따른 광디스크의 지터 측정 회로는, 상기 광디스크로부터 읽어 들인 아날로그 파형의 광픽업 웨이브 신호를 입력받아 소정의 주파수로 샘플링하여 A/D 컨버팅 하기 위한 A/D 변환부; 상기 A/D 변환부에서 변환된 디지털 신호에 기초하여 상기 아날로그 파형의 극성 변환 위치를 검출하여 상기 상기 아날로그 파형의 제로크로싱 포인트를 검출하기 위한 제로크로싱 검출부; 상기 제로크로싱 검출부에서 검출되는 제로크로싱 포인트(ZCP) 신호를 인가받아 상기 광픽업 웨이브 신호의 시스템 클럭 수 및 제로크로싱 포인트로부터 시스템 클록 에지 포인트 사이의 N배수의 클럭을 카운팅하기 위한 카운터부; 상기 제로크로싱 검출부로부터 제로크로싱 포인트 정보를 수신하고, 상기 A/D 변환부로부터 상기 광픽업 웨이브 신호의 디지트화된 정보를 입력받아 상기 제로크로싱 포인트로부터 첫 번째 N배수 클럭까지의 주기(Tnj) 및 최후의 N배수 클럭부터 제로크로싱 포인트까지의 주기(Tpj)를 연산출력하기 위한 제로크로싱 타임연산부; 및 상기 카운터부에서 출력되는 카운팅 정보와 상기 제로크로싱 타임연산부의 주기정보(Tnj 및 Tpj)를 입력받아 상기 광디스크의 한 개 피트(PIT) 정보에 따른 광픽업 웨이브 신호의 시스템 클럭 수, 편차 정보(T_delta) 및 상기 편차 정보(T_delta)의 극성을 표시하기 위한 플래그 정보를 출력하기 위한 지터 연산부로 이루어진 것을 특징으로 한다.

도 1은 광픽업 웨이브 신호와 시스템 클럭을 통해 디지털 신호의 편차를 설명하기 위한 도면이고,

도 2는 본 발명에 따라 N배수 클럭과 광픽업 웨이브 신호를 통해 디지털 신호의 편차를 산출하기 위해 설명되는 도면이며,

도 3은 도 2의 편차를 연산하기 위해 설명되는 도면이고,

도 4는 본 발명에 따른 회로 구성도이며,

도 5는 도 2의 편차 산출시 각 경우를 나타내는 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

401 : A/D 변환부 403 : 제로크로싱 타임연산부

405 : 제로크로싱 검출부 407 : 카운터부

409 : 지터 연산부 ZCP : 제로크로싱 포인트

이하, 본 발명을 첨부된 예시도면에 의거 상세히 설명하면 다음과 같다.

도 2는 본 발명에 따른 광픽업의 웨이브 신호와 시스템 클럭을 도시한 것으로, 편차 보정을 위한 설명에 사용될 것이다. 도 3은 상기 편차 보정을 위해 필요한 계산식을 설명하기 위해 사용된다. 먼저, 본 발명에서는 시스템 클럭을 4배로 증가 즉, 최소 12클럭에서 56클럭으로 제공됨을 실시예로 한다. 이러한 클럭은 도 2의 상단에 클럭 번호로 표시하고 있으며, 웨이브 신호상의 점은 시스템 클럭을 4배수한 클럭(이하, 4배수 클럭이라 함) 시점을 표시하고 있다.

도시된 바와 같이 광픽업의 웨이브 신호는 제로크로싱 포인트 예컨대, B,C 사이에서 15개의 4배수 클럭(12부터 27까지의 구간 갯수) 펄스가 안정적으로 검출되며, 상기 B포인트에서 상기 첫 번째 4배수 클럭 포인트까지(한 클럭 이하 구간), 그리고 상기 BC구간에서의 마지막4배수 클럭 포인트부터 상기 C포인트까지(한 클럭 이하 구간)의 구간이 포함된다. 상기 B,C 구간을 JT라 하며,

JT = jT + △j ------------------- 수학식 1

로 표현할 수 있다. 여기서 상기 jT는 4배수 클럭 수이며, 상기 △j 는 B포인트 근처의 한 클럭 이하의 구간과 C포인트 근처의 한 클럭 이하의 구간을 합한것으로, 이는 4배수한 클럭의 최대 2클럭 미만이 될 것이다.

한편, 본 발명을 통해 상기 JT 값을 구하기 위해서는 상기 4배수 클럭 카운트 값과 상기 △j 만 검출하면 되는 것이다. 4배수 클럭 카운트 값은 이하 설명된 하드웨어의 카운터에서 카운팅을 할 것이며, 상기 △j 를 구하기 위해서는 우선 광픽업 웨이브 신호 크기(도면의 Y좌표)를 소정 주파수로 샘플링한 A/D 컨버팅 신호를 이용한다.

도 3을 이용하면, 하나의 클럭 즉, 4배수 클럭 주기(T)에 포함되는 제로크로싱 포인트를 중심으로 펄스 구간 Tn과 펄스 구간 Tp는 전압 Vn 과 전압 Vp와 비례함을 알 수 있다(극히 짧은 시간이므로 웨이브 신호는 직선으로 간주됨). 상기 전압 Vn 과 전압 Vp는 앞서 설명된 샘플링된 신호로서, 샘플링 카운터를 통해 그 비례관계를 알 수 있는 것이다. 따라서,

T = Tp + Tn ------------------------ 수학식 2

Vp : Vn = Tp : Tn ------------------ 수학식 3 을 통해,

Tn = (T * Vn) / (Vp + Vn) ---------- 수학식 4

Tp = (T * Vp) / (Vp + Vn) ---------- 수학식 5 를 얻을 수 있다.

상기 Vp 과 Vn 및 T는 샘플링 카운터 및 시스템 클럭을 통해 알 수 있는 상수로서, 상기 Tn 및 Tp를 구하기 위한 것이다. 한편, 상기 Tp는 현재 광픽업 웨이브 신호의 펄스에 대한 시간계산에 포함되지만, 상기 Tn은 제로크로싱 포인트 이후이므로 현재의 광픽업 웨이브 신호의 펄스에 대한 시간계산에는 포함되지 않는다. 따라서 현재 위치에서의 JP 값을 산출하기 위해서는 상기 Tp를 활용하고 상기 Tn은저장하여 이후의 JP 값 산출시 사용된다. 그리고 전(前) 과정에서 저장되어 있던 Tn(Tn') 값과 현재 구간내의 4배수 클럭의 카운팅 값을 통해 JP 값을 산출하는 것이다.

따라서, 광픽업 웨이브 신호를 디지트화된 신호로 근접하게 변환하기 위해서는 상기의 4배수 클럭 카운팅 값과 상기 Tn' 및 Tp를 합산해야 하며, 여기서 Tn' 및 Tp를 아래의 표를 통해 살펴보면 다음과 같다.

i 구간

Tpi

Tnj

j 구간

Tpj

Tnk

k 구간

상기 Tpi 및 Tnj, Tpj 및 Tnk의 중앙은 제로크로싱 포인트이며, 이를 중심으로 광픽업 웨이브 신호의 극성이 절환된다. 본 발명에서는 예컨대, j 구간에서의 디지트화된 신호를 출력하기 위해서 Tnj구간과 j구간 및 Tpj구간을 산출해야 하는 것이다. 또한 이하 설명될 모든 구간은 상기 j 구간을 실시예로 한다.

상기 설명을 통해 △j 값은,

△j = Tnj + Tpj -------------------- 수학식 6

로 표현된다. 그리고 상기 △j 의 값이 4배수한 클럭 수의 2 클럭 이상이 되면 이를 반올림하여 상기 N 값을 하나 증가시키고 해당 편차(-편차)를 줄이게 된다. 따라서, 현재 발생되는 실질적인 편차값을 상기 N 값의 증감을 통해 이에 대한 보정 편차를 줄이는 것이다.

이러한 편차를 예시된 도면에 의거 상세히 설명하면 다음과 같다.

도 5a에 도시된 바와 같이, 한 구간의 광픽업 웨이브 신호에는 적어도 3개 이상의 시스템 클럭을 포함하고 있으며, 첫 번째 시스템 클럭과 웨이브 신호와의교차 시점(시스템 클럭 에지 포인트)과 제로크로싱 포인트(ZCP) 사이에 4배수의 클럭 수가 하나도 존재하지 않을 경우, 즉 Q = 0일 경우이다. 이는 상기 Tnj + Tpj 값이 4배수 클럭한 하나의 클럭보다 작기 때문에, 현재 카운팅된 시스템 클럭(N)과 편차를 합산해야 한다. 즉, N + △j = [N] + (Tnj + Tpj) 가 되는 것이다.

한편, 도 5b에 도시된 바와 같이, 제로크로싱 포인트(ZCP)와 시스템 클럭 에지 포인트 사이에 4배수 클럭이 하나가 존재할 경우, 이 때 상기 △j, 즉 Tnj + Tpj가 "1"을 넘을 경우에는 도시된 바와 같이, 시스템 클럭에서 하나의 4배수 클럭 만큼 오차가 발생하고 또한 Tnj + Tpj 만큼의 오차가 더 발생하고 있다. 여기서 상기 Tnj + Tpj가 "1"을 넘기 때문에 결국, 2개의 4배수 클럭 이상의 편차가 발생하고 있는 것이다. 환언하면, 2개 이상의 4배수 클럭은 시스템 클럭 기준으로 1/2를 넘기 때문에 상기 시스템 클럭을 하나 증가시키고, 별도의 편차를 보정할 수 있다.

먼저, 실질적인 편차값는 시스템 클럭을 4배수한 클럭 즉, 1/4T + △j가 될 것이다. 상기 두 제로크로싱 포인트 사이에 카운팅된 시스템 클럭이 N개라면, NT + 1/4T + △j가 두 제로크로싱 포인트 사이의 구간이 된다. 시스템 클럭 기준으로 발생되는 오차는 1/4T + △j가 되는 것이다. 한편, 상기 오차가 시스템 클럭의 1/2을 넘기 때문에 오차를 역으로 산출하면 오차의 범위를 줄일 수 있게 되며, 이는 상기 시스템 클럭을 하나 증가, 즉 (N + 1)T로 한 후 오차값을 산출하는 것이다.

오차 값 산출에 앞서 상기 두 제로크로싱 포인트 사이의 구간은 동일해야 하므로, 상기 NT + 1/4T + △j = (N + 1)T + α ( ; α는 새로운 편차 값)와 같이 된다. 이 때, 상기 α를 구하면, α= -3/4T + △j가 되는 것이다. 이는 △j 값에 4배수 클럭의 세 주기 값을 감산하는 것으로, 결국 편차의 범위는 줄게 되는 것이다.

즉, [N + 1] - (4배수 클럭 세 주기 - △j)를 수행하여 하나 증가된 시스템 클럭으로부터 발생한 편차를 줄이게 된다.- 대괄호([])는 시스템 클럭, 소괄호(())는 4배수 클럭을 나타낸다-

그러나, 상기 △j, 즉 Tnj + Tpj가 "1"을 넘지 않을 경우에는, 이미 하나의 4배수 클럭이 존재하고, Tnj + Tpj가 "1" 이하이기 때문에, 시스템 클럭은 반올림되지 않고 4배수 클럭 수만 하나 증가시켜 상기 △j 값을 가산하는 것이다. 즉, N + (4배수 클럭 한 주기 + △j)를 수행한다.

또한, 상기 Q가 "2"일 경우, 즉 도 5c에 도시된 바와 같이, 제로크로싱 포인트(ZCP)와 시스템 클럭 에지 포인트 사이에 4배수 클럭이 2개 포함되어 있을 경우, 제로크로싱 포인트와 시스템 클록 에지 포인트 사이의 주기는 시스템 클럭의 1/2을 최소 넘게되므로, 반올림하여 현재의 시스템 클럭 수를 하나 증가한 후, △j를 포함시켜 보정하게 된다. 즉, 4배수 클럭이 2개를 포함하므로 이를 시스템 클럭으로 변환하면 2/4T가 되어, N + 1/2T + △j 가 된다. 따라서, 시스템 클럭을 하나 증가할 경우, [N + 1] + △j - 1/2T가 되는 것이다. 결국,

N + △j = [N + 1] - (1/2T - (Tnj + Tpj))가 되며, △j의 값에 관계 없이 동일한 결과가 된다.

상기 Q가 "3"일 경우를 살펴보면, 도 5d에 도시된 바와 같이, 제로크로싱 포인트(ZCP)에서 시스템 클럭 에지 포인트 사이에 3 개의 4배수 클럭이 포함되어 있는 경우이다. 기본적으로 3 개의 4배수 클럭 수가 포함되어 1 개 시스템 클럭의1/2을 넘기 때문에 반올림되어 시스템 클럭은 하나 증가한다. 이 때, 상기 △j, 즉 Tnj + Tpj가 "1"을 넘지 않을 경우에는 시스템 클럭 수에서 △j 값을 감산하여 보정한다. 이는 [N] + △j + 3/4T = [N + 1] + △j - 1/4T 가 될 것이며, 만약 상기 △j가 "1"을 넘을 경우에는 현재 두 제로크로싱 포인트 사이의 시스템 클럭(NT)에 4배수 클럭 3개가 포함된, 즉 3/4T 값과 △j 값의 합산 만큼의 오차가 발생하는 것으로, 시스템 클럭을 하나 증가할 경우, 즉 (N + 1)T일 경우에는 상기 오차값이 △j - 1/4T가 되는 것이다.

여기서 상기 1/4T는 4배수 클럭의 하나 구간을 의미하므로, [N + 1] + (△j - 4배수 클럭 한 주기)가 되는 것이다. 따라서, Q가 "3"일 때는 상기 △j의 편차의 크기에 관계 없이 동일한 편차를 갖는다.

한편, 본 발명에서는 상기의 보정 방법에 따른 보정 신호를 시스템 클럭 정보와 더불어 출력할 수 있는 회로를 제공하고 있으며, 이는 도 4에 도시된 바와 같이, 아날로그파형의 광픽업 웨이브 신호를 입력받아 소정의 주파수로 A/D 컨버팅 하기 위한 A/D 변환부(401), 상기 A/D 변환부(401)에서 변환된 디지털 신호(Vs)로부터 극성 변환 위치를 검출하여 상기 제로크로싱 포인트를 검출하기 위한 제로크로싱 검출부(405), 상기 제로크로싱 검출부(405)에서 검출되는 제로크로싱 포인트(ZCP) 신호를 인가받아 상기 광픽업 웨이브 신호의 시스템 클럭 수 및 제로크로싱 포인트로부터 시스템 클록 에지 포인트 사이의 4배수의 클럭을 카운팅하기 위한 카운터부(407), 상기 제로크로싱 검출부(405)로부터 제로크로싱 포인트 정보를 수신하여 상기 Tnj 및 Tpj를 연산출력하기 위한 제로크로싱 타임연산부(403) 및상기 카운터부(407)에서 출력되는 카운팅 정보와 상기 제로크로싱 타임연산부(403)의 Tnj 및 Tpj 정보를 입력받아 광픽업 웨이브 신호의 시스템 클럭 수, 편차 정보(T_delta) 및 상기 편차 정보(T_delta)의 극성(앞서 설명된 바와 같이 시스템 클럭을 증가할 경우의 가산 또는 감산 해야할 편차값의 부호)을 표시하기 위한 플래그 정보를 출력하기 위한 지터 연산부(409 : Jitter Calculation)로 구성된다.

상기 A/D 변환부(401)는 광픽업 웨이브 신호를 소정 주파수로 샘플링하여 디지트화된 신호로 변환한다. 샘플링은 상기 Vn 및 Vp 의 신호값 및 광픽업 웨이브 신호의 극성 정보, 즉, 아날로그 파형의 양극과 음극을 판별하기 위한 정보를 제공한다. 따라서, 상기 제로크로싱 검출부(405)는 A/D 변환부(401)의 디지트화된 정보를 토대로 광픽업 웨이브 신호의 극성을 판별한다. 이러한 신호 극성 판별을 통해 제로크로싱 포인트 정보를 생성하는 것이다.

또한 상기 제로크로싱 타임연산부(403)는 A/D 변환부(401)로부터 상기 Vn 및 Vp 값에 대한 디지털 신호를 입력받고 상기 제로크로싱 검출부(405)를 통해 제로크로싱 포인트 정보(ZCP)를 입력받아 상기 Vp 및 Vn 값의 크기 비율을 산출하고, 제로크로싱 포인트 정보(ZCP) 및 4배수 클럭 신호를 토대로 Tp 및 Tn 값을 산출한다.

산출된 Tp 및 Tn 값은 앞서 설명된 바와 같이, 상기 Tn 값은 저장하고 상기 Tp 값과 이전에 검출된 Tn 값을 출력하는 것이다.

또한, 상기 카운터부(407)는 제로크로싱 검출부(405)에서 생성된 제로크로싱 포인트 정보와 현재 카운팅되는, 즉 상기 제로크로싱 포인트에서 카운팅 리셋된 후 새로이 카운트되는 4배수 클럭 정보를 산출하며, 또한 두 개의 제로크로싱 포인트사이의 시스템 클럭 수를 산출하고, 제로크로싱 포인트에서 첫 번째 시스템 클럭의 에지 포인트까지 4배수 클럭 정보를 산출한다.

시스템 클럭을 기준으로 4배수 클럭을 사용함에 따라, 시스템 클럭이 3클럭에서 14클럭까지 사용시 4배수 클럭은 12클럭에서 56클럭까지 사용할 경우 6bit를 이용함이 바람직하다. 그리고 상기 6bit중 상위 4bit는 시스템 클럭 수 정보를 표시토록 하고, 하위 2bit는 제로크로싱 포인트에서 첫 번째 시스템 클럭까지의 4배수 클럭 수 정보를 표시하는데 사용토록 한다.

상기 지터 연산부(409)는 상기 카운터(407)에서 제공되는 시스템 클럭 정보 및 제로크로싱 포인트에서 첫 번째 시스템 클럭까지의 4배수 클럭 정보를 입력받고, 상기 제로크로싱 타임연산부(403)에서 상기 Tp 및 Tn 값을 입력받아 보정되는 시스템 클럭 정보(TNo), 편차 정보(T_Delta) 및 상기 편차 정보(T_Delta)의 극성 상태를 제공하기 위한 플래그 정보(S_flag)를 출력하는 것이다.

이상 설명된 바와 같이, 본 발명은 광픽업 웨이브 신호를 디지털 신호로 변환할 때, 광픽업 웨이브 신호의 제로크로싱 포인트에서 상기 디지털 신호가 동기되지 못할 뿐만 아니라, 상당한 편차가 발생됨을 시스템 클럭의 M배수 클럭을 이용하여 편차의 범위를 대폭 축소토록 함에 따라, 높은 주파수의 클럭 주기를 사용하지 않고 아날로그 신호와 디지털 신호와의 편차를 줄이도록 하는 효과를 얻는다.

이는 극도의 높은 클럭 발생기를 통해 편차를 줄일 수 있지만, M배수의 클럭 예컨대, 4배수의 클럭을 이용하여 하드웨어의 구현을 단순화시키고, 이를 생산하기위한 단가를 저하시킬 수 있는 효과를 얻는다.

이상에서 설명한 것은 본 발명에 따른 광디스크의 지터 측정 회로를 실시하기 위한 하나의 실시예에 불과한 것으로, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

Claims

광디스크의 지터(Jitter) 측정 회로에 있어서,

상기 광디스크로부터 읽어 들인 아날로그 파형의 광픽업 웨이브 신호를 입력받아 소정의 주파수로 샘플링하여 A/D 컨버팅 하기 위한 A/D 변환부;

상기 A/D 변환부에서 변환된 디지털 신호에 기초하여 상기 아날로그 파형의 극성 변환 위치를 검출하여 상기 상기 아날로그 파형의 제로크로싱 포인트를 검출하기 위한 제로크로싱 검출부;

상기 제로크로싱 검출부에서 검출되는 제로크로싱 포인트(ZCP) 신호를 인가받아 상기 광픽업 웨이브 신호의 시스템 클럭 수 및 제로크로싱 포인트로부터 시스템 클록 에지 포인트 사이의 N배수의 클럭을 카운팅하기 위한 카운터부;

상기 제로크로싱 검출부로부터 제로크로싱 포인트 정보를 수신하고, 상기 A/D 변환부로부터 상기 광픽업 웨이브 신호의 디지트화된 정보를 입력받아 상기 제로크로싱 포인트로부터 첫 번째 N배수 클럭까지의 주기(Tnj) 및 최후의 N배수 클럭부터 제로크로싱 포인트까지의 주기(Tpj)를 연산출력하기 위한 제로크로싱 타임연산부; 및

상기 카운터부에서 출력되는 카운팅 정보와 상기 제로크로싱 타임연산부의 주기 정보(Tnj 및 Tpj)를 입력받아 상기 광디스크의 한 개 피트(PIT) 정보에 따른 광픽업 웨이브 신호의 시스템 클럭 수, 편차 정보(T_delta) 및 상기 편차 정보(T_delta)의 극성을 표시하기 위한 플래그 정보를 출력하기 위한 지터 연산부로 이루어진 것을 특징으로 하는 광디스크의 지터 측정 회로.
제 1 항에 있어서, 상기 N배수 클럭은 상기 시스템 클럭의 4배수 클럭인 것을 특징으로 하는 광디스크의 지터 측정 회로.
제 1 항에 있어서, 상기 카운터부는 상기 제로크로싱 검출부에서 생성된 제로크로싱 포인트 정보와 현재 카운팅되는 N배수 클럭 정보를 토대로 두 개의 제로크로싱 포인트 사이의 시스템 클럭 수를 4비트로 산출하고, 제로크로싱 포인트에서 첫 번째 시스템 클럭의 에지 포인트까지 N배수 클럭 수를 2비트로 산출함을 특징으로 하는 광디스크의 지터 측정 회로.
제 1 항에 있어서, 상기 지터 연산부의 시스템 클럭 수, 편차 보정 및 플래그 정보 생성은,

a) 시스템 클럭 에지 포인트와 제로크로싱 포인트 사이에 N배수의 클럭 수가 "0"일 경우; [N] + (Tnj + Tpj)를 산출하고,

b) 시스템 클럭 에지 포인트와 제로크로싱 포인트 사이에 N배수 클럭이 하나가 존재할 경우, ① Tnj + Tpj가 "1"을 넘지 않을 경우; [N] + (N배수 클럭 한 주기 + Tnj + Tpj)를 산출하고, ② Tnj + Tpj가 "1"을 넘을 경우; [N + 1] - (N배수 클럭 세 주기 - Tnj + Tpj)를 산출하며,

c) 제로크로싱 포인트와 시스템 클럭 에지 포인트 사이에 N배수 클럭이 2개포함되어 있을 경우; [N] - (N배수 클럭 두 주기 - Tnj + Tpj)를 산출하고,

d) 제로크로싱 포인트와 시스템 클럭 에지 포인트 사이에 3 개의 N배수 클럭이 포함되어 있는 경우; [N + 1] + (Tnj + Tpj - N배수 클럭 한 주기)를 산출하되, 상기 []는 시스템 클럭 수 이고, 상기 ()는 N배수 클럭 수를 나타냄을 통해 이루어지는 것을 특징으로 하는 광디스크의 지터 측정 회로.