KR100403312B1 - The process of automatic designing for semiconductor read frame - Google Patents
The process of automatic designing for semiconductor read frame Download PDFInfo
- Publication number
- KR100403312B1 KR100403312B1 KR10-2001-0040266A KR20010040266A KR100403312B1 KR 100403312 B1 KR100403312 B1 KR 100403312B1 KR 20010040266 A KR20010040266 A KR 20010040266A KR 100403312 B1 KR100403312 B1 KR 100403312B1
- Authority
- KR
- South Korea
- Prior art keywords
- database
- information
- lead frame
- generated
- automatic
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000003754 machining Methods 0.000 claims abstract description 16
- 238000006243 chemical reaction Methods 0.000 claims abstract description 12
- 238000010276 construction Methods 0.000 claims abstract description 10
- 239000000284 extract Substances 0.000 claims description 4
- 230000026676 system process Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 반도체 리드 프레임의 자동설계방법에 관한 것으로, 더욱 상세하게는 반도체칩을 지지하고, 이 반도체칩과 인쇄회로기판 등의 외부회로를 전기적으로 연결시키는 리드 프레임 금형을 설계하는 CAD 시스템의 내부에 도면 작도에 필요한 심볼을 데이터베이스로 구축하여 작성된 어셈블리 도면에서 상기 데이터베이스를 추출하여 조립도를 자동으로 생성하며, 조립도에 포함된 심볼의 치수를 자동으로 생성시키므로 해당 설계 및 도면작성을 용이하게 하는 반도체 리드 프레임의 자동설계방법에 관한 것이다.The present invention relates to a method for automatically designing a semiconductor lead frame, and more particularly, to an interior of a CAD system for designing a lead frame mold supporting a semiconductor chip and electrically connecting the semiconductor chip and an external circuit such as a printed circuit board. In the assembly drawing created by drawing the necessary symbols for drawing in the database, the database is extracted from the assembly drawing automatically created, and the dimensions of the symbols included in the assembly drawing are automatically generated to facilitate the design and drawing creation. An automatic design method of a semiconductor lead frame.
본 발명에 따르면, CAD 시스템에서 반도체 리드 프레임을 설계하는 방법에 있어서, 표준 파트 심볼 구성 단계, 설계 룰 데이터베이스화 단계, 스트립 레이아웃 데이터베이스 구축 단계에서 조합된 도면 환경 데이터를 기반으로 생성된 어셈블리 도면에서 부분별 해당 심볼을 추출하여 부분별 조립도를 자동 생성하는 조립도 자동 생성단계를 거쳐 생성된 조립도에 포함된 심볼의 치수를 자동으로 기입하는 자동치수 기입단계, 생성된 조립도의 도면 정보를 저장하는 도면정보 저장 단계와, 저장된 도면 정보를 리스트하여 데이터베이스화 시키는 파트 리스트 단계와, 반도체 리드 프레임의 홀가공 정보를 생성하여 데이터베이스화 하는 홀차트 단계와, 생성된 조립도의 도면 양식 데이터를 저장하는 도면 양식 데이터베이스 단계와, 도면의 출력을 제어하는 도면 출력 제어 단계와, 조합 조립도를 도면으로 전환하는 파일 변환 데이터베이스화 단계와, 가공 도면 변환 단계로 구성된 반도체 리드 프레임의 자동설계방법이 제공된다.According to the present invention, a method for designing a semiconductor lead frame in a CAD system, comprising: a part in an assembly drawing generated based on drawing environment data combined in a standard part symbol construction step, a design rule database step, and a strip layout database step; Automatic dimension writing step of automatically generating the dimensions of the symbols included in the assembly drawing generated through the assembly drawing automatic generation step by automatically extracting the relevant symbols for each part, and storing the drawing information of the generated assembly drawing A drawing information storing step, a part list step of listing and storing the stored drawing information, a hole chart step of generating and database-hole hole information of the semiconductor lead frame, and storing drawing form data of the generated assembly drawing. Control the drawing form database steps and the output of the drawing. The drawing output control step, and a conversion file for switching the combination to assemble a view and databasing step, automatic design method for a semiconductor lead frame consisting of a machining drawing conversion step is provided.
Description
본 발명은 반도체 리드 프레임의 자동설계방법에 관한 것으로, 더욱 상세하게는 반도체칩을 지지하고, 이 반도체칩과 인쇄회로기판 등의 외부회로를 전기적으로 연결시키는 리드 프레임 금형을 설계하는 CAD 시스템의 내부에 도면 작도에 필요한 심볼을 데이터베이스로 구축하여 작성된 어셈블리 도면에서 상기 데이터베이스를 추출하여 조립도를 자동으로 생성하며, 조립도에 포함된 심볼의 치수를 자동으로 생성시키므로 해당 설계 및 도면작성을 용이하게 하는 반도체 리드 프레임의 자동설계방법에 관한 것이다.The present invention relates to a method for automatically designing a semiconductor lead frame, and more particularly, to an interior of a CAD system for designing a lead frame mold supporting a semiconductor chip and electrically connecting the semiconductor chip and an external circuit such as a printed circuit board. In the assembly drawing created by drawing the necessary symbols for drawing in the database, the database is extracted from the assembly drawing automatically created, and the dimensions of the symbols included in the assembly drawing are automatically generated to facilitate the design and drawing creation. An automatic design method of a semiconductor lead frame.
일반적으로 상용화된 반도체 리드 프레임을 설계하는 CAD 시스템들은 구성된 모듈이나 기능 자체가 기본 CAD 시스템의 제공하는 기능정도만을 수행하고 있으며, 반도체 리드 프레임에 포함되는 심볼을 일일이 수작업하여 도면을 작성하고 있었다.In general, CAD systems for designing a commercially available semiconductor lead frame perform only the functions provided by the basic CAD system by the configured module or the function itself, and manually draw a symbol included in the semiconductor lead frame.
따라서 이러한 CAD 시스템은 반도체 리드 프레임 금형을 설계하는데 사용되는 심볼을 일일이 설계하는데 따라 설계 작업에 상당한 시간이 걸리게 되었고, 이에따라 제품 생산공정시간을 지키지 못하거나 설계자의 실수로 인한 불량품이 현저하게 발생하는 폐단이 있었다.Therefore, this CAD system takes considerable time for design work by designing the symbols used to design the semiconductor lead frame molds. As a result, it is impossible to keep the product production process time or the defects caused by the designer's mistake are caused. There was this.
본 발명의 목적은 종래의 폐단을 해소하는 데 있는 것으로, 사용되고 있는 반도체 리드 프레임 CAD 시스템에 있어서, 표준 심볼을 데이터베이스로 처리하여 어셈블리 도면에서 조립도를 자동 생성하고, 조립도에 포함된 심볼의 치수를 자동으로 생성시키는 반도체 리드 프레임의 자동설계방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve a conventional closure, and in a semiconductor lead frame CAD system that is used, a standard symbol is processed into a database to automatically generate an assembly drawing in an assembly drawing, and dimensions of the symbol included in the assembly drawing. It is an object of the present invention to provide a method for automatically designing a semiconductor lead frame that automatically generates a structure.
도 1 은 본 발명의 반도체 리드 프레임을 설계하는 전체 흐름도1 is an overall flow diagram for designing a semiconductor lead frame of the present invention.
도 2 는 도 1 에 있어서 표준 파트 심볼 단계의 상세 흐름도2 is a detailed flowchart of a standard part symbol step in FIG.
도 3 은 도 1 에 있어서 조립도 생성 단계 및 자동 치수 기입 단계의 상세 흐름도3 is a detailed flowchart of an assembly drawing generation step and an automatic dimensioning step in FIG. 1;
도 4 는 도 1 에 있어서 홀 차트 단계의 상세 흐름도4 is a detailed flowchart of the hole chart step in FIG.
도 5 는 도 1 에 있어서 가공 도면 변환 단계의 상세 흐름도5 is a detailed flowchart of a machining drawing conversion step in FIG.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
1 : 표준 파트 심볼 구성 단계 2 : 설계 룰 데이터베이스화 단계1: Standard part symbol construction step 2: Design rule database step
3 : 데이터베이스 구축 단계 4 : 어셈블리 도면3: Database Build Phase 4: Assembly Drawing
5 : 조립도 자동 생성 단계 6 : 자동치수 기입단계5: Automatic assembly step generation 6: Automatic dimension input step
7 : 도면정보 저장 단계 8 : 파트 리스트 단계7: Drawing information storage step 8: Parts list step
이하 첨부된 흐름도에 의거하여 상세히 설명하면 다음과 같다.Hereinafter, a detailed description will be made based on the accompanying flowchart.
반도체 리드 프레임을 설계하는 CAD 시스템에서, 표준 파트 심볼 구성 단계(1)와, 설계 룰 데이터베이스화 단계(2), 스트립 레이아웃(Strip Layout) 데이터베이스 구축 단계(3)에서 조합된 도면 환경 데이터를 기반으로 생성된 어셈블리 도면(4)에서 부분별 해당 심볼을 추출하여 파트별 조립도를 자동 생성하는 조립도 자동 생성단계(5)를 거쳐 생성된 조립도에 포함된 심볼의 치수를 자동으로 기입하는 자동치수 기입단계(6)와, 생성된 조립도의 도면 정보를 저장하는 도면정보 저장 단계(7)와, 저장된 도면 정보를 리스트하여 데이터베이스화 시키는 파트 리스트 단계(8)와, 반도체 리드 프레임의 홀가공 정보를 생성하여 데이터베이스화 하는 홀차트 단계(9)와, 생성된 조립도의 도면 양식 데이터를 저장하는 도면 양식 데이터베이스 단 계(10)와, 도면의 출력을 제어하는 도면 출력 제어 단계(11)와, 조합 조립도를 도면으로 전환하는 파일 변환 데이터베이스화 단계(12)와, 가공 도면 변환 단계(13)로 구성된 것을 특징으로 한다.In a CAD system for designing a semiconductor lead frame, based on the drawing environment data combined in the standard part symbol construction step (1), the design rule database step (2), and the strip layout database building step (3) Automatic dimension that automatically fills out the dimensions of the symbols included in the assembly drawing generated through the assembly drawing automatic generation step (5) by automatically extracting the relevant symbols for each part from the generated assembly drawing (4) A writing step (6), a drawing information storing step (7) for storing drawing information of the generated assembly drawing, a part list step (8) for listing and storing the stored drawing information, and hole processing information of the semiconductor lead frame A hole chart step (9) for generating a database and a drawing form database step (10) for storing drawing form data of the generated assembly drawing, and outputting the drawing. It is characterized by comprising a drawing output control step 11, a file conversion database step 12 for converting a combined assembly drawing into a drawing, and a process drawing conversion step 13.
여기서 스트립 레이아웃 데이터베이스 구축단계(3)와, 표준 파트 심볼 구성 단계(1)는 도 2 에서 도시한 바와 같이 스트립 레이아웃(101)의 형상을 인식(102)하여 스트립 레이아웃(101)에 포함된 폭, 길이, 피치, 파일로트 위치 등의 정보를 데이터베이스로 구축(103)하고, 반도체 리드 프레임 금형의 홀더 폭을 결정(104)하며, 반도체 리드 프레임의 다이 타입과 사이드 트림 및 사이드 밸류 포지션을 결정 (105)하여 구성하는 플레이트를 데이터베이스(106)화 시키고, 이 데이터베이스를 기반으로 플레이트의 폭을 결정(107)하며, 반도체 리드 프레임에 구성되는 펀치와 다이 홀더를 계산(108)하고, 표준 파트 심볼을 추출하여 파트 심볼간의 간섭을 체크하고 배치를 결정하여 데이터베이스로 구축(109)하여 표준 파트 심볼을 생성(110)하는 표준 파트 심볼 구성 단계를 포함하여서 구성하고 있다.Here, the strip layout database building step (3) and the standard part symbol construction step (1) recognize the shape of the strip layout 101 (102) as shown in FIG. 2 so that the width included in the strip layout 101, Information such as length, pitch, pilot position, etc. is constructed into a database (103), the holder width of the semiconductor lead frame mold is determined (104), and the die type and side trim and side value position of the semiconductor lead frame are determined (105). The plate to be constructed is converted into a database 106, the width of the plate is determined based on the database (107), the punch and die holders formed in the semiconductor lead frame are calculated (108), and standard part symbols are extracted. Standard part symbol construction steps to check for interference between part symbols, determine placement, construct into a database (109), and generate (110) standard part symbols. Hayeoseo and configuration.
표준 파트 심볼 구성 단계(1)에서는 반도체 리드 프레임 가공에 대한 금형 설계시 사용되는 300개의 표준 파트 심볼을 데이터로 가공하여 어셈블리 도면 생 성(4)시 심볼 각각의 레이어와 컬러를 가지도록 하고, 자동으로 업그레이드 될 수 있도록 하며, 파트별 표준화를 위해서도 엄격하게 관리가 될 필요가 있다. 어셈블리 도면 생성에 사용되는 표준 파트 심볼(1)과 플레이트에 관한 데이터베이스(111) 정보는 도면 환경에 필요한 설계 룰을 생성하여 데이터베이스로 저장(2)하게 되고, 상기 스트립 레이아웃의 상세 데이터를 조합 분석하여 어셈블리 도면의 환경을 결정한다.In the standard part symbol construction step (1), 300 standard part symbols used in mold design for semiconductor lead frame processing are processed into data to have layers and colors of each symbol during assembly drawing creation (4). It needs to be strictly managed for standardization of parts. The standard part symbol (1) and the database (111) information about the plate used for generating the assembly drawing are generated and stored as a database (2) by creating design rules necessary for the drawing environment. Determine the environment of the assembly drawing.
상기 단계에서 설정된 도면 환경 데이터를 기반으로 작성된 어셈블리 도면에 포함된 심볼 데이터를 부분별로 분할 추출하여 부분별 조립도를 자동 생성하는 조립도 자동 생성단계(5)와, 생성된 조립도에 포함된 심볼의 치수를 자동으로 기입하는 자동치수 기입단계(6)는 도 3 에서 도시한 바와 같이 생성된 어셈블리 도면(4)에서 생성 파트별(201) 기본 참고치수와 각도치수와 정밀도를 데이터베이스로 저장(202)하고, 저장된 파트별 데이터베이스의 정보를 분석하여 자동으로 조립도를 생성(5)하며, 생성된 조립도에 포함된 심볼의 형상을 분석 처리하여 치수 기입부를 추출(203 )하고, 추출된 치수기입부를 정열(204)한 후, 정열된 치수 기입부를 생성 영역을 분리(205)하고, 형상에 따른 상,하,좌,우 대칭을 체크(206)하여 치수 기입 여부를 선택 정렬(207)하며, 정열된 치수 기입부의 기입되는 치수선의 간섭을 체크(208)한 후 참고 치수를 자동 생성(209)하여 선택에 따라 추가 참고 치수의 생성여부(210)를 확인하고, 심볼 형상에 따른 치수가 자동으로 기입(211)되며, 심볼의 위치, 각도를 표기(212)하고, 라운드, 모따기 등의 기호를 선택 기입(213)하여서 자동치수 기입 구성이 이루어지고, 상기 일련의 과정에서 상세도의 설계 여부(214)를 확인하고 선택에 따라 상세도를 출력(215)한다.An automatic assembly drawing generation step (5) for automatically generating partial assembly drawings by partially extracting and extracting symbol data included in an assembly drawing created based on the drawing environment data set in the above step, and symbols included in the generated assembly drawings In the automatic dimension writing step 6 of automatically filling in the dimensions of the assembly, as shown in FIG. 3, the basic reference dimension, the angle dimension, and the precision of each generated part 201 in the generated assembly drawing 4 are stored in a database (202). ), And automatically generate the assembly drawing by analyzing the information of the database for each part stored (5), and extracts the dimension entry part by analyzing the shape of the symbol included in the generated assembly drawing (203), and the extracted dimension After arranging the parts 204, the ordered dimension writing unit is separated (205) the generation area, and check (206) the symmetry of the top, bottom, left, right according to the shape to select whether or not to dimensional writing, 207, tablet After checking (208) the interference of the dimension line to be filled in the registered dimension entry part, the reference dimension is automatically generated (209) to confirm whether additional reference dimensions are generated (210) according to the selection, and the dimensions according to the symbol shape are automatically filled in. 211, the position and the angle of the symbol are marked 212, and the automatic dimension writing configuration is made by selecting and writing symbols 213, such as rounds and chamfers, and designing detailed drawings in the series of processes (214). ) And output the detailed view according to the selection (215).
반도체 리드 프레임을 설계하는 종래의 CAD 시스템은 심볼의 형상 전체에 대한 자동 치수 기입 기능을 하는 모듈이 지원되지 않고 다만 한 부분의 치수만 수동으로 기입되도록 기능을 수행하고 있으며, 자동 치수가 기입되는 것 또한 그 기능이 미흡하여 완전한 자동 치수 생성이 않되는데 따라 참고 치수의 자동 생성이나 정밀 치수 기입시 상당한 시간적 손실을 가지고 있었으나 본 발명에 포함하는 자동 치수 기입 단계(6)는 어셈블리 도면의 정보를 분석하여 도면에 포함된 심볼을 분류하고, 심볼에 기입되는 치수의 대칭에 따른 표기 여부와 치수선의 간섭을 체크하여 형상에 포함되는 기호와 함께 자동 생성 되도록 하므로 설계자의 선택 또는 자동으로 치수를 생성하거나 기입할 수 있다.Conventional CAD systems for designing semiconductor leadframes do not support modules that automatically dimension the entire shape of the symbol, but only allow one part to be manually entered, and automatically dimensioned. In addition, the automatic dimensioning step (6) included in the present invention was analyzed by analyzing the information of the assembly drawing, although the function was insufficient, so that the automatic dimension generation was not possible. It classifies the symbols included in the drawing, checks whether they are marked according to the symmetry of the dimensions written in the symbols, and checks the interference of the dimension lines so that they are automatically generated with the symbols included in the shape. Can be.
도 4 에서 도시한 홀 차트 단계(9)는 어셈블리 도면에서 부분별 파트 도면을 선택하여 전체 가공되는 홀을 검색(301)하고, 검색된 정보를 파일화 시켜 검색된 홀의 위치를 좌표에 따라 정열(302)하여 파일화 된 홀 정보와 조합하며, 정열된 홀 정보내 동심원 유무와 갯수를 파악(303)하여 분석된 정보를 파일화 시켜서 가공 홀의 데이터베이스를 구축(304)하고, 구축된 가공 홀 데이터베이스에서 홀의 갯수, 지름, 정밀도, 가공정보 등을 추출하여 데이터베이스에 존재 여부를 확인(305)하여 생성될 전체 홀의 자동 입력(306)을 수행하며, 생성된 전체 홀을 파일로 저장(307)되며 정렬하고, 가공 홀 챠트를 포함하는 도면이 생성(308)되도록 구성되어 있다.The hole chart step 9 illustrated in FIG. 4 selects part drawings of parts in the assembly drawing to search for the holes to be machined as a whole (301), and files the searched information to align the positions of the found holes according to the coordinates (302). And the combination of the filed hole information, the presence and the number of concentric circles in the aligned hole information (303) to file the analyzed information to build a database of machining holes (304), the number of holes in the built hole database Extracts diameter, precision, machining information, etc., and checks whether it exists in the database (305) and performs automatic input of the entire hole to be generated (306). A drawing including a hole chart is configured to generate 308.
상기 홀 챠트 단계(9)는 종래의 CAD 시스템이 반도체 리드 프레임을 설계하기 위한 표준 파트 심볼이 데이터베이스로 구성되어 있지 못하고, 홀 가공 방법의 표기 또한 상이한 데 대해 파트별로 검색된 홀을 정열하여 데이터베이스로 저장하고, 다시 데이터내의 저장된 정보를 형상에 대입하여 레이어와 칼라로 구분시켜 가공 홀을 도면에 자동 생성되도록 하므로서 오류없이 자동으로 생성시키도록 구성되어 있다.In the hole chart step 9, the conventional CAD system does not have a standard part symbol for designing a semiconductor lead frame in a database, and the holes searched for each part are arranged and stored in a database for a different notation of a hole machining method. Then, by substituting the information stored in the data into a shape and dividing it into a layer and a color to automatically generate a machining hole in the drawing, it is configured to automatically generate without errors.
도 5 에서 도시한 바와 같이 가공 도면 변환 단계(13)는 생성된 조립도(5)에서 가공 도면으로 변환하고자 하는 파일 이름을 먼저 입력(401)하고, 조립도 내부에서 가공 도면으로 변환할 형상을 선택하여 선택된 형상에 관한 정보를 저장(402)하며, 저장된 형상 정보 파일을 정열(403)하여 형상 정보에 포함된 라인과 호를 구분하여 구분된 정보를 저장(404)한 후 변환파일로 형성(405)하고, 형성된 정보에서 변환 파일로 생성 저장(406)하도록 구성되어 있다.As shown in FIG. 5, the process drawing conversion step 13 first inputs a file name to be converted into the machining drawing from the generated assembly drawing 5, and then selects a shape to be converted into the machining drawing in the assembly drawing. Select and store the information about the selected shape (402), and sort the stored shape information file (403) to store the separated information by dividing the lines and arcs included in the shape information (404) and then form the converted file ( 405, and generates and stores 406 a transform file in the formed information.
상기 단계의 과정을 거쳐 생성된 어셈블리 도면과 조립도 등은 가공을 위해 도면 파일을 가공 도면으로 변환하여 사용하며, 이러한 경우 도면 파일 자체를 변환할 경우 형상 이외에 치수나 도면에 포함된 공지사항 등이 완벽하게 변환되지 못하고, 소수점 8자리 이하를 제어하지 못하는데 대해 생성된 조립도에서 가공 도면으로 변환할 형상만을 선택하는데 따라 형상의 정보를 저장하여 라인과 호로 구분하여 변환 파일로 형성하여 생성된 변환파일을 저장하도록 하므로서 종래의 수작업으로 가공 도면을 변환하는데 따른 시간적 손실을 없애고, 일괄적으로 형상만을 선택하는데 따라 가공 도면으로 변환하도록 할 수 있다.The assembly drawing and assembly drawing generated through the above steps are converted into a drawing file for processing, and in this case, when the drawing file itself is converted, not only the shape but also the notices included in the drawing are included. The conversion file created by converting the shape information into lines and arcs, and converting them into lines and arcs by selecting only the shape to be converted into the machining drawing from the generated assembly drawing, which cannot be converted completely and cannot control 8 decimal places or less. By eliminating the time, it is possible to eliminate the time loss of converting the machining drawing by the conventional manual work, and to convert the machining drawing by selecting only the shapes collectively.
이와같이 본 발명은 반도체 리드 프레임 설계 및 금형 설계 도면을 작성하는데 도면 환경에 포함되는 심볼 정보를 데이터베이스로 구축 처리하여 자동으로 어셈블리 도면과 조립도를 생성시키고, 생성된 도면에 포함되는 심볼의 치수와 홀 챠트의 정보를 저장 생성시키며, 조립도의 형상만 처리하여 가공도면으로 변환시키도록 하는 반도체 리드 프레임의 자동설계방법을 제공하여 설계 및 생산업무에 용이하게 사용할 수 있도록 하는데 그 효과가 매우 크다.As described above, the present invention creates a semiconductor lead frame design and a mold design drawing, and constructs and processes symbol information included in a drawing environment into a database to automatically generate an assembly drawing and an assembly drawing, and the dimensions and holes of the symbols included in the generated drawing. It provides the automatic design method of the semiconductor lead frame which stores and generates the information of the chart and converts it to the processing drawing by processing only the shape of the assembly drawing, so that the effect is very easy to use in the design and production work.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0040266A KR100403312B1 (en) | 2001-07-06 | 2001-07-06 | The process of automatic designing for semiconductor read frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0040266A KR100403312B1 (en) | 2001-07-06 | 2001-07-06 | The process of automatic designing for semiconductor read frame |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010079305A KR20010079305A (en) | 2001-08-22 |
| KR100403312B1 true KR100403312B1 (en) | 2003-10-30 |
Family
ID=19711831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0040266A KR100403312B1 (en) | 2001-07-06 | 2001-07-06 | The process of automatic designing for semiconductor read frame |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100403312B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210128612A (en) | 2020-04-17 | 2021-10-27 | 주식회사 동호에이텍 | Mold for punching semiconductor leadframes for easy scrap removal |
| KR20210128611A (en) | 2020-04-17 | 2021-10-27 | 주식회사 동호에이텍 | Mold for punching semiconductor leadframe with improved production efficiency |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9939807B2 (en) | 2012-11-30 | 2018-04-10 | Lynwood J. WALKER, JR. | Systems and methods for construction abstraction |
| CN112434502B (en) * | 2020-11-04 | 2024-05-28 | 西安理工大学 | Method for automatically identifying CAD engineering drawing of bolt |
| CN117011543B (en) * | 2023-10-08 | 2024-01-12 | 杭州筑峰科技有限公司 | Drawing identification method based on section bar |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10320445A (en) * | 1997-05-14 | 1998-12-04 | Oki Micro Design Miyazaki:Kk | Method and device for generating bonding wire route |
| KR19990026078A (en) * | 1997-09-22 | 1999-04-15 | 이해규 | Standard Component Design Apparatus and Method |
| JPH11161688A (en) * | 1997-11-25 | 1999-06-18 | Matsushita Electric Ind Co Ltd | Cad device |
| KR20000037239A (en) * | 2000-04-14 | 2000-07-05 | 이영 | The method of making out a drawing which standardize a plan of metal mold linking with a CAD system |
| JP2000194731A (en) * | 1998-12-24 | 2000-07-14 | Fujitsu Ltd | Symbol schematics generating device |
-
2001
- 2001-07-06 KR KR10-2001-0040266A patent/KR100403312B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10320445A (en) * | 1997-05-14 | 1998-12-04 | Oki Micro Design Miyazaki:Kk | Method and device for generating bonding wire route |
| KR19990026078A (en) * | 1997-09-22 | 1999-04-15 | 이해규 | Standard Component Design Apparatus and Method |
| JPH11161688A (en) * | 1997-11-25 | 1999-06-18 | Matsushita Electric Ind Co Ltd | Cad device |
| JP2000194731A (en) * | 1998-12-24 | 2000-07-14 | Fujitsu Ltd | Symbol schematics generating device |
| KR20000037239A (en) * | 2000-04-14 | 2000-07-05 | 이영 | The method of making out a drawing which standardize a plan of metal mold linking with a CAD system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210128612A (en) | 2020-04-17 | 2021-10-27 | 주식회사 동호에이텍 | Mold for punching semiconductor leadframes for easy scrap removal |
| KR20210128611A (en) | 2020-04-17 | 2021-10-27 | 주식회사 동호에이텍 | Mold for punching semiconductor leadframe with improved production efficiency |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010079305A (en) | 2001-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6289254B1 (en) | Parts selection apparatus and parts selection system with CAD function | |
| US10592704B2 (en) | System and method for electronic automated printed circuit design | |
| US6738957B2 (en) | Schematic organization tool | |
| JP6668182B2 (en) | Circuit design apparatus and circuit design method using the same | |
| CA2216589C (en) | Computer-assisted design analysis method for extracting device and interconnect information | |
| JPH0765040A (en) | Function data interface method/device | |
| KR100403312B1 (en) | The process of automatic designing for semiconductor read frame | |
| CN107688682A (en) | A kind of method that circuit topology is extracted using timing path | |
| CN112666926A (en) | Automobile bus topological graph generation method and device and computing equipment | |
| US20070174793A1 (en) | Automatic design device, automatic design method, and automatic design program | |
| CN101452383B (en) | Interface antetype design method and design system | |
| US8041527B2 (en) | System and method for translating variation information between computer 3D variation models and geometric dimensioning and tolerancing callouts | |
| CN115221835A (en) | Physical verification method and device for chip design | |
| JP2008146300A (en) | Information processor, information processing method and program | |
| CN100426306C (en) | System and method for switching format of file | |
| CN107229687A (en) | A kind of batch is converted to dft file the system and method for DWG file | |
| KR20030003223A (en) | System for creating three-dimensional shape data of printed board | |
| JP2000207438A (en) | Printed wiring board design supporting device | |
| JP4159496B2 (en) | CIRCUIT DIAGRAM CREATION DEVICE, CIRCUIT DIAGRAM CREATION METHOD, ITS PROGRAM, AND RECORDING MEDIUM CONTAINING THE PROGRAM | |
| US6490712B1 (en) | Method and system for identifying configuration circuit addresses in a schematic hierarchy | |
| JP7278981B2 (en) | Crosstalk check device | |
| US6892374B2 (en) | Systems and methods for generating an artwork representation according to a circuit fabrication process | |
| CN107506340A (en) | A kind of data transfer device and system | |
| CN102419780A (en) | Image text information viewing system and image text information viewing method | |
| Huang et al. | Ensemble Learning Based Electric Components Footprint Analysis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121012 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20131008 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20141014 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20151012 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20161007 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20171010 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20181010 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20191015 Year of fee payment: 17 |