KR100397919B1 - 이더넷 정합장치의 아이 티 지 에스용 보코더장치 - Google Patents

Abstract

본 발명은 이더넷 정합장치에서 이더넷 망의 다수 포트에 실장되어 MVIP 버스를 공유하는 각 보드간의 송수신 신호와 소프트웨어를 공유할 수 있도록 하고 각 보드간의 음성 하이웨이 인터페이스를 원활하게 유지할 수 있도록 하는 것으로, 이더넷 정합장치에 있어서, 데이터 입출력 하이웨이를 구비하는 MVIP 버스를 통해 백 플렌을 접속하여 송수신되는 프레임 패킷을 처리하는 MVIP 제어부와; 상기 백 플렌을 통해 메인 프로세서의 클럭신호와 어드레스 지정신호 및 사용자 정의 클럭 신호를 인터페이싱하며, 상기 MVIP 제어부측에 데이터 억세스를 위한 인터럽터 신호를 인가하는 데이터 버스 및 클럭 인터페이스부와; 송수신되는 음성 데이터의 압축 및 전송처리에 대한 동작과 시스템의 부팅과 리셋, 데이터의 저장 및 억세스를 포함하는 시스템 운용에 대한 동작을 제어하는 콘트롤부와; 상기 콘트롤부의 제어에 따라 상기 MVIP 제어부에서 수신 하이웨이를 통해 인가되는 음성 데이터를 소정의 전송속도로 압축하는 DSP 처리부와; 상기 콘트롤부의 제어에 따라 상기 압축된 음성 데이터를 결정된 출력 포트가 할당되는 시점까지 저장하는 제1메모리부와; 상기 콘트롤부에서의 시스템 운용을 위한 알고리즘이 설정되는 제2메모리부 및; 상기 결정된 출력 포트를 통해 이더넷 망을 접속하여 압축된 음성 데이터를 전송하며 프로그램의 다운 로드를 실행하는 모니터링 처리부를 포함한다.

Description

이더넷 정합장치의 아이 티 지 에스용 보코더장치{Apparatus for Internet Telephony Gateway System Using Vocoder In Ethernet Switching System}

본 발명은 이더넷 정합장치에 관한 것으로, 보다 상세하게는 이더넷 망의 다수 포트에 실장되어 MVIP(Multi-Vendor Integration Protocol) 버스를 공유하는 각 보드간의 송수신 신호와 소프트웨어를 공유할 수 있도록 하고 각 보드간의 음성 하이웨이 인터페이스를 원활하게 유지할 수 있도록 하는 아이 티 지 에스(Internet Telephony Gateway system : 이하 'ITGS' 라 한다)용 보코더 장치에 관한 것이다.

일반적으로 이더넷 정합장치의 다수 포트에 실장되는 ITGS 시스템은 도 1에서 알 수 있는 바와 같이, 트위스티드 페어 케이블(Twisted Pair Cable) 이나 동축 케이블(Coaxial Cable) 또는 광섬유(Optical Fiber)등의 전송 매체로 구성되는 이더넷 망(10)에 트렁크 보드(20)와 다수개의 보코더 보드(30a-30n) 및 이중화를 위한 복수개의 메인 프로세서 보드(40a)(40b)가 백 플렌을 통해 연결되고, 상기의 각 보드는 MVIP 버스(50)를 통해 보드간을 상호 연결하며, 상기 MVIP 버스(50)는 데이터 버스(60)를 통해 연결되어 보드 상호간의 데이터 통신 및 상위 프로세서간의 통신을 실행한다.

상기에서 트렁크 보드(20)는 클럭 마스터(Clock Master)의 역활을 실행하며 라인 인터페이스의 기능과 스위칭의 기능을 담당하며, 이중화를 위해 복수개로 실장되는 메인 프로세서 보드(40a)(40b)는 데이터 버스(60)의 마스터 기능을 담당하고, 그외 트렁크 보드(20) 및 다수개의 보코더 보드(30a-30n)는 데이터 버스(60)의 슬레이브 기능을 실행한다.

또한, 상기에서 알 수 있는 바와 같이 이더넷 정합장치의 다수 포트에 실장되는 각 보드의 데이터 통신을 안정되게 유지하여 주기 위하여 표준디지탈 방식으로 서로 다른 기종의 PC 나 각종 시스템의 인터페이스를 담당하며, 클럭 시그널과 관련된 8개의 DSo와 8개의 DSi 2.048Mb/s 시리얼 스트림으로 구성되는 MVIP 버스는 도 2에서 알 수 있는 바와 같이, A보드와 B보드가 데이터 인터페이싱을 실행하기위하여 각각의 보드에는 소프트 웨어의 제어하에 구동하며 스위칭기능을 담당하는 MVIP 디지털 스위치와, 마스터 클럭과 슬레이브 클럭으로 나누며 마스터가 되는 측에서는 2Mhz, 4Mhz, 8Mhz등의 신호를 드라이브 하는 MVIP 디지털 클럭과, 하드웨어의 표준뿐 만 아니라 스위칭 기능과 클럭 타이밍 등으로 하드웨어를 억세스 할 수 있도록 소프트웨어를 규정한 MVIP 소프트웨어와, MVIP 버스와 각종 프로세서및 각종 전화 회로와의 인터페이스를 충족시키기 위한 MVIP 인터페이스 칩이 내장된다.

전술한 바와 같은 구조를 갖는 이더넷 정합장치의 ITGS 시스템은 보코더 장치를 구성함에 있어 보코더 장치에 이용되어지는 대부분의 신호체계 및 그에 따르는 모든 소프트웨어를 각각의 벤더(Vendor)들 마다 정의하여 사용함으로써 기존에 사용되어지고 있는 각종 모듈과는 호환이 이루어지지 않는 문제점이 있으며, 추후 개발되는 모듈 역시 벤더의 정의에 따라 각각의 신호체계 및 그에 따르는 모든 소프트웨어가 상이하게 되어 각 보드의 하드웨어적인 업 그레이드(Up-Grade)가 어려우며 추가 비용 역시 상당히 발생하게 되는 문제점이 있었다.

본 발명은 전술한 바와 같은 제반적인 문제점을 감안한 것으로 그 목적은 이더넷 망의 다수 포트에 실장되어 MVIP 버스를 공유하는 각 보드 들이 송수신되는 신호와 소프트웨어를 공유할 수 있도록 하여 보드간의 음성 하이웨이 인터페이스를 원활하게 유지할 수 있도록 하며, 오픈 아키텍쳐(Open Architecture)를 사용하여 보코드 장치의 개발에 편리성과 안정성을 제공하도록 하는 이더넷 정합장치의 ITGS용 보코더 장치를 제공하는 것이다.

도 1은 이더넷 정합장치의 포트에 실장되는 일반적인 ITGS 시스템의 구성도.

도 2는 이더넷 정합장치에서 각 보드간을 인터페이스하는 일반적인 MVIP 버스의 구성도.

도 3은 본 발명에 따른 이더넷 정합장치의 아이 티 지 에스용 보코더장치 구성 블록도.

<도면의 주요 부분에 대한 부호의 설명>

100 : 백 플렌 200 : MVIP 제어부

300 : 데이터 버스 및 클럭 인터페이스부 400 : 콘트롤부

500 : DSP 처리부 600 : 모니터링 처리부

상기한 바와 같은 목적을 달성하기 위한 본 발명은, 이더넷 정합장치에 있어서, 데이터 입출력 하이웨이를 구비하는 MVIP(Multi-Vendor Integration Protocol) 버스를 통해 백 플렌을 접속하여 송수신되는 프레임 패킷을 처리하는 MVIP 제어부와; 상기 백 플렌을 통해 메인 프로세서의 클럭신호와 어드레스 지정신호 및 사용자 정의 클럭 신호를 인터페이싱하며, 상기 MVIP 제어부측에 데이터 억세스를 위한 인터럽터 신호를 인가하는 데이터 버스 및 클럭 인터페이스부와; 송수신되는 음성 데이터의 압축 및 전송처리에 대한 동작과 시스템의 부팅과 리셋, 데이터의 저장 및 억세스를 포함하는 시스템 운용에 대한 동작을 제어하는 콘트롤부와; 상기 콘트롤부의 제어에 따라 상기 MVIP 제어부에서 수신 하이웨이를 통해 인가되는 음성 데이터를 소정의 전송속도로 압축하는 DSP(Digital Signal Processor) 처리부와; 상기 콘트롤부의 제어에 따라 상기 압축된 음성 데이터를 결정된 출력 포트가 할당되는 시점까지 저장하는 제1메모리부와; 상기 콘트롤부에서의 시스템 운용을 위한 알고리즘이 설정되는 제2메모리부 및; 상기 결정된 출력 포트를 통해 이더넷 망을 접속하여 압축된 음성 데이터를 전송하며 프로그램의 다운 로드를 실행하는 모니터링 처리부를 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세히 설명하면 다음과 같다.

도 3에서 알 수 있는 바와 같이, 본 발명에 따른 이더넷 정합장치의 ITGS용 보코더 장치는 백 플렌(100)과, MVIP 제어부(200), 데이터 버스 및 클럭 인터페이스부(300), 콘트롤부(400), DSP(Digital Signal Processor) 처리부(500), 모니터링부(600), 제1메모리부(700)및 제2메모리부(800)로 이루어지는데, 백 플렌(100)은 이더넷 정합장치에 구비되어 있는 슬롯에 실장되어 전송 매체인 이더넷 망과 MVIP 버스 및 데이터 버스를 통해 각종 신호의 인터페이스를 유지한다.

MVIP 제어부(200)는 백 플렌(100)을 통해 8개의 데이터 입력 하이웨이(DSi0-DSi7)과 8개의 데이터 출력 하이웨이(DSo0-DSo7)로 구성되는 MVIP 버스와 접속되어 데이터의 송수신을 실행한다.

데이터 버스 및 클럭 인터페이스부(300)는 백 플렌(100)을 통해 이더넷 정합장치를 관장하는 메인 프로세서와 어드레스 지정, 사용자 정의 클럭 신호 및 데이터의 송수신 인터페이싱을 실행한다.

이때, 데이터 송수신의 인터페이싱은 메인 프로세서의 폴링(Polling)에 의해 이루어지며, 클럭 마스터로 부터 받은 시스템 클럭을 이용하여 슬레이브로 동작한다.

콘트롤부(400)는 주 제어부(410)와 중앙 처리부(420)로 이루어지는데, 주 제어부(410)는 송수신되는 음성 데이터의 압축 및 전송처리에 대한 전반적인 동작을 제어하고 중앙 처리부(420)는 보코더 시스템의 부팅과 리셋 데이터의 저장 및 억세스 등 전반적인 운용에 대한 동작을 제어한다.

DSP 처리부(500)는 상기 중앙 처리부(420)에서 인가되는 제어신호에 따라 MVIP 처리부(200)에서 수신 하이웨이(TxHW)를 통해 인가되는 32 채널 64Kbps의 전송속도를 갖는 음성 데이터를 6∼8Kbps의 전송속도로 압축한다.

제1메모리부(700)는 상기 6∼8Kbps의 전송속도로 압축된 음성 데이터를 상기 콘트롤부(400)내의 중앙 처리부(420)에서 지정되는 어드레스 번지에 저장하며, 결정된 출력 포트가 할당되는 경우 상기 중앙 처리부(420)의 억세스 요구에 따라 저장된 데이터를 출력하며, 제2메모리부(800)는 시스템의 운용에 대한 전반적인 알고리즘이 설정된다.

모니터링 처리부(600)는 이더넷 망의 접속이나 프로그램의 다운 로드 등 시스템의 운용시 지원되는 각종 동작을 처리한다.

전술한 바와 같은 기능을 갖는 본 발명의 동작은 다음과 같다.

백 플렌(100)을 통해 메인 프로세서의 어드레스 및 데이터에 대한 신호와 사용자 정의에 대한 신호가 데이터 버스 및 클럭 인터페이스부(300)에 인가되는 상태에서 8비트의 데이터 입력 하이웨이(DSi0-DSi7)를 통해 32 채널의 프레임 패킷이 MVIP 제어부(200)에 수신되면 MVIP 제어부(200)는 데이터 버스 및 클럭 인터페이스부(300)에서 인가되는 인터럽터의 신호에 따라 32채널의 프레임 패킷이 수신되고 있음을 알리는 정보를 콘트롤부(400)를 구성하고 있는 주 제어부(410)측에 인가한다.

이때, 콘트롤부(400)의 주 제어부(410)는 DSP 처리부(500)측에 수신되는 프레임 패킷에서 음성 정보를 처리하도록 하는 제어신호를 인가함과 동시에 MVIP 제어부(200)측에 수신된 32 채널의 프레임 패킷을 DSP 처리부(500)측에 전송하도록 하는 제어신호를 출력한다.

MVIP 제어부(200)는 콘트롤부(400)의 주 제어부(410)에서 인가되는 제어신호에 따라 수신된 32 채널의 프레임 패킷을 설정된 운용 알고리즘을 통해 처리하여음성 데이터만을 추출한 다음 64Kbps의 전송 속도로 처리하여 송신 하이웨이(TxHW)를 통해 DSP 처리부(500)측에 인가한다.

DSP 처리부(500)는 인가되는 64Kbps의 전송속도를 갖는 음성 데이터를 내부에 구비되는 보코더(510-580)을 통해 6∼8Kbps의 전송 속도로 압축한 다음 콘트롤부(400)내의 중앙 처리부(420)측에 인가하면 중앙 처리부(420)는 6∼8Kbps의 전송속도로 압축되어 인가되는 음성 데이터를 DRAM으로 이루어지는 제1메모리부(700)측에 인가하여 일시저장한다.

상기와 같이 음성 데이터가 압축되어 저장되어 있는 상태에서 주 제어부(410)를 통해 전송하고자 하는 게이트 웨이로의 채널 포트를 사용할 수 있는지의 여부를 판단한 다음 해당 채널 포트를 사용할 수 있는 상태이면 중앙 처리부(420)는 상기 제1메모리부(700)에 저장되어 있는 음성 데이터를 억세스한 다음 모니터링 처리부(600)를 통해 해당 게이트 웨이측에 전송한다.

이상에서 설명한 바와 같이 전술한 바와 같은 ITGS용 보코더 장치는 이더넷 정합장치를 구성하고 있는 각 보드들 사이에 공통된 클럭과 인터페이스 신호 및 소프트웨어를 공유하여 사용하므로 하이웨이의 인터페이스를 안정성과 신뢰성이 제공되고, 클럭과 인터페이스 신호 및 소프트웨어의 공유로 MVIP 버스를 사용하는 보드의 개발에 용이성을 제공하고 하드웨어의 업 그레이드를 신속하고 저렴하게 실행할 수 있다.

Claims (1)

1. 이더넷 정합장치에 있어서, 데이터 입출력 하이웨이를 구비하는 MVIP(Multi-Vendor Integration Protocol) 버스를 통해 백 플렌을 접속하여 송수신되는 프레임 패킷을 처리하는 MVIP 제어부와;

   상기 백 플렌을 통해 메인 프로세서의 클럭신호와 어드레스 지정신호 및 사용자 정의 클럭 신호를 인터페이싱하며, 상기 MVIP 제어부측에 데이터 억세스를 위한 인터럽터 신호를 인가하는 데이터 버스 및 클럭 인터페이스부와;

   송수신되는 음성 데이터의 압축 및 전송처리에 대한 동작과 시스템의 부팅과 리셋, 데이터의 저장 및 억세스를 포함하는 시스템 운용에 대한 동작을 제어하는 콘트롤부와;

   상기 콘트롤부의 제어에 따라 상기 MVIP 제어부에서 수신 하이웨이를 통해 인가되는 음성 데이터를 소정의 전송속도로 압축하는 DSP(Digital Signal Processor) 처리부와;

   상기 콘트롤부의 제어에 따라 상기 압축된 음성 데이터를 결정된 출력 포트가 할당되는 시점까지 저장하는 제1메모리부와;

   상기 콘트롤부에서의 시스템 운용을 위한 알고리즘이 설정되는 제2메모리부 및;

   상기 결정된 출력 포트를 통해 이더넷 망을 접속하여 압축된 음성 데이터를 전송하며 프로그램의 다운 로드를 실행하는 모니터링 처리부를 포함하는 것을 특징으로 하는 이더넷 정합장치의 아이 티 지 에스용 보코더장치.