KR100397390B1 - Wet etching apparatus for semiconductor circuit and manufacturing method for minute tip used in its apparatus - Google Patents

Wet etching apparatus for semiconductor circuit and manufacturing method for minute tip used in its apparatus Download PDF

Info

Publication number
KR100397390B1
KR100397390B1 KR10-2000-0011620A KR20000011620A KR100397390B1 KR 100397390 B1 KR100397390 B1 KR 100397390B1 KR 20000011620 A KR20000011620 A KR 20000011620A KR 100397390 B1 KR100397390 B1 KR 100397390B1
Authority
KR
South Korea
Prior art keywords
etching
etchant
metal wire
wet etching
semiconductor
Prior art date
Application number
KR10-2000-0011620A
Other languages
Korean (ko)
Other versions
KR20010087718A (en
Inventor
장영일
엄일호
Original Assignee
아이엠에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이엠에스 주식회사 filed Critical 아이엠에스 주식회사
Priority to KR10-2000-0011620A priority Critical patent/KR100397390B1/en
Priority to TW089107409A priority patent/TW457575B/en
Priority to PCT/KR2001/000363 priority patent/WO2001073833A1/en
Priority to AU2001241232A priority patent/AU2001241232A1/en
Publication of KR20010087718A publication Critical patent/KR20010087718A/en
Application granted granted Critical
Publication of KR100397390B1 publication Critical patent/KR100397390B1/en

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • C25F3/14Etching locally
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)

Abstract

반도체 회로 국부 습식 에칭기 및 이에 사용되는 미세관 제조 방법에 관한 것으로서, 본 발명의 반도체 회로 국부 습식 에칭기는 에칭액을 저장하는 에칭액 저장부와 에칭액 저장부의 일단면과 연결되고 에칭액을 반도체 기판 상의 일부 영역에 노출시키기 위한 소정 반경을 구비하는 에칭액 투입관과 에칭하고자 하는 상기 반도체 기판을 지지하는 기판 지지 장치 및 에칭액 투입관 또는 상기 반도체 기판 중 적어도 하나를 에칭하고자 하는 반도체 기판 상의 일부 영역으로 이동시키기 위한 이동 수단으로 구성된다.A semiconductor circuit local wet etching machine and a method for manufacturing a microtubule used therein, wherein the semiconductor circuit local wet etching machine of the present invention is connected to an etching solution storage portion for storing an etching solution and an end surface of the etching solution storage portion, and the etching solution is partially formed on the semiconductor substrate. A substrate support apparatus for supporting the semiconductor substrate to be etched and an etchant injecting tube having a predetermined radius for exposing to the substrate, and a movement for moving at least one of the etching liquid inlet tube or the semiconductor substrate to a portion of the semiconductor substrate to be etched Means.

Description

반도체 회로 국부 습식 에칭기 및 이에 사용되는 미세관 제조 방법{Wet etching apparatus for semiconductor circuit and manufacturing method for minute tip used in its apparatus}Wet etching apparatus for semiconductor circuit and manufacturing method for minute tip used in its apparatus}

본 발명은 반도체 회로 국부 습식 에칭기 및 이에 사용되는 이에 사용되는 미세관 제조 방법에 관한 것으로서, 구체적으로는 반도체 웨이퍼 상에 형성된 적층막을 국부적으로 습식 에칭할 수 있는 에칭기 및 이에 사용되는 관 끝부분의 직경 또는 폭이 수nm ~ 수백㎛인 다이아몬드 미세관을 제조하고, 이를 이용하여 극미량의 강산성 또는 강염기성 화학물질을 공급하는 장치를 제작하는 방법과, 이 장치를 이용하여 미량의 화학물질을 반도체 회로의 국부 영역에 공급하는 반도체 회로 국부 습식 에칭기 및 이에 사용되는 이에 사용되는 미세관 제조 방법에 대한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor circuit local wet etcher and a method for manufacturing microtubules used therein, and more particularly, to an etching machine capable of locally wet etching a laminated film formed on a semiconductor wafer and a tube end portion used therein. And a device for producing a diamond microtube having a diameter or width of several nanometers to several hundred micrometers, and supplying a very small amount of strong acidic or strong basic chemicals using the same, and using this device to convert a small amount of chemicals into a semiconductor. A semiconductor circuit local wet etcher for supplying a localized region of the circuit and a method for producing microtubules used therein.

종래에는 반도체 기판상에 형성된 일부 패턴을 부분 에칭하기 위해서 리소그래피 법을 사용하였다. 예를 들어 반도체 기판 상의 적층 공정 중에 키 패턴지역에 불투명한 막이 적층된 경우 이를 제거하여 하부의 얼라인 키 패턴을 보이게 하는 키 오픈 식각을 하기 위해서는 1) 포토 레지스트 코팅공정 2) 키 오픈 마스크 노출공정 3) 현상 (development) 공정 4) 키 오픈 에칭공정 5) 포토 레지스트 스트립 공정 6) 포스트 에칭 클리닝 공정의 일련의 6 가지 공정을 진행하여야 했다.Conventionally, lithographic methods have been used to partially etch some patterns formed on semiconductor substrates. For example, if an opaque film is deposited in the key pattern area during the lamination process on the semiconductor substrate, the key open etching process may be performed to remove the opaque film to show the alignment key pattern at the bottom. 1) Photoresist coating process 2) Key open mask exposure process 3) Development process 4) Key open etching process 5) Photoresist strip process 6) Post etch cleaning process A series of six processes were required.

종래의 키패턴을 오픈시키는 방법은 도 1a 내지 도 1d 에서 도시되어 있다. 도 1a 은 종래의 반도체 제조공정에 있어서, 소자분리 공정후 질화막 (20) 을 화학 기계적 연마한 상태를 도시한다. 반도체 기판 (10) 상에 산화막이 키 패턴에 적층되고 그 사이사이에 질화막 (20)이 잔존한다. 도 1b 는 종래의 반도체 제조공정에 있어서 소자분리 공정후 질화막층을 제거된 후의 도시한 도이다. 도 1c 는 키패턴에 적층된 산화막을 제거하기 위하여 키 오픈 마스크를 설치한 것을 도시한다. 전술한 바와 같이 도 1b에 도시된 바와 같이 키패턴에 적층된 산화막을 제거하기 위하여 종래의 리소그래피법을 적용하면, 1) 포토 레지스트 코팅공정 2) 키 오픈 마스크 노출공정 (도 1c에 도시) 3) 현상 (development) 공정 4) 키 오픈 에칭공정 5) 포토 레지스트 제거 공정 6) 포스트 에칭 클리닝 공정을 거친 후, 도 1d에 도시한 바와 같이 키패턴이 노출되게 할 수 있다.A conventional method of opening a key pattern is shown in FIGS. 1A-1D. FIG. 1A shows a state in which the nitride film 20 is chemically mechanically polished after an element isolation process in a conventional semiconductor manufacturing process. An oxide film is laminated on the semiconductor substrate 10 in the key pattern, and the nitride film 20 remains between them. 1B is a diagram illustrating the removal of the nitride film layer after the device isolation process in the conventional semiconductor manufacturing process. Fig. 1C shows a key open mask provided for removing the oxide film laminated on the key pattern. As described above, when the conventional lithography method is applied to remove the oxide film deposited on the key pattern as shown in FIG. 1B, the photoresist coating process 2) the key open mask exposure process (shown in FIG. 1C) 3) Development process 4) Key open etching process 5) Photoresist removal process 6) After the post etching cleaning process, the key pattern can be exposed as shown in FIG. 1D.

그러나 반도체 기판 상의 일부 영역을 노출시키기 위해 리소그래피법을 사용할 경우에는 TAT (Turn Around Time) 시간을 증가시키는 문제점이 있었다.However, when the lithography method is used to expose some regions on the semiconductor substrate, there is a problem of increasing TAT (Turn Around Time) time.

본 발명은 상기의 문제점을 해결하기 위한 것으로서, 반도체 기판 또는 기판상에 형성된 패턴의 일부 영역을 부분 습식 에칭할 수 있는 반도체 회로 국부 습식 에칭기를 제공함을 목적으로 한다.SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor circuit local wet etcher capable of partially wet etching a semiconductor substrate or a portion of a pattern formed on the substrate.

또한 상기 반도체 회로 국부 습식 에칭기를 가능하게 하는 에칭액 투입관 및 그 제조 방법을 제시함을 목적으로 한다.In addition, an object of the present invention is to provide an etching liquid inlet tube and a method of manufacturing the semiconductor circuit local wet etching machine.

즉, 강한 염기성 액체와 산성 액체를 담을 수 있는 지름이 수㎛인 미세관을 제조함으로써, 미량의 화학물질을 안정적으로 공급할 수 있는 방법을 제시하고, 다이아몬드의 물리적 화학적 안정성을 기반으로 반도체 공정의 부분에칭과 미소량 액체 공급을 가능하도록 하는 반도체 회로 국부 습식 에칭기 및 이에 사용되는 다이아몬드 미세관 및 그 제조 방법을 제시함을 목적으로 한다.In other words, by producing microtubes of several micrometers in diameter capable of containing strong basic liquids and acidic liquids, we propose a method to stably supply trace chemicals, and based on the physical and chemical stability of diamond, It is an object of the present invention to provide a semiconductor circuit local wet etcher and a diamond microtube used therein for producing etching and a small amount of liquid supply, and a manufacturing method thereof.

도 1a 은 종래의 반도체 제조공정에 있어서, 소자분리 공정후 화학 기계적 연마후의 키 패턴을 도시한 도.1A is a view showing a key pattern after chemical mechanical polishing after a device isolation process in a conventional semiconductor manufacturing process.

도 1b 는 종래의 반도체 제조공정에 있어서 소자분리 공정후 질화막층을 제거된 후의 공정 상태를 도시한 도.1B is a view showing a process state after removing the nitride film layer after the device isolation process in the conventional semiconductor manufacturing process.

도 1c 은 종래의 반도체 제조공정에 있어서 질화막층 제거후 키 오픈 마스크를 형성한 것을 도시한 도.1C shows a key open mask formed after removing a nitride film layer in a conventional semiconductor manufacturing process.

도 1d 는 종래의 반도체 제조공정에 있어서 옥사이드가 에칭된 것을 도시한 도.FIG. 1D illustrates an oxide etched in a conventional semiconductor manufacturing process. FIG.

도 2는 에칭액 투입관이 제작되는 제조 공정을 도시한 제조 공정도.Figure 2 is a manufacturing process diagram showing a manufacturing process in which the etching liquid inlet tube is produced.

도 3은 습식 식각에 의한 금속선 제조 공정도.3 is a metal wire manufacturing process by wet etching.

도 4는 다이아몬드가 코팅된 금속선.4 is a diamond-coated metal wire.

도 5는 확산에 의한 에칭액 투입관 제조 공정도.Figure 5 is a process chart of etching liquid injection pipe by diffusion.

도 6은 확산에 의한 에칭액 투입관 제조법 확대도.6 is an enlarged view of the etching solution input tube manufacturing method by diffusion.

도 7은 레이저 에브레이션에 의한 에칭액 투입관 개구 제조도.Fig. 7 is a drawing of the etching liquid inlet tube opening manufactured by laser ablation.

도 8은 본 발명에서 사용하는 에칭액 투입관의 횡단면도.8 is a cross-sectional view of an etching liquid inlet tube used in the present invention.

도 9는 본 발명의 에칭액 투입관이 사용되는 반도체 회로 국부 습식 에칭기의 개략도.9 is a schematic diagram of a semiconductor circuit local wet etchant using the etchant inlet tube of the present invention.

도 10은 본 발명의 반도체 회로 국부 습식 에칭기.10 is a semiconductor circuit local wet etchant of the present invention.

도 11는 본 발명 장치의 적용예의 하나인 패턴 검사 방법의 절차를 도시한 절차 흐름도.11 is a procedure flowchart showing a procedure of a pattern inspection method which is one example of application of the device of the present invention.

본 발명의 상기 목적은 에칭액을 저장하는 에칭액 저장부와 에칭액 저장부의 일단면과 연결되고 에칭액을 반도체 기판 상의 일부 영역에 노출시키기 위한 소정 반경을 구비하는 에칭액 투입관과 에칭하고자 하는 상기 반도체 기판을 지지하는 기판 지지 장치 및 에칭액 투입관 또는 상기 반도체 기판 중 적어도 하나를 에칭하고자 하는 반도체 기판 상의 일부 영역으로 이동시키기 위한 이동 수단을 구비하는 것을 특징으로 하는 반도체 회로 기판 국부 습식 에칭 장치에 의하여 달성 가능하다.The object of the present invention is to support an etching solution storage section for storing an etching solution and an etching solution inlet tube which is connected to one end surface of the etching solution storage section and has a predetermined radius for exposing the etching solution to a partial region on the semiconductor substrate and the semiconductor substrate to be etched. It can be achieved by a semiconductor circuit board local wet etching apparatus, characterized in that it comprises a substrate supporting device and an etching solution inlet tube or moving means for moving at least one of the semiconductor substrate to a partial region on the semiconductor substrate to be etched.

본 발명의 또 다른 목적은 습식 식각에 의하여 한쪽 끝부분의 반경이 1nm 내지 500um 미만인 금속선을 제작하는 금속선 제작 단계와 금속선의 외주면에 다이아몬드, 큐빅 보론 나이트 라이드 또는 사파이어에서 선택된 적어도 하나 이상의 물질을 코팅하는 물질 코팅 단계와 금속선의 일부분에 코팅된 물질를 제거하는 코팅 물질 제거 단계와 금속선을 식각하여 제거하는 금속선 제거 단계를 구비하는 것을 특징으로 하는 반도체 국부 습식 에칭 장치의 미세관 제조 방법에 의해서도 달성 가능하다.Still another object of the present invention is to manufacture a metal wire having a radius of one end of less than 1 nm to 500 μm by wet etching and coating at least one material selected from diamond, cubic boron nitride or sapphire on the outer circumferential surface of the metal wire. It can also be achieved by a method for producing microtubules in a semiconductor local wet etching apparatus, comprising a material coating step, a coating material removal step of removing a material coated on a portion of the metal wire, and a metal wire removal step of etching and removing the metal wire.

반도체 공정에 사용되는 액상의 화학물질을 저장하기 위한 장치들은 대부분 화학적으로 안정하면서도 가격이 낮은 고분자 물질(예 : Teflon, PTFE 등)을 사용해 왔으며, 강산이나 강염기에 강한 내성을 갖는 금이나 백금 등의 귀금속 등도 화학적 안정성이 요구되는 응용분야에 적용되고 있다. 그러나 실리콘 기판을 가공하는 종래의 반도체 공정 중에는 내경 50㎛ 미만의 미세관의 응용사례를 찾아볼 수 없으며, 또한 다이아몬드 탐침을 사용하여 표면 굴곡을 측정하는 장비는 있으나 공정 관련 부품 중 관을 이루고 있는 재료가 다이아몬드인 경우는 아직까지 알려진 바 없다. 기존의 내산성, 내염기성 재료인 고분자 물질이나 백금 등의 재료는 다이아몬드에 비하여 현저히 경도가 떨어지기 때문에 수 ㎛ 미만의 크기일 때 경미한 접촉에 의하여서도 쉽게 변형되어 버린다. 그러나 다이아몬드의 경우 매우 경도가 높고 크기가 수 ㎛ 미만일 때의 변형 회복력도 우수한 특징이 있다.Most of the devices for storing liquid chemicals used in the semiconductor process have been using chemically stable, low-cost polymer materials (eg, Teflon, PTFE, etc.), and have a strong resistance to strong acids and strong bases. Precious metals are also being applied to applications requiring chemical stability. However, in the conventional semiconductor process for processing silicon substrates, there is no application case of microtubes with an inner diameter of less than 50 μm, and there is a device for measuring surface curvature using a diamond probe. Is not known to be a diamond. Existing acid and base materials, such as high molecular material and platinum, are significantly harder than diamond, and thus are easily deformed even by slight contact when they are smaller than several micrometers. However, diamond has a very high hardness and excellent strain recovery when the size is less than several micrometers.

다이아몬드는 상온에서 모든 종류의 산성 화합물과, 염기성 화합물에 의한 손상을 받지 않는 화학적으로 매우 안정된 물질이다. 본 발명은 수십 ㎛ 이상의두께를 갖는 금속선 또는 금속판의 끝부분을 수 nm 의 곡률반경을 갖도록 미세 가공한 후, 여기에 다이아몬드 등의 물질을 코팅하고 이러한 물질이 코팅 된 끝부분을 제거하여 관의 한쪽 끝 열린 부분을 만들고, 다시 기판물질인 금속을 제거함으로써 에칭액 투입관을 제조하는 방법에 대한 것이다.Diamond is a chemically very stable material that is free from damage by all kinds of acidic compounds and basic compounds at room temperature. The present invention finely processed the end of the metal wire or metal plate having a thickness of several tens of ㎛ or more to have a radius of curvature of a few nm, and then coated with a material such as diamond and removed one end of the tube coated with such material The present invention relates to a method of manufacturing an etching solution input tube by making an open end portion and removing metal, which is a substrate material.

도 2는 에칭액 투입관이 제작되는 제조 공정을 도시한다. 우선 습식 식각에 의한 금속선을 제작한다. (s1 단계) 이 공정에서 형성되는 금속선의 형상은 원통형의 몸체와 상기 몸체부로부터 끝단으로 갈수록 끝부분이 첨예한 형상을 가지게 된다. 이러한 방식으로 형성된 금속선에 다이아몬드 등의 물질을 코팅한다. (s2 단계) 금속 팁의 끝부분에 코팅된 물질을 제거하여 에칭액 투입관을 제작한 후, (s3 단계) 금속선을 식각하여 에칭액 투입관 (s4 단계)을 제조할 수 있다.2 shows a manufacturing process in which the etching liquid inlet tube is manufactured. First, a metal wire is prepared by wet etching. (Step s1) The shape of the metal wire formed in this process has a cylindrical body and a sharp end portion toward the end from the body portion. A metal such as diamond is coated on the metal wire formed in this manner. (Step s2) After the material coated on the tip of the metal tip is removed to produce an etching solution inlet tube, (s3 step) by etching the metal wire can be prepared an etching solution inlet tube (step s4).

본 발명에서 제시하는 에칭액 투입관 제조 방법을 상세하게 설명하면 다음과 같다.Referring to the method of producing an etching solution inlet tube proposed in the present invention in detail.

1. 습식 식각에 의한 금속선 제조1. Fabrication of metal wires by wet etching

매우 날카로운 금속부위를 만들기 위해서 본 발명은 부분 식각에 의한 가공 방법을 사용한다. 즉, 도 3에서 보는 것처럼 단지 식각 보호층에 둘러 싸인 상태로 금속선이 식각액에 담구어지면, 초기에는 금속면 전체에 식각이 일어나지만 액체의 대류현상에 의해 시간이 경과 할수록 금속선의 가운데 부분의 식각 속도가 금속선과 식각 방지층의 계면에 가까운 부분의 식각 속도보다 느려지게 된다. 이런식각 속도의 차이에 의해 금속선의 날카로운 끝부분을 만들 수 있다. 따라서 기계적인 연마 없이도 끝이 날카로운 금속선을 대량 생산할 수 있다.In order to make very sharp metal parts, the present invention uses a machining method by partial etching. That is, as shown in FIG. 3, when the metal wire is immersed in the etching liquid in a state surrounded by an etch protection layer, the entire metal surface is initially etched, but as time passes due to liquid convection, the center portion of the metal wire is etched. The speed is slower than the etching speed of the portion near the interface between the metal wire and the etch stop layer. This difference in etch rate makes it possible to make sharp ends of metal wires. Therefore, it is possible to mass-produce a sharp metal wire without mechanical grinding.

이때 사용되는 금속선의 재질은 W, Si, Mo, Ta, Ti, Glass, SiO2, Al2O3, Si3N4, ZrO2, CeO, MgO, CaO 중에서 선택된 적어도 하나의 재료를 사용하며, 금속선의 원통 바디부 직경은 현재의 기술상 50um 이상이어야 하며, 뾰족한 팁이 형성되는 가는 쪽 끝부분의 직경은 1nm 내지 500um 미만인 형태로 가공하는 것이 바람직하다.At this time, the material of the metal wire used is at least one material selected from W, Si, Mo, Ta, Ti, Glass, SiO2, Al2O3, Si3N4, ZrO2, CeO, MgO, CaO, and the diameter of the cylindrical body of the metal wire is It should be more than 50um in the technique, the diameter of the narrow end of the pointed tip is preferably processed in the form of less than 1nm to 500um.

식각 보호층으로 글래스, 다이아몬드, 금, 백금, 분자량이 3000 이상인 물질, 파라핀, 에폭시 중에서 선택된 적어도 하나의 재료를 사용하며, 식각액으로는 염산, 질산, 황산, 플르오르산(불산), 초산, 과산화수소수, 암모니아수 중에서 선택된 적어도 하나 이상의 물질을 사용할 수 있다.At least one material selected from glass, diamond, gold, platinum, a molecular weight of 3000 or more, paraffin, and epoxy is used as an etching protective layer. As an etching solution, hydrochloric acid, nitric acid, sulfuric acid, fluoric acid (fluoric acid), acetic acid, and hydrogen peroxide are used. At least one substance selected from water and ammonia water may be used.

2. 다이아몬드 등의 물질 코팅2. Coating material such as diamond

도 3의 공정으로 만들어진 날카로운 끝부분이 500um 미만을 갖는 금속선 또는 금속판을 화학 기상 증착법 (CVD:ChemicalVaporDeposition)법을 이용하여 다결정 상의 다이아몬드 등의 물질로 코팅을 한 후의 단면도는 도 4와 같다.Also a sharp tip made of a three-step chemical metal wire or metal plate having less than 500um vapor deposition (CVD: C hemical V apor D eposition) process section is after the coating of a material of the diamond or the like on poly-4 using Same as

코딩되는 물질은 다이아몬드 외에도 큐빅 보론 나이트 라이드 또는 사파이어를 사용될 수 있으며, 코팅막의 두께는 0.5um 내지 1mm 두께인 것이 바람직하다.The material to be encoded may be cubic boron nitride or sapphire in addition to diamond, the thickness of the coating film is preferably 0.5um to 1mm thick.

3. 에칭액 투입관 제작3. Etchant input tube production

에칭액 투입관을 만들기 위해서는 도 4의 맨 아래 부분에 코팅된 물질을 제거해 주어야 하는데, 코팅된 물질이 다이아몬드일 경우에는 다이아몬드 입자를 포함하지 않은 기계석 연마 방법으로는 효과적인 가공이 불가능하다.In order to make the etching liquid inlet tube, the material coated on the bottom part of FIG. 4 should be removed. If the coated material is diamond, it is impossible to effectively process the mechanical stone polishing method without the diamond particles.

본 발명에서는 탄소의 확산 계수가 큰 금속 (Fe, Co, Ni, Mo, Mn, V, W, Ti) 에 코팅 물질의 한쪽 끝 부분을 접촉 시킨 후 300℃ 이상으로 온도를 올려 줌으로써 다이아몬드 결합을 이루고 있는 탄소가 금속 내부로 확산되어 소모되는 방법을 사용한다. 일반적인 연마 방법으로는 취성이 큰 다이아몬드 관 끝에 나노 미터 단위의 개구 (Nano Opening)를 만들기 어렵다. 따라서 탄소 원자의 확산에 의한 연마 방법은 매우 효과적인 미세 연마 방법이다.In the present invention, after contacting one end of the coating material to a metal having a large diffusion coefficient of carbon (Fe, Co, Ni, Mo, Mn, V, W, Ti), the diamond bond is formed by raising the temperature to 300 ° C or higher. The carbon is diffused into the metal and consumed. It is difficult to create nanometer openings at the ends of brittle diamond tubes with a general polishing method. Therefore, the polishing method by diffusion of carbon atoms is a very effective fine polishing method.

도 5는 확산 계수가 큰 금속블록에 금속선에 코팅된 다이아몬드의 한쪽 끝 부분을 접촉시킨 상태를 표시한 상태 도면이고, 도 6은 도 5의 네모 블록 부분을 상세히 설명하기 위해 확대한 도면이다.FIG. 5 is a diagram illustrating a state in which one end portion of a diamond coated on a metal wire is brought into contact with a metal block having a large diffusion coefficient, and FIG. 6 is an enlarged view illustrating the square block portion of FIG. 5 in detail.

도 6 (a)는 확산이 시작되기 전 상태를 도시하고, 도 6(b)는 확산이 진행되는 상태를 도시한다. 도 6 (b)에서 도시한 바와 같이 확산에 의한 다이아몬드 미세 연마가 진행되다가 다이아몬드가 증착된 금속선과 탄소에 대한 피확산제인 금속블록이 만나면, 두 금속 사이에서는 가시적 확산이 일어나지 않으므로 탄소의 확산 경로가 차단되면서 미세 연마가 정지하게 된다.FIG. 6 (a) shows a state before diffusion starts, and FIG. 6 (b) shows a state where diffusion occurs. As shown in FIG. 6 (b), when diamond fine grinding is performed by diffusion and a metal block on which diamond is deposited meets a metal block, which is a diffusion agent for carbon, visible diffusion does not occur between the two metals. The fine grinding stops as it is blocked.

다이아몬드를 연마할 때 피확산재인 금속블록의 재질로는 CO, Ni, Mo, Mn, V, W, Ti 중 어느 한 가지 이상의 원소를 포함하는 금속을 사용하는 것이 바람직하다.When polishing the diamond, it is preferable to use a metal containing at least one element of CO, Ni, Mo, Mn, V, W, Ti as the material of the metal block, which is a diffusion material.

도 5에서 금속 블록과 다이아몬드가 증착된 금속선에 각각 전기 도선을 연결하고 각각에 연결된 도선을 다시 전기적으로 접촉시켜 이 도선의 저항이 기가오옴 이하이거나, 외부에서 전류를 인가했을 때 이 도선에 전류가 흐르거나 또는 외부에서 이 도선에 전압을 인가한 상태에서 이 도선에 일정 전압의 전류가 흐를 때 이 사실을 근거로 금속 블록과 다이아몬드가 증착된 금속이 전기적 접촉을 했다는 사실. 즉, 다이아몬드 미세관의 한쪽 부분이 열렸다는 사실의 판단 근거로 사용할 수 있다.In FIG. 5, the electric wires are respectively connected to the metal block and the diamond-deposited metal wires, and the wires connected to each other are electrically contacted again so that the resistance of the wires is less than or equal to a gigaohm or when a current is applied from the outside. The fact that a metal block and diamond-deposited metal made electrical contact based on this fact when a current of constant voltage flowed through this conductor while flowing or externally energized. That is, it can be used as a basis for judging that one part of the diamond microtube is opened.

대량 생산을 위하여 도 7에 도시된 레이저에 의한 탄소 원자의 증발로 미세관의 한쪽 끝부분을 열어줄 수 있고, 산소를 포함한 플라즈마에 끝부분을 노출시키거나 산소를 포함한 400℃ 이상의 고온분위기에서 탄소를 이산화 탄소로 연소시키는 방법을 사용할 수 있다. 다이아몬드를 증착한 금속선의 중심선과 레이저 광의 중심선 간의 사이각 (c)이 2도 내지 170도를 이루게 하여 미세관의 한쪽 끝부분을 레이저를 연마하는 것이 바람직하다.For mass production, one end of the microtube can be opened by the evaporation of carbon atoms by the laser shown in FIG. 7, exposing the end to plasma containing oxygen, or in a high temperature atmosphere of 400 ° C. or higher containing oxygen. Can be used to burn carbon dioxide with carbon dioxide. It is preferable to polish the laser at one end of the microtube so that the angle c between the center line of the diamond-deposited metal line and the center line of the laser light is between 2 degrees and 170 degrees.

4. 금속선 제거4. Remove the metal wire

상기 과정을 거친후, 에칭액 투입관 내의 금속선을 염산, 질산, 황산, 플르오르산(불산), 초산, 과산화수소수, 암모니아수이 적어도 하나 이상 포함된 수용액으로 식각하여 제거한다. 이와 같은 공정을 거쳐 만들어진 에칭액 투입관의 개략도는 도 8과 같다.After the above process, the metal wire in the etching solution inlet tube is removed by etching with an aqueous solution containing at least one of hydrochloric acid, nitric acid, sulfuric acid, fluoric acid (fluoric acid), acetic acid, hydrogen peroxide water, ammonia water. The schematic diagram of the etching liquid inlet tube made through such a process is as FIG.

도 8은 본 발명에서 사용하는 에칭액 투입관의 횡단면도를 도시한다. 에칭액 투입관 내부에는 습식 에칭액이 저장되며, 에칭액 투입관의 몸체는 도 8(a)에 도시된 바와 같이 원통부의 단면으로 구비되고, 에칭액 투입관의 끝 부분은 도 8(b)에 도시된 바와 같이 끝부분이 점점 좁아지는 형상으로 구비된다. 에칭액 투입관의 끝 부분은 10 nm 내지 1mm 의 직경을 구비하는 것이 바람직하다.Fig. 8 shows a cross sectional view of an etching liquid inlet tube used in the present invention. The wet etching liquid is stored inside the etching liquid inlet tube, and the body of the etching liquid inlet tube is provided with a cross section of the cylindrical portion as shown in FIG. 8 (a), and the end of the etching liquid inlet tube is shown in FIG. 8 (b). The end is provided in a shape that is getting narrower. The end portion of the etching solution inlet tube preferably has a diameter of 10 nm to 1 mm.

본 발명에 적용하는 에칭액 투입관는 습식 에칭액에 식각되지 않아야 하며 기판에 형성된 광학적 (Optically) 불투명막에 자주 접촉하여도 에칭액 투입관가 무디어지지 않아야 하므로 다이아몬드 또는 큐빅 보론 나이트라이드 (c-BN; Cubic Boron Nitride) 또는 사파이어 (Sapphire, 산화 Al) 로 형성하는 것이 바람직하다.The etchant input tube applied to the present invention should not be etched into the wet etchant and the etchant input tube should not be blunt even when frequently contacted with an optically opaque film formed on the substrate. Therefore, diamond or cubic boron nitride (c-BN; Cubic Boron Nitride) ) Or sapphire (Sapphire, Al oxide).

도 9는 본 발명의 에칭액 투입관이 구비되는 반도체 회로 국부 습식 에칭기의 개략도를 도시한다. 웨이퍼 카세트 (210)에 복수 개 웨이퍼를 보관하고 있다가 웨이퍼 핸들러 (230)를 이용하여 하나의 웨이퍼를 꺼낸 후, 웨이퍼 어라이너 (220)를 이용하여 정확한 위치로 웨이퍼를 탑재한 후 상기 웨이퍼를 프로세스 스테이지 (190)상에 위치시킨다.Fig. 9 shows a schematic diagram of a semiconductor circuit local wet etching machine equipped with the etching liquid inlet tube of the present invention. After storing a plurality of wafers in the wafer cassette 210, one wafer is taken out using the wafer handler 230, the wafer is placed in the correct position using the wafer aligner 220, and the wafer is processed. Place on stage 190.

도 10은 본 발명의 반도체 회로 국부 습식 에칭기를 도시한다. 반도체 회로 국부 습식 에칭기는 웨이퍼 (210)를 탑재하고 탑재된 웨이퍼를 x, y 방향으로 이동시키는 기능을 담당하는 프로세스 스테이지(190), 에칭액을 보관하는 에칭액 카트리지(110), 상기 에칭액을 반도체 기판 상의 국부 영역에 노출시키기 위한 에칭액 투입관(100), 에칭액 카트리지를 지지하는 에칭액 카트리지 지지 수단(120), 상기 에칭액 카트리지 지지 수단 (120)과 연결되고 반도체 회로 국부 습식 에칭기 본체 (150)와 연결되는 z축 이동바(130)와 상기 z축 이동바(130)를 이동시키는 z축 이동모터(140), 프로세스 스테이지 (190)를 지지하고 이를 x축 및 y축 방향으로 이동시키는 프로세스 스테이지 지지 및 이동부 (170) 및 이를 구동하기 위한 x축 y축 이동모터 (160)로 구성된다. 이때 경우에 따라서는 Z축 이동바 (160)을 x, y, z축으로 모두 이동 가능하게 하고 프로세스 스테이지를 고정하거나 또는 Z축 이동바 (160) 는 고정시키고 프로세스 스테이지 (190)를 x, y, z축으로 이동시킬 수도 있다.10 illustrates a semiconductor circuit local wet etcher of the present invention. The semiconductor circuit local wet etching machine mounts the wafer 210 and has a process stage 190 which is responsible for moving the mounted wafer in the x and y directions, an etchant cartridge 110 for storing the etchant, and the etchant on the semiconductor substrate. An etchant inlet tube 100 for exposing to a localized region, an etchant cartridge support means 120 for supporting an etchant cartridge, and an etchant cartridge support means 120 and a semiconductor circuit local wet etchant body 150. Support and movement of the z-axis movement bar 130 and the z-axis movement motor 140 for moving the z-axis movement bar 130 and the process stage 190 for supporting the process stage 190 and moving them in the x-axis and y-axis directions. The unit 170 and the x-axis y-axis moving motor 160 for driving the same. In this case, in some cases, the Z-axis movement bar 160 can be moved to all of the x, y, and z axes, and the process stage is fixed, or the Z-axis movement bar 160 is fixed, and the process stage 190 is x, y. You can also move it to the z axis.

반도체 회로 국부 습식 에칭기는 수직 분리벽 (180)에 의해 분리되는 챔버 (chamber) 내에 위치하게 된다. 로봇 암 (230)을 이용하여 웨이퍼를 챔버 내부로 이동시킨 후, 프로세스 스테이지 (190) 상에 위치시킨다. 습식 에칭하고자 하는 부분을 x축 y축 이동모터 (160) 및 z축 이동모터 (140)를 구동하여 부분 상부에 에칭액 투입관 (100)을 위치시킨다.The semiconductor circuit local wet etcher is located in a chamber separated by a vertical dividing wall 180. The robot arm 230 is used to move the wafer into the chamber and then onto the process stage 190. The portion to be wet etched is driven by the x-axis y-axis moving motor 160 and the z-axis moving motor 140 to place the etching solution inlet tube 100 on the upper portion.

도 11은 본 발명 장치의 적용예의 하나인 패턴 검사 방법의 절차를 도시한 절차 흐름도이다. 분석하고자 하는 패턴이 형성된 반도체 기판을 장비에 로딩 (loading) 한다. (s1 단계) 분석 위치를 지정하고 에칭액 투입관을 분석 위치로 이동한다. (s2 단계) 물론 이 경우에 에칭액 투입관을 이동시키는 대신 반도체 기판 또는 반도체 기판과 함께 에칭액 투입관을 이동시킬 수도 있다. 다음으로 습식 에칭을 하기 위하여 에칭액을 분석하고자 하는 부분에 노출시킨다. (s3 단계) 다음 단계에서 초순수 (De-ionized Water)를 주입한다. (s4 단계) 초순수를 주입하는 이유는 에칭액이 웨이퍼 표면에 존재하게 되면 계속해서 패턴을 식각하게 되므로 이를 초순수로 희석시켜 식각 정도를 조절하기 위함이다. 이때 초순수의 주입량은 에칭액 주입량의 1 배에서 100 배까지 사용하는 것이 바람직하다. 다음으로 주입된 초순수를 다시 흡입하는 단계 (s5 단계) 가 필요하다. 이는 패턴 상에 존재하는 화학 찌꺼기 (chemical residue)를 제거하기 위한 것이며, 이때 적용되는 원리는 압력 차이를 이용하는 것이다. 최종적으로 부분 습식 에칭된 기판을 상기 장비로부터 제거한다. (s6 단계) 상기와 같은 방법을 이용하여 기판상에 형성된 패턴의 부분 에칭을 실시함으로써 형성된 패턴 형상을 검사할 수 있게 한다.11 is a procedure flowchart showing the procedure of the pattern inspection method which is one example of application of the device of the present invention. The semiconductor substrate on which the pattern to be analyzed is formed is loaded into the equipment. (Step s1) The analysis position is designated, and the etchant injection tube is moved to the analysis position. (Step s2) Of course, in this case, instead of moving the etching liquid inlet tube, the etching liquid inlet tube may be moved together with the semiconductor substrate or the semiconductor substrate. Next, the etching solution is exposed to the portion to be analyzed for wet etching. (Step s3) In the next step, ultrapure water (De-ionized Water) is injected. (Step s4) The reason why the ultrapure water is injected is to adjust the etching degree by diluting the pattern with the ultrapure water since the etching solution is continuously present on the wafer surface. At this time, the injection amount of ultrapure water is preferably used from 1 to 100 times the injection amount of the etching solution. Next, a step (s5 step) of sucking the injected ultrapure water again is necessary. This is to remove chemical residues present on the pattern, and the principle applied here is to use pressure differences. Finally the partially wet etched substrate is removed from the equipment. (Step s6) It is possible to inspect the formed pattern shape by performing partial etching of the pattern formed on the substrate using the above method.

에칭액 투입관으로부터 기판상에 형성되는 패턴에 습식 에칭액을 노출시키는 방법은 모세관 현상을 이용하는 것이다. 습식 에칭액의 표면장력에 의하여 발생하는 모세관 현상을 이용하여 에칭액 투입관의 외부에 대하여 오목한 에칭액 표면을 유지하도록 함으로써, 에칭이 시작되기 전까지 에칭액이 피에칭재인 웨이퍼에 형성된 패턴에 접촉되지 않게 하면서, 에칭액에 직접 압력을 가하거나 또는 에칭 부위의 반대편 에칭액 표면에 접촉한 기체에 압력을 가하는 방법 또는 에칭액의 온도를 상승시키는 수단 (도 10의 200 및 에칭액 카트리지 또는 에칭액 투입관에 구비되는 열전달 수단) 액칭액의 부피를 증가시킴으로써 액칭액이 에칭액 투입관의 밖으로 노출되게 하여 에칭이 진행되도록 한다.The method of exposing the wet etching solution to the pattern formed on the substrate from the etching solution inlet tube uses a capillary phenomenon. By using the capillary phenomenon generated by the surface tension of the wet etching solution to maintain the surface of the etching solution concave with respect to the outside of the etching liquid inlet tube, the etching solution does not contact the pattern formed on the wafer as the etching target material until etching is started. A method of applying pressure directly to the gas or in contact with the surface of the etchant on the opposite side of the etching site or a means for raising the temperature of the etchant (200 in FIG. 10 and heat transfer means provided in the etchant cartridge or etchant inlet tube) By increasing the volume of the immersion liquid is exposed out of the etching liquid inlet tube to allow the etching to proceed.

본 발명에 의하여 제시된 다이아몬드 미세관에 의하여 미량의 산성 또는 염기성 액체를 공급하여 실리콘 기판의 부분적인 식각을 실시함으로써 기존 반도체 공정의 리소그라피 공정을 생략한 부분 식각이 이루어질 수 있어 반도체 공정 비용과 공정개발 시간 공정관리 시간을 크게 절약할 수 있다.Partial etching of the silicon substrate may be performed by supplying a small amount of acidic or basic liquid by the diamond microtubules presented by the present invention, thereby eliminating the lithography process of the existing semiconductor process. The process control time can be greatly saved.

또한 본 발명에 의하여 반도체 공정 중인 실리콘 기판의 공정 진행상태를 부분 식각을 이용하여 확인할 수 있으므로 이렇게 부분 식각을 한 실리콘 기판은 달리 오염되지 않기 때문에 다음 공정을 진행하는데 다시 사용되어질 수 있다.In addition, since the process progress of the silicon substrate in the semiconductor process according to the present invention can be confirmed using partial etching, the silicon substrate subjected to the partial etching may be used again to proceed to the next process because it is not contaminated otherwise.

다이아몬드 미세관은 화학적으로 매우 안정해서 DNA 검사시약과 전혀 반응을 일으키지 않으므로 DNA 칩, Bio 칩, Gene 칩을 양산할 때 시약을 공급하는 부분의 핵심 부품으로 사용되어질 수 있다. 또한, 화학물질의 미량 공급이 가능해지면서 미세한 산도(Ph값)의 조절이 가능해진다.Diamond microtubes are very chemically stable and do not react with DNA test reagents, so they can be used as core components of reagent supply parts when producing DNA chips, bio chips, and gene chips. In addition, it is possible to adjust the fine acidity (Ph value) as a trace amount of the chemical can be supplied.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며 본 발명의 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해하여야 한다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary and should be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. . Therefore, the true scope of protection of the present invention should be defined by the technical spirit of the appended claims.

Claims (17)

임의의 회로 패턴이 적층된 반도체 기판을 국부 습식 에칭 가능하도록 하는 반도체 회로 기판 국부 습식 에칭 장치에 있어서,A semiconductor circuit board local wet etching apparatus for enabling local wet etching of a semiconductor substrate on which an arbitrary circuit pattern is laminated, 에칭액을 저장하는 에칭액 저장부;An etchant storage unit storing an etchant; 상기 에칭액 저장부에 저장된 에칭액을 상기 회기 패턴에 투입하기 위한 에칭액 투입관;An etching solution inlet tube for introducing an etching solution stored in the etching solution storage unit into the regeneration pattern; 상기 에칭액 투입관은, 상기 에칭액 저장부와 연결된 유입구, 및The etchant inlet pipe, the inlet connected to the etchant storage, 상기 유입구의 반대편에 위치한 유출구를 포함하도록 구성되고,Configured to include an outlet located opposite the inlet, 상기 유출구의 외주는 상기 유출구의 끝부분으로 갈수록 점차적으로 가늘어지는 모양을 하고,The outer circumference of the outlet has a shape that is gradually tapered toward the end of the outlet, 에칭하고자 하는 상기 반도체 기판을 지지하는 기판 지지수단; 및Substrate support means for supporting the semiconductor substrate to be etched; And 상기 에칭액 투입관 또는 상기 반도체 기판 중 적어도 하나를, 에칭하고자 하는 상기 반도체 기판의 일부 영역으로 이동시키기 위한 이동수단을 구비하고,A moving means for moving at least one of the etching liquid input pipe or the semiconductor substrate to a partial region of the semiconductor substrate to be etched, 상기 에칭액 투입관의 유출구의 외주 직경이 10㎚ 내지 1000㎛ 이고,Outer diameter of the outlet of the etching liquid inlet pipe is 10nm to 1000㎛, 상기 에칭액 투입관이 에칭액 저장부의 일단면과 연결되는 부분은 직경이 50um 이상인 원통형상으로 구성되고, 상기 소정 직경은 상기 원통 형상의 직경보다 작게 구비되는 것을 특징으로 하는 반도체 회로 기판 국부 습식 에칭 장치.The portion of the etching liquid inlet tube connected to one end surface of the etching liquid storage portion has a cylindrical shape having a diameter of 50 μm or more, and the predetermined diameter is smaller than the diameter of the cylindrical shape. 제 1항에 있어서, 상기 반도체회로기판 국부습식에칭장치는,The local wet etching apparatus of claim 1, wherein 상기 에칭액 투입관을 통해 에칭액을 공급하는, 상기 저장부의 에칭액 공급수단을 더 포함하는 것을 특징으로 하는 반도체 회로 기판 국부 습식 에칭 장치.And an etchant supply means for supplying the etchant through the etchant inlet tube. 제 2항에 있어서, 상기 에칭액 공급 수단이 가열 방식 또는 가압 방식으로 작동하는 것을 특징으로 하는 반도체 회로 기판 국부 습식 에칭 장치.3. A semiconductor circuit board locally wet etching apparatus as claimed in claim 2, wherein said etching liquid supplying means is operated by a heating method or a pressing method. 제 1항에 있어서, 상기 에칭액 투입관이 다이아몬드, 큐빅 보론 나이트 라이드 또는 사파이어 중에서 선택된 적어도 하나 이상의 물질로 형성되는 것을 특징으로 하는 반도체 회로 기판 국부 습식 에칭 장치.The apparatus of claim 1, wherein the etchant inlet tube is formed of at least one material selected from diamond, cubic boron nitride, or sapphire. 삭제delete 삭제delete 반도체 기판을 국부 습식 에칭이 가능하도록 하는 반도체 국부 습식 에칭 장치의 에칭액 투입관 제조 방법에 있어서,In the etching liquid input pipe manufacturing method of the semiconductor local wet etching apparatus which enables a local wet etching of a semiconductor substrate, 습식 식각에 의하여 한쪽 끝부분의 직경이 1nm 내지 500um 미만인 금속선을 제작하는 금속선 제작 단계;A metal wire manufacturing step of manufacturing a metal wire having a diameter of one end portion of less than 1 nm to 500 μm by wet etching; 상기 금속선의 외주면에 다이아몬드, 큐빅 보론 나이트 라이드 또는 사파이어 중에서 선택된 적어도 하나 이상의 물질을 코팅하는 물질 코팅 단계;A material coating step of coating at least one material selected from diamond, cubic boron nitride or sapphire on the outer circumferential surface of the metal wire; 상기 금속선의 일부분에 코팅된 물질를 제거하는 코팅 물질 제거 단계;A coating material removing step of removing a material coated on a portion of the metal wire; 상기 금속선을 식각하여 제거하는 금속선 제거 단계를 구비하는 것을 특징으로 하는 반도체 국부 습식 에칭 장치의 미세관 제조 방법.And a metal line removing step of etching and removing the metal line. 제 7항에 있어서, 상기 금속선 제작 단계가 부분 식각하고자 하는 금속선을 식각 보호층으로 피복하는 단계; 및The method of claim 7, wherein the manufacturing of the metal wire comprises: covering the metal wire to be partially etched with an etching protection layer; And 상기 식각 보호층으로 피복된 금속선을 식각액에 담구는 단계를 구비하는 것을 특징으로 하는 반도체 국부 습식 에칭 장치의 미세관 제조 방법.And immersing the metal wire covered with the etch protective layer in an etching solution. 제 8항에 있어서, 상기 식각 보호층으로 글래스, 다이아몬드, 금, 백금, 분자량이 3000 이상인 물질, 파라핀, 에폭시 중에서 선택된 적어도 하나의 재료를 사용하며, 상기 식각액으로는 염산, 질산, 황산, 플르오르산(불산), 초산, 과산화수소수, 암모니아수 중에서 선택된 적어도 하나 이상의 물질을 사용하는 것을 특징으로 하는 반도체 국부 습식 에칭 장치의 미세관 제조 방법.The method of claim 8, wherein at least one material selected from glass, diamond, gold, platinum, a molecular weight of 3000 or more, paraffin, epoxy is used as the etching protective layer, and the etching solution is hydrochloric acid, nitric acid, sulfuric acid, fluoride. A method for producing a microtube in a semiconductor local wet etching apparatus, characterized in that at least one substance selected from acid (fluoric acid), acetic acid, hydrogen peroxide water, and ammonia water is used. 제 7항에 있어서, 상기 물질 코팅 단계가 화학 기상 증착법에 의해 이루어지고, 코팅되는 물질의 두께가 0.5um 내지 1mm 인 것을 특징으로 하는 반도체 국부 습식 에칭 장치의 미세관 제조 방법.8. The method according to claim 7, wherein the material coating step is performed by chemical vapor deposition and the thickness of the material to be coated is 0.5 um to 1 mm. 제 7항에 있어서, 상기 코팅 물질 제거 단계가 확산 계수가 상기 코팅 물질보다 큰 금속 피확산재에 상기 코팅 물질을 접촉하여 상기 코팅 물질을 확산시키는 단계를 구비하는 것을 특징으로 하는 반도체 국부 습식 에칭 장치의 미세관 제조 방법.8. The apparatus of claim 7, wherein removing the coating material comprises contacting the coating material with a metal diffuser having a diffusion coefficient greater than the coating material to diffuse the coating material. Method for producing microtubules. 제 11항에 있어서, 상기 확산 단계가 300℃ 이상의 고온에서 이루어지는 것을 특징으로 하는 반도체 국부 습식 에칭 장치의 미세관 제조 방법.12. The method according to claim 11, wherein the diffusion step is performed at a high temperature of 300 DEG C or higher. 제 11항에 있어서, 상기 금속 피확산재로서 CO, Ni, Mo, Mn, V, W, Ti 중에서 선택된 적어도 하나의 재료를 사용하는 것을 특징으로 하는 반도체 국부 습식 에칭 장치의 미세관 제조 방법.12. The method according to claim 11, wherein at least one material selected from CO, Ni, Mo, Mn, V, W and Ti is used as the metal diffusion material. 제 7항에 있어서, 상기 코팅 물질 제거 단계가 레이저 광을 이용하고, 상기 레이저 관의 중심선과 상기 금속선의 중심선이 2도 내지 170도를 이루는 것을 특징으로 하는 반도체 국부 습식 에칭 장치의 미세관 제조 방법.The method of claim 7, wherein the removing of the coating material uses laser light, and the center line of the laser tube and the center line of the metal line form 2 to 170 degrees. . 제 7항에 있어서, 상기 코팅 물질 제거 단계가 산소를 포함한 플라즈마에 끝부분을 노출시키는 것에 의해 이루어지는 것을 특징으로 하는 반도체 국부 습식 에칭 장치의 미세관 제조 방법.8. The method of claim 7, wherein the step of removing the coating material is by exposing the tip to a plasma containing oxygen. 제 7항에 있어서, 상기 코팅 물질 제거 단계가 산소를 포함한 400℃ 이상의 고온분위기에서 탄소를 이산화탄소로 연소시키는 방법에 의해 이루어지는 것을 특징으로 하는 반도체 국부 습식 에칭 장치의 미세관 제조 방법.The method of claim 7, wherein the removing of the coating material is performed by burning carbon into carbon dioxide in a high temperature atmosphere of 400 ° C. or higher including oxygen. 제 7항에 있어서, 상기 금속선 제거 단계가 염산, 질산, 황산, 플르오르산(불산), 초산, 과산화수소수, 암모니아수 중에서 선택된 적어도 하나이상으로 구성된 식각액에 의해 식각되는 것을 특징으로 하는 반도체 국부 습식 에칭 장치의 미세관 제조 방법.The method of claim 7, wherein the removing of the metal wire is performed by etching an etchant including at least one selected from hydrochloric acid, nitric acid, sulfuric acid, fluoric acid (fluoric acid), acetic acid, hydrogen peroxide, and ammonia water. Method for producing microtubules in the device.
KR10-2000-0011620A 2000-03-08 2000-03-08 Wet etching apparatus for semiconductor circuit and manufacturing method for minute tip used in its apparatus KR100397390B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2000-0011620A KR100397390B1 (en) 2000-03-08 2000-03-08 Wet etching apparatus for semiconductor circuit and manufacturing method for minute tip used in its apparatus
TW089107409A TW457575B (en) 2000-03-08 2000-04-20 Wet etching apparatus for semiconductor circuit and method for manufacturing minute tip used in its apparatus
PCT/KR2001/000363 WO2001073833A1 (en) 2000-03-08 2001-03-08 Wet etching apparatus for semiconductor circuit and method for manufacturing etching needle used in apparatus
AU2001241232A AU2001241232A1 (en) 2000-03-08 2001-03-08 Wet etching apparatus for semiconductor circuit and method for manufacturing etching needle used in apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0011620A KR100397390B1 (en) 2000-03-08 2000-03-08 Wet etching apparatus for semiconductor circuit and manufacturing method for minute tip used in its apparatus

Publications (2)

Publication Number Publication Date
KR20010087718A KR20010087718A (en) 2001-09-21
KR100397390B1 true KR100397390B1 (en) 2003-09-13

Family

ID=19653383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0011620A KR100397390B1 (en) 2000-03-08 2000-03-08 Wet etching apparatus for semiconductor circuit and manufacturing method for minute tip used in its apparatus

Country Status (4)

Country Link
KR (1) KR100397390B1 (en)
AU (1) AU2001241232A1 (en)
TW (1) TW457575B (en)
WO (1) WO2001073833A1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150042017A1 (en) * 2013-08-06 2015-02-12 Applied Materials, Inc. Three-dimensional (3d) processing and printing with plasma sources
CN103658980B (en) * 2013-11-27 2015-04-08 武汉法利莱切割系统工程有限责任公司 Main unit of square tube laser cutting machine
CN106363307A (en) * 2016-11-24 2017-02-01 京磁材料科技股份有限公司 Novel machining method for NdFeB
CN108557887B (en) * 2018-06-01 2020-02-14 中科院合肥技术创新工程院 Preparation method of molybdate-containing solution
CN110373708B (en) * 2019-07-31 2021-04-30 东南大学 Nano needle tip preparation platform and method for adjusting concentration to realize needle tip cone angle control
TWI783693B (en) * 2021-09-22 2022-11-11 財團法人工業技術研究院 Method and device for making tapered capillary

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245287A (en) * 1994-03-04 1995-09-19 Fuji Xerox Co Ltd Wet etching apparatus
JPH10209112A (en) * 1997-01-27 1998-08-07 Tera Tec:Kk Etching method and equipment
JPH10270414A (en) * 1997-03-25 1998-10-09 Tera Tec:Kk Etching method and apparatus
KR20000035738A (en) * 1998-11-27 2000-06-26 잠니취 프란층 Device for Wet Etching an Edge of a Semiconductor Disk

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041229A (en) * 1988-12-21 1991-08-20 Board Of Regents, The University Of Texas System Aerosol jet etching
JP2871614B2 (en) * 1996-09-05 1999-03-17 芝浦メカトロニクス株式会社 Wet etching method and apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245287A (en) * 1994-03-04 1995-09-19 Fuji Xerox Co Ltd Wet etching apparatus
JPH10209112A (en) * 1997-01-27 1998-08-07 Tera Tec:Kk Etching method and equipment
JPH10270414A (en) * 1997-03-25 1998-10-09 Tera Tec:Kk Etching method and apparatus
KR20000035738A (en) * 1998-11-27 2000-06-26 잠니취 프란층 Device for Wet Etching an Edge of a Semiconductor Disk

Also Published As

Publication number Publication date
TW457575B (en) 2001-10-01
AU2001241232A1 (en) 2001-10-08
WO2001073833A1 (en) 2001-10-04
KR20010087718A (en) 2001-09-21

Similar Documents

Publication Publication Date Title
US5932027A (en) Cleaning and drying photoresist coated wafers
US6004399A (en) Ultra-low particle semiconductor cleaner for removal of particle contamination and residues from surface oxide formation on semiconductor wafers
JP2005522219A5 (en)
JP2005322903A (en) Substrate-processing apparatus and substrate-processing method
US6376390B1 (en) Methods and apparatuses for removing material from discrete areas on a semiconductor wafer
US5958146A (en) Ultra-low particle semiconductor cleaner using heated fluids
KR100397390B1 (en) Wet etching apparatus for semiconductor circuit and manufacturing method for minute tip used in its apparatus
US7029801B2 (en) Method of manufacturing mask for electron beam lithography and mask blank for electron beam lithography
US20040069321A1 (en) Method and a device for producing an adhesive surface on a substrate
CN112563146A (en) Contaminant detection tool and related methods
JP2009021617A (en) Substrate processing method
US20200312834A1 (en) Bonded nanofluidic device chip stacks
EP1846249A2 (en) Topographically indexed support substrates
CN119018842A (en) Preparation method of magnesium oxide sealed cavity and optical sensor
TWI819601B (en) Substrate processing method and substrate processing apparatus
TWI862345B (en) Substrate processing method and substrate processing device
TWI837643B (en) Substrate processing method, substrate processing apparatus, and dry processing solution
JP7311988B2 (en) SUBSTRATE PROCESSING METHOD, SEMICONDUCTOR MANUFACTURING METHOD AND SUBSTRATE PROCESSING APPARATUS
WO2000024687A1 (en) Method and apparatus for cleaning objects using dilute ammonium bearing solutions
KR20220157310A (en) Substrate processing method and substrate processing apparatus
JP2004079766A (en) Method of curing silicon substrate, and silicon substrate cured thereby
KR20020072725A (en) Manufacturing method for minute tube by electrolysis
JPH085526A (en) Jig for sampling solution sample
KR20010085166A (en) Semiconductor key pattern opening method
Timoshenkov et al. Evaluation of Si-Wafer Chemical Cleaning Procedures in Terms of Their Effect on Wafer Topography

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000308

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20000323

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20000308

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20011220

Patent event code: PE09021S01D

AMND Amendment
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20020814

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20020827

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20011220

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20020926

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20020827

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20021217

Appeal identifier: 2002101003620

Request date: 20020926

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20021026

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20020926

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20020220

Patent event code: PB09011R02I

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20021123

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20021217

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20021108

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

N234 Change of applicant [patent]: notification of change of applicant and registration of full transfer of right
PN2301 Change of applicant

Patent event date: 20030605

Comment text: Notification of Change of Applicant and Registration of Full Transfer of Right

Patent event code: PN23012R02D

N234 Change of applicant [patent]: notification of change of applicant and registration of full transfer of right
PN2301 Change of applicant

Patent event date: 20030609

Comment text: Notification of Change of Applicant and Registration of Full Transfer of Right

Patent event code: PN23012R02D

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030827

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030828

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20060822

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20070725

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20080813

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20090826

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20100827

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20110829

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20120827

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20130827

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20130827

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20140827

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20140827

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20150827

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20160829

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20160829

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20170828

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20170828

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20180827

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20180827

Start annual number: 16

End annual number: 16

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200607