KR100390818B1

KR100390818B1 - Method for forming uniform patterns of semiconductor device

Info

Publication number: KR100390818B1
Application number: KR1019960025398A
Authority: KR
Inventors: 최동순
Original assignee: 주식회사 하이닉스반도체
Priority date: 1996-06-28
Filing date: 1996-06-28
Publication date: 2003-08-30
Also published as: KR980005320A

Abstract

PURPOSE: A method for forming uniform patterns of a semiconductor device is provided to improve alignment by aligning a reticle using a lens controller. CONSTITUTION: The first pattern(5) is formed on a wafer(1) by using the first mask. At this time, the exposure magnification is identified by using an alignment mark, such as a vernier(4). The second pattern(6) overlapped with the first pattern is formed by exposing using the second mask after the exposure magnification changes by using a lens controller.

Description

Semiconductor Uniform Pattern Formation Method

본 발명은 반도체 제조방법에 관한 것으로, 특히 포토리소그래피 기술에서, 노광렌즈의 정확한 정렬을 형성하여 균일한 패턴을 구현할수 있는 반도체 균일패턴 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor, and more particularly, to a method for forming a semiconductor uniform pattern in which photolithography technology can form a uniform alignment of an exposure lens to realize a uniform pattern.

현재, 반도체의 급격한 수요에 따라 소정의 패턴이 형성된 다수개의 칩(Chip)으로 구성된 소정의 웨이퍼를 일시에 대량제조하는 것이 통상적인 반도체 제조공정이다.At present, it is a common semiconductor manufacturing process to mass produce a predetermined wafer composed of a plurality of chips in which a predetermined pattern is formed in accordance with the rapid demand of the semiconductor.

상기 웨이퍼에 소정의 패턴을 형성하기 위해서는 예정된 패턴이 구비된 포토마스크(Photomask ; 이하, 레티클 이라 함.)에 노광장치로부터 광학적인 빔이 주사되어 웨이퍼상의 칩에 소정의 상(lmage)이 전사하여 예정된 패턴의 프로파일(Profile)이 구현된다.In order to form a predetermined pattern on the wafer, an optical beam is scanned from an exposure apparatus on a photomask (hereinafter referred to as a reticle) having a predetermined pattern, and a predetermined image is transferred to a chip on the wafer. The profile of the predetermined pattern is implemented.

웨이퍼 상에 일정한 패턴이 형성이 된 후, 상기 패턴형성 영역에 또 다른 소정의 다른 패턴을 구현하기 위해서는 동일한 웨이퍼 상의 패턴 형성 영역에 후속 레티클과 노광장치가 정확한 정렬(Alignment)이 이루어짐에 따라서, 상기 선행 레티클에 의해 전사되어 구현된 패턴과 정확한 중첩이 이루어진다.After a certain pattern is formed on the wafer, in order to implement another predetermined pattern in the pattern forming region, the subsequent reticle and the exposure apparatus are precisely aligned in the pattern forming region on the same wafer. The exact overlap with the pattern implemented by the preceding reticle is achieved.

그러나, 소정의 빔(Beam)이 레티클을 통해 1/5의 축소배율로 웨이퍼상에 전사되는 이상적인(Ideal) 노광배율로 패턴이 형성되어야 히지만, 현실적으로, 1차패턴의 형성상태가 가변적이기 때문에 후속 레티클에 의한 패턴을 중첩시키려 할 때, 노광장비에 셋팅(Setting)한 배율대로 후속 레티클의 패턴을 중첩시킨다면 두 가지 패턴의 중첩정렬도는 정확하지 않게 될 것이다.However, although a pattern must be formed at an ideal exposure magnification in which a predetermined beam is transferred onto the wafer at a reduction factor of 1/5 through the reticle, in reality, since the formation state of the primary pattern is variable, When overlapping patterns by subsequent reticles, overlapping patterns of the two patterns will be inaccurate if the patterns of subsequent reticles are overlapped at the magnification set in the exposure apparatus.

상기 선행 레티클과 후속 레티클이 노광장치에 대한 정렬 정확도가 저하되면 선행 레티클에 따라 형성된 웨이피 상의 소정부위 패턴과, 상기 패턴과 중첩(Overlap)되어 형성되는 후속 레티클에 의한 패턴이, 오정렬(Misalignment)에 따른 심각한 패턴불량을 초래할 문제점이 있다.When the alignment accuracy of the preceding reticle and the subsequent reticle decreases with respect to the exposure apparatus, a predetermined region pattern on the wafer formed according to the preceding reticle and a pattern by a subsequent reticle formed by overlapping the pattern are misaligned. There is a problem that causes a serious pattern failure.

특히, 웨이퍼상의 중앙부위 칩에 대한 패턴형성 영역보다 웨이퍼 가장자리에 위치한 패턴형성 지역에 패턴이 중첩되면 감광막의 형성지역과 감광막의 비형성지역간의 단차유발로 패턴 정렬오차가 더욱 커지고, 재작업(Rework)을 통한 반도체 제조수율을 현격히 저하시킨다.In particular, if the pattern overlaps the pattern forming region located at the edge of the wafer rather than the pattern forming region for the center chip on the wafer, the pattern alignment error is increased due to the step difference between the photosensitive film forming region and the non-forming region of the photosensitive film, and reworking is performed. It significantly reduces the semiconductor manufacturing yield through).

따라서 본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 웨이퍼 상에 형성되는 소정 패턴의 정확한 정렬도를 구현할 수 있도록 노광장치를 통한 레티클을 정렬시키는 반도체 균일패턴형성방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming a semiconductor uniform pattern for aligning a reticle through an exposure apparatus so as to realize accurate alignment of a predetermined pattern formed on a wafer.

상기 목적을 달성하기 위하여 본 발명은, 반도체 제조방법의 포토리소그래피 공정에 있어서, 정렬마크가 구비된 웨이퍼 상에 선행 레티클에 의해 구현된 패턴에 노광렌즈의 배율을 가변시켜 후속으로 형성되는 패턴을 선행 패턴과 중첩정렬을 이룰 수 있는 것을 특징으로 한다.In order to achieve the above object, the present invention, in the photolithography process of the semiconductor manufacturing method, precedes the pattern formed subsequently by varying the magnification of the exposure lens to the pattern implemented by the preceding reticle on the wafer provided with the alignment mark It is characterized by the fact that it can achieve a pattern and nested sort.

이하, 첨부된 제 1 도를 참조하며 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying Figure 1 will be described in detail the present invention.

제 1 도는 노광장치에 광학적인 빔이 주사됨에 따라 레티클을 통한 웨이퍼상의 소정영역에 패턴이 형성된 상태를 예시한 웨이퍼 평면도이다.1 is a plan view illustrating a state in which a pattern is formed in a predetermined region on a wafer through a reticle as an optical beam is scanned into the exposure apparatus.

제 1 도에 도시된 바와 같이, 선행 레티클에 따라 패턴영역(1차 패턴;5)상의 정렬도를 수치적으로 알 수 있도록 고안된 정렬마크(Alignnark;)인 버니어(Vernier;4)가 웨이퍼상의 스크라이브(scribe) 영역에 구성된 상태이다.As shown in Fig. 1, a scribe on the wafer is Vernier 4, which is an alignment mark (Alignnark) designed to numerically know the degree of alignment on the pattern area (primary pattern; 5) according to the preceding reticle. (scribe) This is the state configured in the region.

상기 버니어(4)는 노광렌즈가 구비된 노광장치에 감지되어 1차 패턴(5)에 대한 형성상태의 노광배율을 확인할 수가 있다.The vernier 4 is detected by an exposure apparatus equipped with an exposure lens to confirm the exposure magnification of the formation state with respect to the primary pattern 5.

따라서, 노광장치는 상기 버니어(4)에 의한 1차패턴의 형성상태에 따라 노광장치와 패턴간의 노광 배율을 인식하고, 후속 레티클에 의한 중첩패턴(6)을 형성하기 전에 상기 노광장비의 배율조정을 실시한다.Therefore, the exposure apparatus recognizes the exposure magnification between the exposure apparatus and the pattern according to the state of formation of the primary pattern by the vernier 4, and adjusts the magnification of the exposure apparatus before forming the overlap pattern 6 by the subsequent reticle. Is carried out.

즉, 상기 노광렌즈의 배율조정에 따라 정렬마크인 버니어의 패턴형성 데이터를 후속 레티클에 의한 패턴의 형성상태를 구현하기 전에 노광장비에 구비된 렌즈조절기(Lens Controler)의 배율 가변변수인 물리적인 온도, 압력을 임의적으로 변화시키 렌즈의 배율을 조정하여 상기 소정의 빔(Beam)의 굴절률을 조절한 것이다.That is, the physical temperature, which is a variable variable of the magnification of the lens controller (Lens Controller) provided in the exposure apparatus, before the pattern formation data of the alignment mark vernier according to the magnification adjustment of the exposure lens is realized. The refractive index of the predetermined beam is adjusted by adjusting the magnification of the lens by arbitrarily changing the pressure.

따라서, 선행 레티클에 의한 패턴(5)과 후속 레티클에 의해 형성되는 패턴(6)의 중첩정렬 형성에 있어서, 선행적으로 형성된 패턴(5)상을 정렬측정 마크인 버니어(4)로 확인한 후, 중첩되어질 후속 패턴(6)상을 노광렌즈의 배율조정에 따라 조정하여, 후속 중첩패턴(6)이 선행 패턴(5)영역내에 정확히 정렬되도록 한 것이다.Therefore, in forming the overlapping arrangement of the pattern 5 by the preceding reticle and the pattern 6 formed by the subsequent reticle, the pattern 5 formed on the preceding pattern is confirmed by the vernier 4 as the alignment measurement mark, and then overlapping. The subsequent pattern 6 to be made is adjusted according to the magnification adjustment of the exposure lens so that the subsequent overlapping pattern 6 is exactly aligned in the region of the preceding pattern 5.

상기한 본 발명은 정확한 패턴 정렬의 향상에 따라 후속 패턴의 정렬 프로파일을 양호하게 구현할 수 있으며 오정렬에 의한 재작업을 방지하여 제조수율을 향상시킬 수 있는 효과가 있다.According to the present invention, the alignment pattern of the subsequent pattern may be well implemented according to the improvement of the accurate pattern alignment, and the manufacturing efficiency may be improved by preventing rework due to misalignment.

이상에서, 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 지에게 있어 명백할 것이다.In the above description, the present invention is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be obvious to those with ordinary knowledge.

제 1 도는 본 발명에 의한 노광의 중첩정렬도를 예시하기 위한 웨이퍼 단면도이다.1 is a cross sectional view of a wafer for illustrating the overlap alignment of exposure according to the present invention.

* 도면의 주요부호에 대한 부호설명* Explanation of code for main code of drawing

1: 웨이퍼 2: 칩(Chip)1: Wafer 2: Chip

3: 스크라이브 4: 버니어(Vernier)3: scribe 4: vernier

5: 1차 패턴 6 : 중첩패턴5: primary pattern 6: overlapping pattern

Claims

In the photolithography process using an exposure machine equipped with a lens adjuster capable of adjusting the magnification of the lens,

Performing a exposure process using a first mask to form a first pattern on the substrate;

Recognizing an exposure magnification used to form the first pattern using a pattern alignment mark formed on a semiconductor substrate; And

After reducing or enlarging the recognized exposure magnification using the lens adjuster based on the recognized exposure magnification, an exposure process using a second mask is performed to overlap a second pattern on the substrate with the first pattern. Forming steps

Semiconductor uniform pattern forming method comprising a.